KR100428803B1 - 주제어유니트 보드의 프로그램 다운로드 장치 및 그 방법 - Google Patents

주제어유니트 보드의 프로그램 다운로드 장치 및 그 방법 Download PDF

Info

Publication number
KR100428803B1
KR100428803B1 KR10-2001-0072449A KR20010072449A KR100428803B1 KR 100428803 B1 KR100428803 B1 KR 100428803B1 KR 20010072449 A KR20010072449 A KR 20010072449A KR 100428803 B1 KR100428803 B1 KR 100428803B1
Authority
KR
South Korea
Prior art keywords
pld
program
download
unit
design board
Prior art date
Application number
KR10-2001-0072449A
Other languages
English (en)
Other versions
KR20030041607A (ko
Inventor
윤봉기
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2001-0072449A priority Critical patent/KR100428803B1/ko
Publication of KR20030041607A publication Critical patent/KR20030041607A/ko
Application granted granted Critical
Publication of KR100428803B1 publication Critical patent/KR100428803B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/60—Software deployment
    • G06F8/61—Installation
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/25—Pc structure of the system
    • G05B2219/25268—PLD programmable logic device

Abstract

본 발명은 MCU 설계보드에서 LAN 포트와 직렬 포트를 통해 ISP-PLD 디바이스로 프로그램을 다운로드하는 주제어유니트 보드의 프로그램 다운로드 장치 및 그 방법을 제공하기 위한 것으로, 이러한 장치는, 중앙처리장치 및 데이터 통신을 위한 통신 포트를 구비하여 PLD 프로그램을 설계보드로 전달하기 위한 컴퓨터와; 컴퓨터의 통신 포트에 대응되어 통신 케이블을 통한 데이터 교환이 이루어지도록 하기 위한 통신 포트, PLD 프로그램의 다운로드 과정을 제어하기 위한 중앙처리장치, 컴퓨터로부터 전달받은 PLD 프로그램이 저장되는 저장매체, PLD 프로그램을 다운로드받아 프로그래밍되는 PLD 디바이스, 및 PLD 프로그램의 다운로드 경로를 설정하고 해당 경로에 대한 인터페이스를 담당하는 다운로드부를 구비하여 컴퓨터로부터 전달된 PLD 프로그램을 PLD 디바이스로 다운로드하기 위한 설계보드를 포함하여 이루어지며, 전용 케이블과 전용 프로그램 없이도 MCU 설계보드의 다운로드부를 이용하여 ISP-PLD 다운로드를 수행함으로써 설계보드가 실장된 상태에서 다운로드를 수행할 수 있게 된다.

Description

주제어유니트 보드의 프로그램 다운로드 장치 및 그 방법 {Apparatus and method for program download in MCU board}
본 발명은 주제어유니트 보드의 프로그램 다운로드에 관한 것으로, 보다 상세하게는 주제어유니트(MCU, 또는 Main Controller Unit) 설계보드에서 전용 케이블과 전용 프로그램을 이용하지 않고도 ISP-PLD(In System Programmable PLD) 디바이스로 프로그램을 다운로드하기에 적당하도록 한 주제어유니트 보드의 프로그램 다운로드 장치 및 그 방법에 관한 것이다.
일반적으로 ISP-PLD는 설계보드에 실장된 상태에서 프로그램이 가능한 PLD(Programmable Logic Device) 디바이스이다. 따라서 MCU 설계보드의 운용중 ISP-PLD가 설계보드에 실장된 상태에서 적정한 프로그램을 다운로드하여 해당 디바이스의 로직회로를 재구성할 수 있다.
이러한 ISP-PLD로 PLD 프로그램을 다운로드하는 것과 관련된 기술은 다음과 같다.
도1에 따르면, 종래에는 컴퓨터(110)의 중앙처리장치인 CPU(111)와 병렬포트(112)를 이용하여 MCU 설계보드(120)의 연결 커넥터(122)에 다운로드 전용 케이블(130)을 연결한다. 이어서 다운로드 전융 프로그램을 실행시킨다.
다운로드 전용 프로그램은 다운로드가 실행되면 ISP-PLD(121)로부터 식별부호인 ID(Identity) 등을 읽어 들여 다운로드하고자 하는 PLD 프로그램인지를 확인한다. 그래서 정상적인 PLD 프로그램임이 확인되면 전용 프로그램은 해당 PLD 프로그램을 ISP-PLD(121)로 다운로드하게 된다.
PLD 프로그램의 다운로드가 완료되면 ISP-PLD(121)로부터 다운로드한 값을 읽어 들여 비교작업을 수행하여 이상 유무를 확인한 후 다운로드 작업을 종료한다.
그런데 이상 설명한 종래기술은 컴퓨터에서 ISP-PLD로 다운로드할 경우, 반드시 설계보드를 탈장한 후 다운로드 전용 케이블을 연결하고 설계보드를 다시 실장한 다음에 다운로드 전용 프로그램을 실행시켜 PLD 프로그램을 ISP-PLD로 다운로드하여야만 한다.
이처럼 PLD 프로그램의 다운로드시마다 설계보드를 탈장/실장하여 다운로드를 수행하기 때문에 설계보드의 불량을 초래할 수 있고 다운로드에 소요되는 시간이 과다하게 되는 문제점이 있다.
특히, 설계보드를 다수개 포함하는 셀프의 경우에는 각 설계보드의 PLD 프로그램 다운로드시마다 해당 보드들의 탈 실장을 반복하게 되므로 보드 불량 및 시간 소요 등의 문제점이 더욱 심화될 수 있다.
본 발명은 상기와 같은 종래의 문제점을 해소하기 위해 창출된 것으로, 본 발명의 목적은 MCU 설계보드에서 LAN(Local Area Network) 포트와 직렬 포트에 연결된 통신 케이블을 통해 ISP-PLD 디바이스로 프로그램을 다운로드하기에 적당하도록 한 주제어유니트 보드의 프로그램 다운로드 장치 및 그 방법을 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명의 주제어유니트 보드의 프로그램 다운로드 장치는, 중앙처리장치 및 데이터 통신을 위한 통신 포트를 구비하여 PLD 프로그램을 설계보드로 전달하기 위한 컴퓨터와; 상기 컴퓨터의 통신 포트에 대응되어 통신 케이블을 통한 데이터 교환이 이루어지도록 하기 위한 통신 포트, 상기 PLD 프로그램의 다운로드 과정을 제어하기 위한 중앙처리장치, 상기 컴퓨터로부터 전달받은 PLD 프로그램이 저장되는 저장매체, 상기 PLD 프로그램을 다운로드받아 프로그래밍되는 PLD 디바이스, 및 상기 PLD 프로그램의 다운로드 경로를 설정하고 해당 경로에 대한 인터페이스를 담당하는 다운로드부를 구비하여 상기 컴퓨터로부터 전달된 상기 PLD 프로그램을 PLD 디바이스로 다운로드하기 위한 설계보드를 포함하는 것을 그 특징으로 한다.
또한, 상기 목적을 달성하기 위한 본 발명의 주제어유니트 보드의 프로그램 다운로드 방법은, 컴퓨터의 중앙처리장치가 PLD 프로그램 다운로드를 수행하고자 할 경우에 통신 포트를 통해 설계보드로 해당 PLD 프로그램을 전달하는 단계와; 상기 설계보드가 상기 전달된 PLD 프로그램을 저장매체에 저장하는 단계와; 상기 설계보드의 중앙처리장치가 다운로드부에 대해 상기 저장된 PLD 프로그램이 다운로드될 ISP-PLD 디바이스로의 다운로드 경로를 설정하는 단계와; 상기 설계보드의 중앙처리장치가 상기 다운로드부에 대해 설정된 상기 다운로드 경로에 따라 상기 저장매체에 저장된 상기 PLD 프로그램을 해당 PLD 디바이스로 다운로드하는 단계를 포함하는 것을 그 특징으로 한다.
도1은 종래기술에 따른 주제어유니트 보드의 프로그램 다운로드 장치의 블록도.
도2는 본 발명의 실시예에 따른 주제어유니트 보드의 프로그램 다운로드 장치의 블록도.
도3은 도2에서 다운로드부의 상세도.
도4는 도3에서 다운로드부의 신호 흐름을 보인 상세도.
도5는 본 발명의 실시예에 따른 주제어유니트 보드의 프로그램 다운로드 방법의 순서도.
* 도면의 주요 부분에 대한 부호의 설명 *
210 : 컴퓨터 220 : MCU 설계보드
230 : 통신 케이블 211, 223 : CPU
212, 221 : LAN 포트 213, 222 : RS232 포트
224 : RAM 225, 240 : ISP-PLD(PLD 디바이스)
226 : 다운로드부 227 : CPU 인터페이스 회로
228 : PLD 선택회로 229 : PLD 인터페이스 회로
250 : 마더보드 연결패턴
이하, 첨부도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.
도2는 본 발명의 실시예에 따른 주제어유니트 보드의 프로그램 다운로드 장치의 블록도이며, 도3은 도2에서 다운로드부의 상세도이고, 도4는 도3에서 다운로드부의 신호 흐름을 보인 상세도이며, 도5는 본 발명의 실시예에 따른 주제어유니트 보드의 프로그램 다운로드 방법의 순서도이다.
본 실시예는 ISP-PLD를 포함한 MCU 보드 설계시 ISP-PLD로 PLD 프로그램을 다운로드하는 경우에 적용하기 위한 것으로, 설계보드를 탈장해서 다운로드하는 셀프 형태의 시스템에 적합하도록 한 것이다.
도2에 따르면, 본 실시예는 크게 컴퓨터(210)와 MCU 설계보드(220)를 포함하고 있다. 컴퓨터(210)는 중앙처리장치인 CPU(211), 근거리 네트워크 연결을 위한 LAN 포트(212), 및 직렬 포트인 RS232 포트(213)를 포함하고 있다.
MCU 설계보드(220)는 컴퓨터(210)의 해당 포트들에 대응하는 LAN 포트(221) 및 RS232 포트(222)에 더불어 중앙처리장치인 CPU(223), 저장매체인 RAM(224), PLD 프로그램을 다운로드받게 될 로직 디바이스인 ISP-PLD(225), 및 PLD 프로그램 다운로드와 관련된 기능을 담당하는 다운로드부(226)를 포함하고 있다. 여기서 MCU 설계보드(220)와 컴퓨터(210)내에 구비된 각 포트들은 통신 케이블(230)로 연결되어 해당 포트를 통한 데이터 교환이 이루어질 수 있다.
다운로드부(226)를 보다 상세히 보면, 도3에 도시된 바와 같이 MCU 설계보드의 CPU(223)와의 인터페이스를 담당하는 CPU 인터페이스 회로(227), PLD 프로그램의 다운로드 경로를 선택하기 위한 PLD 선택회로(228), 및 외부 유니트인 ISP-PLD디바이스(240)와의 인터페이스를 담당하기 위한 PLD 인터페이스 회로(229)를 포함하고 있다. 이때 MCU 설계보드의 CPU(223)로부터 CPU 인터페이스 회로(227)와 PLD 선택회로(228)를 거쳐 PLD 인터페이스 회로(229)에 이르는 경로상에서는 데이터 버스 및 제어신호 전달이 이루어지고, PLD 인터페이스 회로(229)와 ISP-PLD 디바이스(240) 사이는 마더보드상의 연결 패턴(250)으로 연결되어진다.
도4에 따르면, 다운로드부(226)에서 CPU 인터페이스 회로(227)의 데이터 버스(DATA BUS), 어드레스 버스(ADDR BUS), 및 제어 버스(CONTROL BUS)를 통하여 PLD 디바이스(240)의 바운더리 스캔 테스트(Boundary Scan Test)시 해당 디바이스의 프로그램을 위해 필요한 테스트용 신호 즉, ispJTAG(Joint Test Action Group) 신호를 추출하여 테스트 데이터 입력(TDI)을 해당 PLD 디바이스(240)로 공급한다. 또한, PLD 디바이스(240)에서 공급되는 테스트 데이터 출력(TDO)을 CPU 인터페이스 회로(227)를 통하여 MCU 설계보드의 CPU(223)에 맞는 데이터 버스 신호로 변환하여 해당 CPU(223)에 공급한다.
이를 위해 CPU 인터페이스 회로(227)는 제1 버퍼부 및 테스트용 신호 발생/연결부를 포함하고 있는데, 제1 버퍼부는 버퍼부(227A)로 구현되고 테스트 신호 발생/연결부는 ispJTAG 신호 발생/연결부(227B)로 구현된다. ispJTAG 신호 발생/연결부(227B)가 버퍼부(227A)에 일시 저장된 데이터 버스(DATA BUS), 어드레스 버스(ADDR BUS), 및 제어 버스(CONTROL BUS)를 통해 테스트용 신호(ispJTAG)를 추출한다. ispJTAG 신호는 테스트 모드 선택 신호인 TMS, 테스트용 클럭인 TCK, 테스트 데이터 입력인 TDI, 테스트 데이터 출력인 TDO 등을 포함하는 것으로, IEEE1149.1 문헌에 따른다.
PLD 선택회로는 다운로드 경로 설정을 위해 데이지 체인회로를 제어하는 제어신호 발생부(228A) 및 테스트용 신호(ispJTAG)의 버퍼링을 위한 제2 버퍼부를 포함하는데, 제2 버퍼부는 ispJTAG 신호 버퍼부(228B)로 구현된다.
그리고 PLD 인터페이스 회로(229)는 PLD 선택회로의 제어신호 발생부(228A)에서 출력되는 제어신호에 따라 지정되는 다운로드 경로로 ispJTAG 신호 버퍼부(228B)의 테스트용 신호(ispJTAG)를 연결시키며, 이를 위해 각 PLD 디바이스(240A, 240B 등) 마다 배정된 데이지 체인회로(Daisy Chain)(229A, 229B 등)가 구비된다.
예를 들어 MCU 설계보드의 CPU(223)가 다운로드 하려는 PLD 디바이스가 한 개인 경우, 즉 PLD 디바이스1(240A)인 경우에는 PLD 선택회로(228)의 제어신호 발생부(228A)에서 테스트용 신호(ispJTAG)의 경로를 PLD 인터페이스 회로(229)의 데이지 체인회로1(229A)로만 설정하여 다운로드 한다.
더불어 MCU 설계보드의 CPU(223)가 다운로드 하려는 PLD 디바이스가 여러 개인 경우, 즉 PLD 디바이스1(229A)과 PLD 디바이스2(229B)와 PLD 디바이스3(229B)인 경우에는 PLD 선택회로(228)의 제어신호 발생부(228A)에서 테스트용 신호(ispJTAG)의 전달경로를 제어하여, PLD 인터페이스 회로(229)내 데이지 체인회로1(229A)의 TDO 출력을 데이지 체인회로2(229B)의 TDI 입력으로 보내고, 데이지 체인회로2(229B)의 TDO 출력을 데이지 체인회로3(229C)의 TDI 입력으로 보내는 경로를 설정하여 다운로드 되도록 한다. 이때 데이지 체인회로3(229C)의 TDO 출력을MCU 설계보드의 CPU(223)로 공급하는 경로를 구성하면 동시에 여러 개의 PLD 디바이스를 다운로드할 수 있게 된다.
이러한 장치에서 사용자가 PLD 프로그램을 MCU 설계보드(220)로 다운로드 할 경우, 도5에 도시된 바와 같은 흐름을 따른다.
도5에 따르면, 먼저 컴퓨터(210)의 CPU(211)가 PLD 프로그램 다운로드를 수행하고자 할 경우에 LAN 포트(212)나 RS232 포트(213)를 통하여 MCU 설계보드(220)의 LAN 포트(221)나 RS232 포트(222)로 PLD 프로그램을 전달한다. 그러면 MCU 설계보드(220)의 CPU(223)가 PLD 프로그램을 전달받아 RAM(224)에 임시 저장한다(S510~S520).
컴퓨터(210)로부터의 PLD 프로그램 전달이 끝나면, MCU 설계보드(220)의 CPU(223)는 다운로드부(226)의 CPU 인터페이스 회로(227)를 통하여 PLD 선택회로(228)에 대해 다운로드 경로를 설정한다(S530).
여기서 다운로드 경로 설정 방식의 예를 들면, MCU 설계보드(220)의 CPU(223)는 RAM(224)에 임시 저장되어 있는 PLD 프로그램을 분석하여 자신이 속한 MCU 설계보드(220)의 ISP-PLD(225)가 선택되는지 여부를 확인한다. 즉, CPU(223)는 사용자가 어떠한 ISP-PLD에 다운로드 하고자 하는지를 확인하게 된다.
그래서 해당 보드의 ISP-PLD(225)가 선택되었음이 확인되면, CPU(223)는 다운로드부(226)의 CPU 인터페이스 회로(227)를 통하여 PLD 선택회로(228)에 대해 해당 보드의 ISP-PLD(225)로 연결되도록 다운로드 경로를 설정한다. 이와는 달리 자신이 속한 설계보드(220)의 ISP-PLD(225)가 아닌 외부 유니트의 ISP-PLD(240)가 선택되었음이 확인되는 경우, CPU(223)는 다운로드부(226)의 CPU 인터페이스 회로(227)를 통하여 PLD 선택회로(228)에 대해 외부 유니트의 ISP-PLD(240)로 연결되도록 다운로드 경로를 설정한다.
다운로드 경로의 설정이 완료되면, CPU(223)는 RAM(224)에 임시 저장되어 있는 PLD 프로그램을 PLD 인터페이스 회로(229)를 통하여 해당 ISP-PLD(223, 240)로 다운로드 한다. 이때 자신이 속한 설계보드(220)의 ISP-PLD(225)가 아닌 외부 유니트의 ISP-PLD(240)가 선택된 경우라면, CPU(223)가 마더보드 연결 패턴을 통해 셀프내 여러 유니트중에서 지정된 유니트의 ISP-PLD(240)로 해당 PLD 프로그램을 다운로드 하게 된다(S540).
다운로드 수행상태는 PLD 프로그램이 해당 ISP-PLD(223, 240)로 다운로드 완료되는 시점까지 지속된다(S550).
PLD 프로그램의 다운로드가 끝나면, CPU(223)가 다운로드 경로의 역방향을 따라 ISP-PLD(225)(240)로부터 PLD 인터페이스 회로(229)와 PLD 선택회로(228) 및 CPU 인터페이스 회로(227)를 거쳐 실제 다운로드된 프로그램을 ISP-PLD로부터 읽어 들인다. CPU(223)는 읽어 들인 PLD 다운로드 프로그램을 RAM(224)에 임시 저장되어 있는 PLD 프로그램과 비교 분석한 후 오류발생 여부를 판단한다(S560).
오류발생 여부 판단의 결과는 컴퓨터(210)로 전달되어 사용자에게 통보되도록 한다. 즉, 오류 판정이 내려진 경우에는 사용자에게 오류 통보를 하게 되며, 정상 판정이 내려진 경우에는 PLD 프로그램을 다운로드받은 해당 ISP-PLD 디바이스를 초기화한다(S570~S580).
PLD 프로그램 다운로드 작업의 성공으로 개시되는 ISP-PLD 디바이스를 초기화는 CPU(223)가 재부팅되어 다운로드된 프로그램에 따른 새로운 PLD 로직회로를 활성화시키는 동작이다.
이상 설명한 실시예는 본 발명의 다양한 변화, 변경 및 균등물의 범위에 속한다. 따라서 실시예에 대한 기재내용으로 본 발명이 한정되지 않는다.
본 발명의 주제어유니트 보드의 프로그램 다운로드 장치 및 그 방법에 따르면, 전용 케이블과 전용 프로그램을 이용하지 않고 MCU 설계보드의 다운로드부를 이용하여 ISP-PLD 다운로드를 수행함으로써 설계보드가 실장된 상태에서 다운로드를 수행할 수 있게 되는 장점이 있다. 따라서 PLD 프로그램을 다운로드할 경우에 MCU 설계보드를 탈장하지 않아도 됨으로써 다운로드 시간이 단축되고 탈실장의 반복에 따른 불량 발생과 같은 종래의 문제점을 해결할 수 있다.

Claims (6)

  1. 삭제
  2. 중앙처리장치 및 데이터 통신을 위한 통신 포트를 구비하여 PLD 프로그램을 설계보드로 전달하기 위한 컴퓨터와; 상기 컴퓨터의 통신 포트에 대응되어 통신 케이블을 통한 데이터 교환이 이루어지도록 하기 위한 통신 포트, 상기 PLD 프로그램의 다운로드 과정을 제어하기 위한 중앙처리장치, 상기 컴퓨터로부터 전달받은 PLD 프로그램이 저장되는 저장매체, 상기 PLD 프로그램을 다운로드받아 프로그래밍되는 PLD 디바이스 및 상기 PLD 프로그램의 다운로드 경로를 설정하고 해당 경로에 대한 인터페이스를 담당하는 다운로드부를 구비하여 상기 컴퓨터로부터 전달된 상기 PLD 프로그램을 PLD 디바이스로 다운로드하기 위한 설계보드로 구성된 주제어유니트 보드의 프로그램 다운로드 장치에 있어서;
    상기 설계보드의 다운로드부는 상기 설계보드의 중앙처리장치와의 인터페이스를 담당하는 CPU 인터페이스 회로와; 상기 CPU 인터페이스 회로를 통해 전달된 제어신호에 따라 상기 PLD 프로그램의 다운로드 경로를 설정하기 위한 PLD 선택회로와; 상기 PLD 선택회로에 의해 선택된 경로에서 상기 PLD 프로그램을 다운로드받게 될 PLD 디바이스와의 인터페이스를 담당하기 위한 PLD 인터페이스 회로를 포함하여 이루어지는 것을 특징으로 하는 주제어유니트 보드의 프로그램 다운로드 장치.
  3. 제2항에 있어서,
    상기 CPU 인터페이스 회로는 제1 버퍼부와; 상기 설계보드의 중앙처리장치로부터 입력되는 신호들에서 테스트용 신호를 추출하기 위한 테스트 신호 발생/연결부를 포함하며,
    상기 PLD 선택회로는 다운로드 경로의 설정을 위한 제어신호를 생성하기 위한 제어신호 발생부와; 상기 CPU 인터페이스 회로의 테스트 신호 발생/연결부에 의해 추출된 테스트용 신호를 일시 저장하기 위한 제2 버퍼부를 포함하고,
    상기 PLD 인터페이스 회로는 상기 PLD 디바이스마다 각각 배정되어 상기 PLD 선택회로의 제어신호 발생부에 의해 인가되는 제어신호에 따라 상기 제2 버퍼부의 테스트용 신호를 각 PLD 디바이스로 다운로드하는 경로를 형성하기 위한 다수개의 데이지 체인회로를 포함하는 것을 특징으로 하는 주제어유니트 보드의 프로그램 다운로드 장치.
  4. 삭제
  5. 컴퓨터의 중앙처리장치가 PLD 프로그램 다운로드를 수행하고자 할 경우에 통신 포트를 통해 설계보드로 해당 PLD 프로그램을 전달하는 단계와; 상기 설계보드가 상기 전달된 PLD 프로그램을 저장매체에 저장하는 단계와; 상기 설계보드의 중앙처리장치가 다운로드부에 대해 상기 저장된 PLD 프로그램이 다운로드될 ISP-PLD 디바이스로의 다운로드 경로를 설정하는 단계와; 상기 설계보드의 중앙처리장치가 상기 다운로드부에 대해 설정된 상기 다운로드 경로에 따라 상기 저장매체에 저장된 상기 PLD 프로그램을 해당 PLD 디바이스로 다운로드하는 단계로 이루어진 주제어유니트 보드의 프로그램 다운로드 방법에 있어서;
    상기 다운로드 경로 설정시 상기 설계보드의 중앙처리장치는 상기 저장매체에 저장된 상기 PLD 프로그램을 분석하여, 자신이 속한 설계보드의 PLD 디바이스로 다운로드되어질 것으로 판정되는 경우에는 상기 다운로드부의 PLD 선택회로에 대해 자신이 속한 설계보드의 PLD 디바이스로 연결되도록 다운로드 경로를 설정하며, 상기 저장매체에 저장된 상기 PLD 프로그램이 자신이 속한 설계보드의 PLD 디바이스가 아닌 외부 유니트의 PLD 디바이스로 다운로드되어질 것으로 판정되는 경우에는 상기 다운로드부의 PLD 선택회로에 대해 해당 외부 유니트의 PLD 디바이스로 연결되도록 다운로드 경로를 설정하는 것을 특징으로 하는 주제어유니트 보드의 프로그램 다운로드 방법.
  6. 컴퓨터의 중앙처리장치가 PLD 프로그램 다운로드를 수행하고자 할 경우에 통신 포트를 통해 설계보드로 해당 PLD 프로그램을 전달하는 단계와; 상기 설계보드가 상기 전달된 PLD 프로그램을 저장매체에 저장하는 단계와; 상기 설계보드의 중앙처리장치가 다운로드부에 대해 상기 저장된 PLD 프로그램이 다운로드될 ISP-PLD 디바이스로의 다운로드 경로를 설정하는 단계와; 상기 설계보드의 중앙처리장치가 상기 다운로드부에 대해 설정된 상기 다운로드 경로에 따라 상기 저장매체에 저장된 상기 PLD 프로그램을 해당 PLD 디바이스로 다운로드하는 단계로 이루어진 주제어유니트 보드의 프로그램 다운로드 방법에 있어서;
    상기 PLD 프로그램을 해당 PLD 디바이스로 다운로드한 후 상기 설계보드의 중앙처리장치가 상기 PLD 프로그램을 다운로드받은 PLD 디바이스로부터 PLD 프로그램을 읽어 들이는 단계와;
    상기 설계보드의 중앙처리장치가 상기 PLD 디바이스로부터 읽어 들인 PLD 프로그램과 상기 저장매체에 저장된 PLD 프로그램을 비교하는 단계와;
    상기 비교의 결과 그 동일성이 부정되는 경우에는 오류판정을 내리고, 그 동일성이 인정되는 경우에는 상기 설계보드의 중앙처리장치가 해당 PLD 디바이스를 초기화한 후 재부팅하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 주제어유니트 보드의 프로그램 다운로드 방법.
KR10-2001-0072449A 2001-11-20 2001-11-20 주제어유니트 보드의 프로그램 다운로드 장치 및 그 방법 KR100428803B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0072449A KR100428803B1 (ko) 2001-11-20 2001-11-20 주제어유니트 보드의 프로그램 다운로드 장치 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0072449A KR100428803B1 (ko) 2001-11-20 2001-11-20 주제어유니트 보드의 프로그램 다운로드 장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR20030041607A KR20030041607A (ko) 2003-05-27
KR100428803B1 true KR100428803B1 (ko) 2004-04-29

Family

ID=29570485

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0072449A KR100428803B1 (ko) 2001-11-20 2001-11-20 주제어유니트 보드의 프로그램 다운로드 장치 및 그 방법

Country Status (1)

Country Link
KR (1) KR100428803B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI474259B (zh) * 2008-08-15 2015-02-21 King Yuan Electronics Co Ltd 晶片燒錄系統與方法
CN109542522A (zh) * 2018-11-02 2019-03-29 杭州迪普科技股份有限公司 一种fpga启动方法及装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05233478A (ja) * 1992-02-19 1993-09-10 Nec Corp フラッシュメモリ書き換え回路
KR970029086A (ko) * 1995-11-21 1997-06-26 김주용 네트워크 지원 엘비피(lbp)에서의 인터넷을 통한, 프린터 에뮬레이션 소프트웨어 다운로드 방법
KR19990019426A (ko) * 1997-08-29 1999-03-15 윤종용 플래쉬 메모리를 내장한 제어장치의 프로그램 관리방법
JPH11184718A (ja) * 1997-12-19 1999-07-09 Matsushita Electric Ind Co Ltd プログラマブルなデータ処理装置
JPH11284680A (ja) * 1998-03-30 1999-10-15 Yamaha Corp 電子機器、電子機器の回路構成変更方法およびカラオケ装置
JP2000200194A (ja) * 1998-12-29 2000-07-18 Rigaku Industrial Co 試料分析装置およびその制御用コンピュ―タプログラムの作成・更新方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05233478A (ja) * 1992-02-19 1993-09-10 Nec Corp フラッシュメモリ書き換え回路
KR970029086A (ko) * 1995-11-21 1997-06-26 김주용 네트워크 지원 엘비피(lbp)에서의 인터넷을 통한, 프린터 에뮬레이션 소프트웨어 다운로드 방법
KR19990019426A (ko) * 1997-08-29 1999-03-15 윤종용 플래쉬 메모리를 내장한 제어장치의 프로그램 관리방법
JPH11184718A (ja) * 1997-12-19 1999-07-09 Matsushita Electric Ind Co Ltd プログラマブルなデータ処理装置
JPH11284680A (ja) * 1998-03-30 1999-10-15 Yamaha Corp 電子機器、電子機器の回路構成変更方法およびカラオケ装置
JP2000200194A (ja) * 1998-12-29 2000-07-18 Rigaku Industrial Co 試料分析装置およびその制御用コンピュ―タプログラムの作成・更新方法

Also Published As

Publication number Publication date
KR20030041607A (ko) 2003-05-27

Similar Documents

Publication Publication Date Title
KR100572165B1 (ko) 유니버셜 직렬 버스 디바이스 컨트롤러
US5727208A (en) Method and apparatus for configuration of processor operating parameters
US7856545B2 (en) FPGA co-processor for accelerated computation
EP0330475B1 (en) Configuration control system
CN100422953C (zh) 利用HDL扩展串口的SoC系统在线调试方法
CN100498708C (zh) 一种通过个人计算机进行固件下载的方法及装置
CN1932789B (zh) 利用usb和外设部件互连功能的增强ccid电路和系统
US7019558B1 (en) Conversion of configuration data to match communication protocol
US6675303B1 (en) PC card controller with advanced power management reset capabilities
US6578180B2 (en) Method and system for testing interconnected integrated circuits
KR100428803B1 (ko) 주제어유니트 보드의 프로그램 다운로드 장치 및 그 방법
EP1086416A1 (en) An interface apparatus for connecting devices operating at different clock rates, and a method of operating the interface
KR100846398B1 (ko) 반도체 집적 회로 및 클록 제어 방법
US7480843B1 (en) Configuration access from a boundary-scannable device
US6691189B2 (en) Pointing device with a controller for monitoring a protocol selector signal derived from a computer to select one of a compatibility function and an additional function
CN100442254C (zh) 对多个可编程逻辑器件进行在线加载的方法和装置
US8060676B2 (en) Method of hot switching data transfer rate on bus
US6947292B2 (en) Primary functional circuit board suitable for use in verifying chip function by alternative manner
US6711658B2 (en) Architecture and configuring method for a computer expansion board
US7273182B2 (en) Data storage medium having a test mode
CN109408125B (zh) 服务器系统
US20020087762A1 (en) Card identification system and method for an input/output interface
KR100487241B1 (ko) 인쇄회로기판의버전관리방법및장치
CN115858261A (zh) 模组测试系统、测试方法、电子设备和计算机存储介质
CN117826933A (zh) 一种计算设备及时钟配置方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130409

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140414

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160411

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170410

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20190409

Year of fee payment: 16