CN115858261A - 模组测试系统、测试方法、电子设备和计算机存储介质 - Google Patents
模组测试系统、测试方法、电子设备和计算机存储介质 Download PDFInfo
- Publication number
- CN115858261A CN115858261A CN202211517831.7A CN202211517831A CN115858261A CN 115858261 A CN115858261 A CN 115858261A CN 202211517831 A CN202211517831 A CN 202211517831A CN 115858261 A CN115858261 A CN 115858261A
- Authority
- CN
- China
- Prior art keywords
- module
- test
- upper computer
- testing
- tested
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
本申请实施例涉及模组测试技术领域,公开了一种模组测试系统、测试方法、电子设备和计算机存储介质。上述模组的测试系统包括:上位机,测试模组和被测模组,所述被测模组包括PCIe模组,所述测试模组通过所述上位机的外部接口与所述上位机连接,所述测试模组还与所述被测模组连接;所述上位机用于向所述测试模组发送测试指令;所述测试模组用于根据所述上位机发送的所述测试指令,控制所述被测模组开始运行,并获取所述被测模组的运行数据;所述测试模组还用于将所述被测模组的运行数据发送至所述上位机,以供所述上位机根据所述运行数据对所述被测模组进行测试。本申请实施例的模组的测试系统,操作简单,且可以提升PCIe模组的测试效率。
Description
技术领域
本申请实施例涉及模组测试技术领域,特别涉及一种模组测试系统、测试方法、电子设备和计算机存储介质。
背景技术
高速串行计算机扩展总线(peripheral component interconnect express,PCIe)为一种高速信号总线,是当前LTE-A高速模组和5G模组的一种典型接口应用,例如平板电脑、网关设备以及笔记本电脑等M.2规范的终端设备中使用的模组。以PCIe为接口的模组(即PCIe模组)在出厂前会在产线进行软件版本烧录、射频校准和各性能指标测试,对于接口为PCIe的LTE-A高速模组和5G模组需要进行四个站位的全流程测试,包括:下载测试(DL)、校准测试(BT)/综合测试(FT)、功能测试(FCT)和引脚测试(AllPIN)。
PCIe模组可以作为PCIe系统中的根节点设备(Endpoint,EP),通过根聚合体设备(ROOT Complex,RC)完成测试,而RC通常为计算机设备PC,PC的外部通常不会预留用于连接PCIe模组的接口,只有PC的主板上设有用于连接PCIe模组的卡槽,因此在测试时必须对PC进行拆机,同时PCIe模组对测试环境中的干扰异常敏感,对与PC之间的连接的稳定性要求非常高,因此这种测试方式的操作非常复杂,且测试效率较低。
发明内容
本申请实施例的目的在于提供一种模组测试系统、测试方法、电子设备和计算机存储介质,操作简单,且可以提升PCIe模组的测试效率。
为解决上述技术问题,本申请的实施例提供了一种模组测试系统,包括:上位机,测试模组和被测模组,所述被测模组包括PCIe模组,所述测试模组通过所述上位机的外部接口与所述上位机连接,所述测试模组还与所述被测模组连接;所述上位机用于向所述测试模组发送测试指令;所述测试模组用于根据所述上位机发送的所述测试指令,控制所述被测模组开始运行,并获取所述被测模组的运行数据;所述测试模组还用于将所述被测模组的运行数据发送至所述上位机,以供所述上位机根据所述运行数据对所述被测模组进行测试。
本申请的实施例还提供了一种模组测试方法,应用于测试模组,包括以下步骤:接收上位机发送的测试指令;其中,所述测试模组通过所述上位机的外部接口与所述上位机连接;根据所述测试指令,控制与所述测试模组连接的被测模组开始运行,并获取所述被测模组的运行数据;所述被测模组包括PCIe模组;将所述被测模组的运行数据发送至所述上位机,以供所述上位机根据所述运行数据对所述被测模组进行测试。
本申请的实施例还提供了一种电子设备,包括:至少一个处理器;以及,与所述至少一个处理器通信连接的存储器;其中,所述存储器存储有可被所述至少一个处理器执行的指令,所述指令被所述至少一个处理器执行,以使所述至少一个处理器能够执行上述模组测试方法。
本申请的实施例还提供了一种计算机可读存储介质,存储有计算机程序,所述计算机程序被处理器执行时实现上述模组测试方法。
本申请实施例相对于现有技术而言,模组测试系统同包括上位机、测试模组与被测模组,且测试模组与被测模组连接,被测模组包括PCIe模组,测试模组通过上位机的外部接口与上位机连接,在上位机向测试模组发送测试指令后,测试模组可以根据测试指令控制被测模组开始运行,以获取被测模组的运行数据,将被测模组的运行数据发送至上位机,使得上位机可以根据运行数据对被测模组进行测试。因此,本申请中的PCIe模组不会直接插在上位机上完成测试,而是通过一个测试模组将运行数据发送至上位机来完成测试,即不会通过上位机的PCIe卡槽识别PCIe模组,则无需拆开上位机的主机,以及使用延长线和PCIe转板来连接PCIe模组与上位机,操作简单,同时避免了由于延长线和PCIe转板以及PCIe卡槽之间的连接导致的PCIe模组信号识别不稳定的情况,减少为了提升信号稳定性而增加的测试次数,提升PCIe模组的测试效率。
另外,所述测试模组中预先安装有调制解调器主机接口MHI驱动;所述测试模组具体用于根据所述测试指令,加载所述MHI驱动,以控制所述被测模组开始运行。本申请中无需在工厂端的每台PC安装MHI驱动,避免了不同PC与MHI驱动不兼容的情况,从而规避了不定期维护驱动版本和PC兼容性的问题。
另外,所述测试模组还用于在加载所述MHI驱动后,控制所述被测模组进入睡眠状态,以获取在所述睡眠状态下所述被测模组的状态信息,并将所述状态信息发送至所述上位机,以供所述上位机根据所述状态信息对所述被测模组进行睡眠耗流测试。本申请中无需通过两台PC之间交互唤醒的方式对PCIe模组进行睡眠耗流测试,操作简单,且测试效率和稳定性都较高。
另外,所述测试指令中包括所述上位机的标识信息,所述标识信息用于指示所述被测模组的目标枚举时序;所述系统还包括分别与所述测试模组和所述被测模组连接的模组电路,所述模组电路集成在EVB板上,所述模组电路用于控制所述被测模组的枚举时序;所述测试模组具体用于根据所述上位机的标识信息,通过所述模组电路控制所述被测模组根据所述目标枚举时序运行。本申请中的模组电路可以控制被测模组的枚举时序,以满足不同上位机对PCIe模组的不同枚举时序要求,具有很高的上位机兼容性。
另外,所述系统还包括供电电路,所述供电电路分别与所述测试模组和所述上位机连接;所述供电电路用于在接收到所述上位机的供电指令后,为所述测试模组供电。本申请中的供电电路可以为测试模组进行供电,以保证被测模组测试过程的正确执行。
另外,所述测试模组为USB模组,所述测试模组通过所述上位机的USB接口与所述上位机连接。本申请中的测试模组通过USB接口与上位机连接,连接方式简单。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明,这些示例性说明并不构成对实施例的限定,附图中具有相同参考数字标号的元件表示为类似的元件,除非有特别申明,附图中的图不构成比例限制。
图1是根据本申请的一个实施例提供的一种模组测试系统的结构示意图一;
图2是根据本申请的一个实施例提供的一种模组测试系统的结构示意图二;
图3是根据本申请的一个实施例提供的一种模组测试方法的具体实现流程图;
图4是根据本申请的一个实施例提供的一种电子设备的结构示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合附图对本申请的各实施例进行详细的阐述。然而,本领域的普通技术人员可以理解,在本申请各实施例中,为了使读者更好地理解本申请而提出了许多技术细节。但是,即使没有这些技术细节和基于以下各实施例的种种变化和修改,也可以实现本申请所要求保护的技术方案。以下各个实施例的划分是为了描述方便,不应对本申请的具体实现方式构成任何限定,各个实施例在不矛盾的前提下可以相互结合相互引用。
在相关技术中,在工厂端对于模组有以下两种测试方式:
方式一:首先在USB模式下对模组执行四个站位的全流程测试,然后将一次性可编程存储器efuse烧录至模组,以将模组配置为PCIe模组,然后验证PCIe模组是否能够枚举。即这种测试方式仅在最后一个站位的流程中才会对PCIe模组进行测试,实质上还是在对USB模组进行的全流程测试,因此,方式一无法对PCIe模组进行完整的测试。
方式二:首先将efuse烧录至模组,以将模组配置为PCIe模组,然后将PCIe模组插在PC上,对PCIe模组进行测试,即方式二可以对PCIe模组进行完整的测试,但是PCIe模组的测试过程存在以下缺陷:
(1)PC上没有PCIe模组的外部接口,只在PC主板上有PCIe接口的卡槽,因此针对当前的PCIe模组,在工厂搭建测试环境时,需要拆开PC的主机机箱,在PCIe模组的夹具和PC之间通过延长线和PCIe转接板的方式进行连接,并且还需注意PCIe转接板的方向不能插反,操作复杂,不便于测试环境的搭建。
(2)由于PCIe是高速信号线,对测试环境中的干扰信号异常敏感,因此对延长线和转接板以及PCIe卡槽的连接线路的稳定性要求较高,而现有的工厂环境常会出现PCIe夹具至PC间的接触稳定性较差,导致PCIe模组识别率低的问题。
(3)PCIe模组不支持热插拔,不能即插即用,因此在同一个站位测试不同PCIe模组时,每更换一片被测模组均需刷新PC端设备管理器的PCIe设备端口,且同一片PCIe模组在不同测试站位间切换又需要刷新PCIe驱动,每次刷新的时间较长,测试效率较低。
(4)在PCIe模组的睡眠耗流测试中,PCIe模组睡眠的前提是需要PC进入睡眠态,而PC睡眠后自动化测试工具将无法运行,因此PCIe睡眠耗流测试需要搭配两台PC并通过以太网口进行交互才能完成,其中一台PC进入睡眠,从而使PCIe总线挂起,被测模组进入睡眠状态,另一台PC负责运行自动化测试工具。由于两台PC协同工作稳定性差,在测试中负责进入睡眠状态的PC常被无故唤醒,或者PC无法唤醒另一台PC,每测试失败一次均要重新复测,导致测效率极低,并且需要2台PC占用产线空间,操作过程繁琐。
本申请的一个实施例涉及一种模组测试系统,包括:上位机,测试模组和被测模组,被测模组包括PCIe模组,测试模组通过上位机的外部接口与上位机连接,测试模组还与被测模组连接;上位机用于向测试模组发送测试指令;测试模组用于根据上位机发送的测试指令,控制被测模组开始运行,并获取被测模组的运行数据;测试模组还用于将被测模组的运行数据发送至上位机,以供上位机根据运行数据对被测模组进行测试,操作简单,且可以提升PCIe模组的测试效率。
下面对本实施例的模组测试系统的实现细节进行具体的说明,以下内容仅为方便理解提供的实现细节,并非实施本方案的必须。
本实施例的模组测试系统的结构示意图参见图1,具体包括:上位机101、测试模组102和被测模组103。其中,上位机101与测试模组102连接,测试模组102与被测模组103连接。
具体而言,上位机101与测试模组102通过上位机101的外部接口连接,即上位机101与向测试模组102通过该外部接口进行通信,若要对被测模组进行测试,则上位机101会向测试模组102发送测试指令,测试模组102根据测试指令,控制被测模组103开始运行,以获取被测模组103在运行过程中产生的运行数据,测试模组102还用于将获取的被测模组103的运行数据发送至上位机101,以供上位机101根据运行数据对被测模组103进行测试。在一些实施例中,被测模组103包括PCIe模组,即上位机101通过PCIe模组的运行数据对PCIe模组进行测试。在一些实施例中,被测模组103包括USB模组,即上位机101通过USB模组的运行数据对USB模组进行测试。因此,本申请实施例的模组测试系统可以兼容多款模组,实现多款模组的测试。可以看出,本申请实施例的测试模组102相当于PCIe系统中的RC设备,即本申请实施例通过一个模组代替PC对模组进行识别。
在一些实施例中,测试模组102为USB模组,则测试模组102通过上位机101的USB接口与上位机101连接,USB接口即为上述的上位机101的外部接口。在一些实施例中,测试模组102为PCIe模组,则测试模组102通过异步传输收发器(Universal AsynchronousReceiver/Transmitter,UART)与上位机101连接,UART接口即为上述的上位机101的外部接口。本领域技术人员可以根据实际需要选择测试模组102与上位机101的连接方式,可以看出,本申请中测试模组102可以通过两种不同的连接方式与上位机101连接,且连接方式均较为简单。
在具体实现中,测试模组102中预先安装有调制解调器主机接口(Modem HostInterface,MHI)驱动,在一些实施例中,若被测模组为PCIe模组,则MHI驱动即为PCIe驱动,用以控制PCIe模组的运行,从而实现PCIe模组的各个功能,例如PCIe模组的睡眠或者唤醒。因此,测试模组102若接收到上位机101发送的用于对被测模组103进行测试的测试命令,则通过加载MHI驱动,即可控制被测模组103开始运行。由于相关技术中,PCIe驱动使安装在PC中的,但是为了使PCIe驱动与不同类型或者版本的PC能够兼容,因此不同PC所安装的PCIe驱动存在一定差异,操作流程复杂,而本申请中通过在测试模组103中预先安装用以控制被测模组103运行的MHI驱动,则简化了上述操作步骤,并且避免了由于PCIe驱动与PC不兼容导致的模组测试失败的情况,以及规避了不定期维护驱动版本和PC兼容性的问题。
在一个例子中,若需要对被测模组103进行睡眠耗流测试,则测试模组102还用于加载MHI驱动,控制被测模组103进入睡眠状态,并获取在睡眠状态下被测模组103的状态信息,将状态信息发送至上位机101,以供上位机101根据状态信息对被测模组103进行睡眠耗流测试。因此,本申请中不需要设置两台PC以通过两台PC之间交互唤醒的方式,对被测模组103的睡眠耗流测试,操作过程简单,且测试效率和稳定性都较高。
本实施例中,模组测试系统同包括上位机、测试模组与被测模组,且测试模组与被测模组连接,被测模组包括PCIe模组,测试模组通过上位机的外部接口与上位机连接,在上位机向测试模组发送测试指令后,测试模组可以根据测试指令控制被测模组开始运行,以获取被测模组的运行数据,将被测模组的运行数据发送至上位机,使得上位机可以根据运行数据对被测模组进行测试。因此,本申请中的PCIe模组不会直接插在上位机上完成测试,而是通过一个测试模组将运行数据发送至上位机来完成测试,即不会通过上位机的PCIe卡槽识别PCIe模组,则无需拆开上位机的主机,以及使用延长线和PCIe转板来连接PCIe模组与上位机,操作简单,同时避免了由于延长线和PCIe转板以及PCIe卡槽之间的连接导致的PCIe模组信号识别不稳定的情况,减少为了提升信号稳定性而增加的测试次数,提升PCIe模组的测试效率。
本申请的另一个实施例涉及一种模组测试系统,下面对本实施例的模组测试系统的实现细节进行具体的说明,以下内容仅为方便理解提供的实现细节,并非实施本方案的必须。本实施例的模组测试系统的结构示意图参见图2,具体包括:上位机201、测试模组202、被测模组203、模组电路204、供电电路205和插座电路206,其中,上位机201、测试模组202、被测模组203与上位机101、测试模组102、被测模组103大致相同,此处不再赘述。
具体而言,不同的上位机201对于被测模组203的枚举时序的要求可能存在不同,因此,上位机201向测试模组202下发的测试指令中还会包括上位机的标识信息,标识信息用于指示上位机201所要求的被测模组203的目标枚举时序。模组电路204分别与测试模组202和被测模组203连接,用于控制被测模组203的枚举时序,因此,测试模组202可以根据测试指令中的标识信息,通过模组电路204控制被测模组203根据上位机201所要求的被测模组203的目标枚举时序运行。其中,目标枚举时序表示被测模组203的不同功能的测试时序。本申请中的模组电路可以控制被测模组的枚举时序,以满足不同上位机对PCIe模组的不同枚举时序要求,具有很高的上位机兼容性。
在一些实施例中,供电电路205分别与上位机201和测试模组202连接,供电电路205具体用于接收上位机201的供电指令,并在接收到上位机201的供电指令后,为测试模组202供电。可以看出,测试模组202分别通过两个纽带与上位机201连接,一个纽带为上位机201的外部接口,测试模组202通过外部接口接收上位机201的测试指令,另一个纽带为模组测试系统的供电电路205,测试模组202接收来自供电电路的供电电流。
在一个例子中,系统还包括管脚电路206,管脚电路206分别与所述供电电路205和被测模组203连接,因此供电电路205还用于为被测模组203供电。其中,管脚电路206具体为被测模组203的socket板。可以理解的是,模组电路204、供电电路205和管脚电路206可以均集成于EVB板上。
值得一提的是,上述实施例中所涉及到的各模块均为逻辑模块,在实际应用中,一个逻辑单元可以是一个物理单元,也可以是一个物理单元的一部分,还可以以多个物理单元的组合实现。此外,为了突出本申请的创新部分,上述实施例中并没有将与解决本申请所提出的技术问题关系不太密切的单元引入,但这并不表明上述实施例中不存在其它的单元。
本申请的另一个实施例涉及一种模组测试方法,应用于测试模组,测试模组为上述任一实施例所述的测试模组。下面对本实施例的模组测试方法的实现细节进行具体的说明,以下内容仅为方便理解提供的实现细节,并非实施本方案的必须。本实施例的模组测试方法的具体实现流程如图3所示,包括:
步骤301,接收上位机发送的测试指令;其中,测试模组通过上位机的外部接口与上位机连接。
在一个例子中,测试指令中包括上位机的标识信息,标识信息用于指示被测模组的目标枚举时序。
步骤302,根据测试指令,控制与测试模组连接的被测模组开始运行,并获取被测模组的运行数据;其中,被测模组包括PCIe模组。
在一个例子中,测试模组中预先安装有MHI驱动,因此,测试模组在接收到测试指令后,可以通过加载MHI驱动来控制被测模组开始运行。
在一个例子中,测试模组还用于在加载MHI驱动后,控制被测模组进入睡眠状态,以获取在睡眠状态下被测模组的状态信息。
在一个例子中,若测试指令中包括上位机的标识信息,测试模组回根据上位机的标识信息,控制被测模组根据目标枚举时序运行。
步骤303,将被测模组的运行数据发送至上位机,以供上位机根据运行数据对被测模组进行测试。
在一个例子中,测试模组还会将获取到的状态信息发送至上位机,以供上位机根据状态信息对所被测模组进行睡眠耗流测试。
本实施例中,由于被测模组,即PCIe模组不会直接插在上位机上完成测试,而是通过一个测试模组将运行数据发送至上位机来完成测试,即不会通过上位机的PCIe卡槽识别PCIe模组,则无需拆开上位机的主机,以及使用延长线和PCIe转板来连接PCIe模组与上位机,操作简单,同时避免了由于延长线和PCIe转板以及PCIe卡槽之间的连接导致的PCIe模组信号识别不稳定的情况,减少为了提升信号稳定性而增加的测试次数,提升PCIe模组的测试效率。
上面各种方法的步骤划分,只是为了描述清楚,实现时可以合并为一个步骤或者对某些步骤进行拆分,分解为多个步骤,只要包括相同的逻辑关系,都在本专利的保护范围内;对算法中或者流程中添加无关紧要的修改或者引入无关紧要的设计,但不改变其算法和流程的核心设计都在该专利的保护范围内。
不难发现,本实施例为与上述系统实施例对应的方法实施例,本实施例可以与上述方法实施例互相配合实施。上述实施例中提到的相关技术细节和技术效果在本实施例中依然有效,为了减少重复,这里不再赘述。相应地,本实施例中提到的相关技术细节也可应用在上述实施例中。
本申请另一个实施例涉及一种电子设备,如图4所示,包括:至少一个处理器401;以及,与所述至少一个处理器401通信连接的存储器402;其中,所述存储器402存储有可被所述至少一个处理器401执行的指令,所述指令被所述至少一个处理器401执行,以使所述至少一个处理器401能够执行上述各实施例中的模组测试方法。
其中,存储器和处理器采用总线方式连接,总线可以包括任意数量的互联的总线和桥,总线将一个或多个处理器和存储器的各种电路连接在一起。总线还可以将诸如外围设备、稳压器和功率管理电路等之类的各种其他电路连接在一起,这些都是本领域所公知的,因此,本文不再对其进行进一步描述。总线接口在总线和收发机之间提供接口。收发机可以是一个元件,也可以是多个元件,比如多个接收器和发送器,提供用于在传输介质上与各种其他装置通信的单元。经处理器处理的数据通过天线在无线介质上进行传输,进一步,天线还接收数据并将数据传送给处理器。
处理器负责管理总线和通常的处理,还可以提供各种功能,包括定时,外围接口,电压调节、电源管理以及其他控制功能。而存储器可以被用于存储处理器在执行操作时所使用的数据。
本申请另一个实施例涉及一种计算机可读存储介质,存储有计算机程序。计算机程序被处理器执行时实现上述方法实施例。
即,本领域技术人员可以理解,实现上述实施例方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成,该程序存储在一个存储介质中,包括若干指令用以使得一个设备(可以是单片机,芯片等)或处理器(processor)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(Read-OnlyMemory,简称:ROM)、随机存取存储器(Random Access Memory,简称:RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
本领域的普通技术人员可以理解,上述各实施例是实现本申请的具体实施例,而在实际应用中,可以在形式上和细节上对其作各种改变,而不偏离本申请的精神和范围。
Claims (10)
1.一种模组测试系统,其特征在于,包括:上位机,测试模组和被测模组,所述被测模组包括PCIe模组,所述测试模组通过所述上位机的外部接口与所述上位机连接,所述测试模组还与所述被测模组连接;
所述上位机用于向所述测试模组发送测试指令;
所述测试模组用于根据所述上位机发送的所述测试指令,控制所述被测模组开始运行,并获取所述被测模组的运行数据;
所述测试模组还用于将所述被测模组的运行数据发送至所述上位机,以供所述上位机根据所述运行数据对所述被测模组进行测试。
2.根据权利要求1所述的模组测试系统,其特征在于,所述测试模组中预先安装有调制解调器主机接口MHI驱动;
所述测试模组具体用于根据所述测试指令,加载所述MHI驱动,以控制所述被测模组开始运行。
3.根据权利要求2所述的模组测试系统,其特征在于,所述测试模组还用于在加载所述MHI驱动后,控制所述被测模组进入睡眠状态,以获取在所述睡眠状态下所述被测模组的状态信息,并将所述状态信息发送至所述上位机,以供所述上位机根据所述状态信息对所述被测模组进行睡眠耗流测试。
4.根据权利要求1所述的模组测试系统,其特征在于,所述测试指令中包括所述上位机的标识信息,所述标识信息用于指示所述被测模组的目标枚举时序;
所述系统还包括分别与所述测试模组和所述被测模组连接的模组电路,所述模组电路集成在EVB板上,所述模组电路用于控制所述被测模组的枚举时序;
所述测试模组用于根据所述上位机的标识信息,通过所述模组电路控制所述被测模组根据所述目标枚举时序运行。
5.根据权利要求1所述的模组测试系统,其特征在于,所述系统还包括供电电路,所述供电电路分别与所述测试模组和所述上位机连接;
所述供电电路用于在接收到所述上位机的供电指令后,为所述测试模组供电。
6.根据权利要求5所述的模组测试系统,其特征在于,所述系统还包括管脚电路,所述管脚电路分别与所述供电电路和所述被测模组连接,所述供电电路还用于为所述被测模组供电。
7.根据权利要求1至6中任一项所述的模组测试系统,其特征在于,所述测试模组为USB模组,所述测试模组通过所述上位机的USB接口与所述上位机连接。
8.一种模组测试方法,其特征在于,应用于测试模组,所述方法包括:
接收上位机发送的测试指令;其中,所述测试模组通过所述上位机的外部接口与所述上位机连接;
根据所述测试指令,控制与所述测试模组连接的被测模组开始运行,并获取所述被测模组的运行数据;所述被测模组包括PCIe模组;
将所述被测模组的运行数据发送至所述上位机,以供所述上位机根据所述运行数据对所述被测模组进行测试。
9.一种电子设备,其特征在于,包括:
至少一个处理器;以及,
与所述至少一个处理器通信连接的存储器;其中,
所述存储器存储有可被所述至少一个处理器执行的指令,所述指令被所述至少一个处理器执行,以使所述至少一个处理器能够执行如权利要求8所述的模组测试方法。
10.一种计算机可读存储介质,存储有计算机程序,其特征在于,所述计算机程序被处理器执行时实现权利要求8所述的模组测试方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211517831.7A CN115858261A (zh) | 2022-11-29 | 2022-11-29 | 模组测试系统、测试方法、电子设备和计算机存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211517831.7A CN115858261A (zh) | 2022-11-29 | 2022-11-29 | 模组测试系统、测试方法、电子设备和计算机存储介质 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115858261A true CN115858261A (zh) | 2023-03-28 |
Family
ID=85668155
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211517831.7A Pending CN115858261A (zh) | 2022-11-29 | 2022-11-29 | 模组测试系统、测试方法、电子设备和计算机存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115858261A (zh) |
-
2022
- 2022-11-29 CN CN202211517831.7A patent/CN115858261A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2021189322A1 (zh) | 一种芯片测试装置及测试方法 | |
US9158723B2 (en) | Expanded protocol adapter for in-vehicle networks | |
US20070067539A1 (en) | Enhanced CCID circuits and systems utilizing USB and PCI functions | |
US10693568B2 (en) | Adapting serdes receivers to a UFS receiver protocol | |
CN101093446B (zh) | 操作系统引导装置、方法及其应用的电脑系统 | |
CN112799985B (zh) | Usb接口控制方法、usb控制电路及智能网联设备主板 | |
CN111858197A (zh) | 一种支持多种ssd测试的装置、系统和方法 | |
CN102253844B (zh) | 一种启动处理器的方法和设备 | |
CN109901664B (zh) | 提供时钟信号的方法、装置、系统、设备及可读存储介质 | |
CN113220614B (zh) | 一种自适应管理i2c和i3c设备的方法、系统及介质 | |
CN115858261A (zh) | 模组测试系统、测试方法、电子设备和计算机存储介质 | |
US11755439B2 (en) | Memory controller, test device and link identification method | |
CN116048640A (zh) | 一种驱动计算机系统中iic设备正常工作的方法 | |
CN112948315A (zh) | 存储区域共享方法、存储介质及电子设备 | |
CN219590811U (zh) | 数据烧录装置 | |
CN111026428A (zh) | 能同时远程在线更新多个板卡中fpga固件程序的系统及方法 | |
CN103577359B (zh) | 支持双主控装置存取接口装置的系统及其电源管理方法 | |
CN115422110B (zh) | 电子设备和PCIE Switch芯片的端口配置方法 | |
CN212229628U (zh) | 从机设备 | |
CN217718676U (zh) | Gpio通信电路及板卡、电子设备 | |
CN216014148U (zh) | 一种服务器和服务器背板 | |
TWI706258B (zh) | 計算裝置 | |
CN116126092A (zh) | 时钟供应方法、系统、服务器及存储介质 | |
CN116627463A (zh) | 一种芯片升级方法、装置、设备及介质 | |
CN117826933A (zh) | 一种计算设备及时钟配置方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |