KR100424752B1 - 액정 표시 소자의 구동 방법, 전자기기, 액정 표시 장치,액정 표시 장치의 구동 방법 및 액정 표시 장치의 구동 회로 - Google Patents

액정 표시 소자의 구동 방법, 전자기기, 액정 표시 장치,액정 표시 장치의 구동 방법 및 액정 표시 장치의 구동 회로 Download PDF

Info

Publication number
KR100424752B1
KR100424752B1 KR10-2002-0014418A KR20020014418A KR100424752B1 KR 100424752 B1 KR100424752 B1 KR 100424752B1 KR 20020014418 A KR20020014418 A KR 20020014418A KR 100424752 B1 KR100424752 B1 KR 100424752B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
crystal display
signal
scan
scan electrodes
Prior art date
Application number
KR10-2002-0014418A
Other languages
English (en)
Other versions
KR20020074403A (ko
Inventor
이토아키히코
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20020074403A publication Critical patent/KR20020074403A/ko
Application granted granted Critical
Publication of KR100424752B1 publication Critical patent/KR100424752B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3692—Details of drivers for data electrodes suitable for passive matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3622—Control of matrices with row and column drivers using a passive matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3681—Details of drivers for scan electrodes suitable for passive matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels

Abstract

4개의 주사 전극을 동시에 선택하는 종래의 구동 방법에서는 전원 회로가 복잡하게 되고, 소비 전력이 컸다.
본 발명의 액정 구동 방법은, 상기 복수의 주사 전극에 인가하는 전압을 규정하는 직교 함수에 의해 특정되는, 미리 정해진 3 종류의 전압 중의 하나의 전압의 주사선을 3개의 주사 전극에 동시에 인가하는 것에 의해, 상기 3개의 주사 전극의 각각에 배치된 상기 소정수의 액정 표시 소자를 동시에 선택하는 단계와, 상기 각 신호 전극에, 상기 계조를 규정하는 표시 데이터에 의해 특정되는, 상기 3 종류의 전압 중의 하나의 전압의 데이터 신호를 인가하는 단계를 포함한다.

Description

액정 표시 소자의 구동 방법, 전자기기, 액정 표시 장치, 액정 표시 장치의 구동 방법 및 액정 표시 장치의 구동 회로{LIQUID CRYSTAL DISPLAY ELEMENTS DRIVING METHOD AND ELECTRONIC APPARATUS}
본 발명은 액정 표시 소자의 구동 방법 및 전자기기에 관한 것이다.
국제 공개된 국제 출원 WO93/18501 호 공보에 개시된 액정 표시 장치의 구동 방법(Multi-Line Selection법, 이하 MLS라 함)이 있다. 해당 구동 방법에서는, 주사 전극과 신호 전극이 매트릭스 형상으로 교차하여 매트릭스 형상의 화소를 구성하는 액정 표시 패널에 있어서, 복수개의 주사 전극을 세트로 해서 동시에 선택하고, 그 세트마다 순차적으로 선택한다.
도 5는 주사 전극을 4 라인(4개의 주사 전극)씩 동시에 선택하는 구동 방법을 나타낸다. 도 5에 있어서, Y1∼Y8은 주사 전극에 인가되는 주사 전위 파형, X1은 신호 전극에 인가되는 신호 전위 파형을 나타낸다. 주사 전극에는 1 프레임(F)을 구성하는 4 필드 1f∼4f의 각 필드에서의 선택 기간(H)에 있어서, 선택 전위 V3 또는 -V3이 인가된다.
도 3은 액정에 인가되는 전압과 휘도의 관계를 나타낸다. 액정 1은 구동 전압이 낮은 점에서 유리하지만, (포화 전압/임계값 전압)=(Vs1/Vt1)이 커진다고 하는 단점이 있다. 한편, 액정 2는 (포화 전압/임계값 전압)=(Vs2/Vt2)이 작은 점에서 유리하지만, 구동 전압을 높게 해야 하는 점에서 불리하다. MLS를 실행하는 경우, 비교적 주사 전극 수가 많을 때에는 구동 전압이 높아졌다고 해도, 액정 2와 같은 특성의 액정이 다용(多用)된다. 한편, 주사 전극 수가 적은 경우(32개 이하정도)에서는 액정 1과 같은 특성의 액정이 다용된다.
상기한, 도 5에 나타내는, 4개의 주사 전극을 동시에 선택하는 종래의 구동 방법에서, 액정 1과 같은 특성의 액정을 사용하고, 액정에 인가하는 실효 전압의 온과 오프의 비가 최대로 되는 전압으로 구동하는 것을 상정(想定)한다. 그 경우, 예컨대 임계값 전압 Vt1이 1.2 볼트인 액정 1을 이용하여 주사 전극이 32 라인수인 액정 패널을 구동할 때에는, V3을 약 2.7 볼트, V2를 약 1.9 볼트로 설정한다. 또한, 주사 전극이 64 라인인 액정 패널을 구동할 때에는, V3을 약 3.6 볼트, V2를 약 1.8 볼트로 설정한다. 따라서, 구동 전압의 레벨 수는 7개 필요하며, 주사 전극측 구동 회로로부터 출력하는 선택 전위는 높고, 주사 전극측 구동 회로로부터 출력하는 선택 전위와 신호 전극측 구동 회로로부터 출력하는 신호 전위의 차도 또한 크다. 이 때문에, 4개의 주사 전극을 동시에 선택하는 종래의 구동 방법에서는 전원 회로가 복잡하게 되고, 소비 전력이 커지며, 주사 전극 드라이버와 신호 전극 드라이버를 하나의 IC 내에 만들어 넣기 곤란하였다.
따라서, 본 발명의 목적은 구동 전압 레벨 수의 삭감 및 소비 전력의 저감이 가능한 액정 표시 소자의 구동 방법 및 전자기기를 제공하는 것에 있다.
도 1은 본 발명에 따른 액정 표시 장치의 실시예 1을 나타내는 구동 방법의 일례를 나타내는 구동 파형도,
도 2는 본 발명에 따른 액정 표시 장치의 실시예 2를 나타내는 구동 방법의 일례를 나타내는 구동 파형도,
도 3은 액정에 인가하는 실효 전압과 휘도의 광학 특성의 일례를 나타내는 도면,
도 4는 액정 표시 장치의 일례를 나타내는 블럭도,
도 5는 종래의 액정 표시 장치의 구동 방법을 나타내는 구동 파형도,
도 6은 실시예 1에 따른 액정 표시 장치의 주사 전극측 구동 회로(Y 드라이버)의 블럭도,
도 7은 복수의 주사 전극측 구동 회로(Y 드라이버)를 캐스케이드 접속한 결선도,
도 8은 실시예 1의 주사 전극측 구동 회로에 있어서의 전위 선택기(222)의블럭도,
도 9는 실시예 1의 신호 전극측 구동 회로(X 드라이버)의 블럭도,
도 10은 실시예 1의 신호 전극측 구동 회로(X 드라이버)에 있어서의 불일치수 판정 회로의 회로도,
도 11은 실시예 1의 신호 전극측 구동 회로(X 드라이버)에 있어서의 전위 선택기(260)의 블럭도,
도 12는 해당 전위 선택기(260)의 진리값표,
도 13은 실시예 1에 따른 전원 회로의 차지·펌프 동작을 설명하는 회로도,
도 14는 실시예 1에 이용되는 전원 회로의 블럭도,
도 15는 전원 회로의 각종 변형예를 나타내는 블럭도,
도 16은 본 발명의 실시예 4인 각종 전자기기를 나타내는 도면,
도 17은 실시예 3의 전기 광학 장치를 구성하는 제 1 기판의 평면도,
도 18은 실시예 3의 전기 광학 장치를 구성하는 제 2 기판의 평면도.
도면의 주요 부분에 대한 부호의 설명
51 : 신호선 드라이버 52 : 주사선 드라이버
53 : 신호 전극 54 : 주사 전극
221 : 코드 발생부 222 : 전위 선택기
223 : 제 1 시프트 레지스터 224 : 제 2 시프트 레지스터
225 : 레벨 시프터 227 : 디코더
상기의 목적을 달성해야 하는, 본 발명에 따른 액정 표시 소자의 구동 방법은, 각각에 소정 수의 액정 표시 소자가 배치된 복수의 주사 전극, 및 해당 복수의 주사 전극에 교차하고 각각이 상기 소정 수의 액정 표시 소자에 대응하는 소정 수의 신호 전극을 이용하여, 상기 각 액정 표시 소자에 해당 액정 표시 소자가 표시해야 할 계조를 표시시키는 액정 표시 소자의 구동 방법으로서, 상기 복수의 주사 전극에 인가하는 전압을 규정하는 직교 함수에 의해 특정되는, 미리 정해진 3 종류의 전압 중 한 종류의 전압의 주사선을 3개의 주사 전극에 동시에 인가함으로써, 상기 3개의 주사 전극의 각각에 배치된 상기 소정 수의 액정 표시 소자를 동시에 선택하는 단계와, 상기 각 신호 전극에 상기 계조를 규정하는 표시 데이터에 의해 특정되는, 상기 3 종류의 전압 중 한 종류의 전압의 데이터 신호를 인가하는 단계를 포함하는 것을 특징으로 한다. 또한, 상기 3 종류의 전압 중 최대 전압과 최소 전압은 서로 진폭이 동일하고, 극성이 상이한 것이 바람직하다.
또한, 본 발명에 따른 전자기기는 액정 표시 소자의 구동 방법을 이용하는 것을 특징으로 한다.
본 발명에 따른 액정 표시 장치는, 복수의 주사 전극과 복수의 신호 전극이 서로 교차 배치되어 이루어지고, 해당 주사 전극을 동시에 선택하는 n개(단, n≥2)의 주사 전극마다 그룹으로 나누어, 이들 그룹 단위로 상기 주사 전극이 선택되는 액정 표시 장치에 있어서, 동일한 그룹에 속하는 주사 전극에는 각각 어느 기간에서 서로 직교하도록 한 선택 신호가 동시에 인가되고, 구동 전위 레벨수가 3레벨이고 또한 주사 전극에 인가하는 최대 전압 진폭과 신호 전극에 인가하는 최대 전압 진폭을 동일하게 하는 것을 특징으로 한다.
본 발명에 따른 액정 표시 장치의 구동 방법은, 복수의 주사 전극과 복수의 신호 전극이 서로 교차 배치되어 이루어지고, 해당 주사 전극을 동시에 선택하는 n개(단, n≥2)의 주사 전극마다 그룹으로 나누어, 이들 그룹 단위로 상기 주사 전극을 선택하는 액정 표시 장치의 구동 방법에 있어서, 동일한 그룹에 속하는 주사 전극에는 각각 어느 기간에서 서로 직교하도록 한 선택 신호가 동시에 인가되고, 구동 전위 레벨수가 3 레벨이고 또한 주사 전극에 인가하는 최대 전압 진폭과 신호 전극에 인가하는 최대 전압 진폭을 동일하게 하는 것을 특징으로 한다.
본 발명에 따른 액정 표시 장치의 구동 회로는, 복수의 주사 전극과 복수의 신호 전극이 서로 교차 배치되어 이루어지고, 해당 주사 전극을 동시에 선택하는 n개(단, n≥2)의 주사 전극마다 그룹으로 나누어, 이들 그룹 단위로 상기 주사 전극을 선택하는 액정 표시 장치를 구동하는 액정 표시 장치의 구동 회로에 있어서, 동일한 그룹에 속하는 주사 전극에는 각각 어느 기간에서 서로 직교하도록 한 선택 신호를 동시에 인가하고, 구동 전위 레벨수가 3 레벨이고 또한 주사 전극에 인가하는 최대 전압 진폭과 신호 전극에 인가하는 최대 전압 진폭을 동일하게 하는 것을 특징으로 한다.
(1. 실시예 1)
(1.1. 실시예의 전체 구성)
도 4는 본 실시예에 따른 전기 광학 장치의 일례로서의 액정 표시 장치의 블럭도를 나타내는 것이다. 본 실시예의 액정 표시 장치는, 주사 전극(54)(Y1∼Yn)을 내면에 형성한 제 1 기판과 신호 전극(53)(X1∼Xn)을 내면에 형성한 제 2 기판을 대향시키고, 이 한 쌍의 기판 사이에 액정 분자가 180° 이상 비틀어진 배향을 갖는 STN(super-twisted nematic)형 액정을 개재한 액정 표시 장치이다. 이 액정 표시 장치는 한 쌍의 기판의 외측에 각각 편광판을 배치하고, 적어도 한쪽의 편광판과 기판 사이에는 위상차판이 배치된다. 또, 본 실시예에서는, 시인측(viewer's side)과 반대측의 편광판의 외측에 반사판이 배치되고, 액정에 전압을 인가하면 흑 표시로 되는 반사형 액정 표시 장치를 예로 하여 설명한다.
또한, 도 4에서의 주사선 드라이버(52)(주사 전극측 구동 회로나 Y 드라이버라고도 함)는 주사 전극(54)에 후술하는 주사 전위 파형을 인가하고, 신호선 드라이버(51)(신호 전극측 구동 회로나 X 드라이버라고도 함)는 신호 전극(53)에 하기에 설명하는 신호 전위 파형을 인가하는 것으로, 주사 전극(54)과 신호 전극(53)의 교점에 배치되는 화소가 매트릭스 형상으로 형성되고, 주사 전위 파형과 신호 전위 파형의 차(差) 전압에 의해 화소 위치의 액정에 실효 전압이 인가되며, 그 실효 전압값이 액정의 포화값을 초과하여 전압 인가되면 온 표시(흑 표시), 임계값 이하의 실효 전압이 인가되면 오프 표시(백 표시, 단 액정 패널이 컬러 표시 장치인 경우는 그 화소에 대응한 색 표시), 임계값과 포화값 사이의 실효 전압에서는 온과 오프의 중간조의 표시로 된다. 또, 투과형 표시 장치로서 액정 표시 장치를 구성하고, 액정의 임계값을 초과한 실효 전압 인가에 의해 오프 표시, 임계값보다 낮은 실효 전압 인가에 의해 오프 표시로 해도 상관없다.
도 1은 도 4에 도시한 액정 표시 장치의 구동 파형을 나타내는 도면이다.도 1에 나타내는 구동 방법은 3개의 주사 전극(3 라인)씩을 동시에 선택하고, 3 라인 단위로 순차적으로 선택하는 구동 방법(Multi-Line Selection 법)이다. 즉, 위에서부터 1개째∼3개째의 주사 전극이 제 1 그룹, 4개째∼6개째의 주사 전극이 제 2 그룹을 구성하고 있으며, 도시하지 않고 있는 다른 주사 전극에 대해서도 마찬가지이다.
여기서, 1 프레임은 4 필드(1f∼4f)로 분할되어 있다. 제 1∼제 3 필드(1f∼3f)를 참조하면, 각 그룹의 주사 전극, 즉 선택되는 주사 전극에는 정규 직교 행렬에 근거하여, 어느 기간에서 서로 직교하도록 한 신호 극성의 선택 전위가 동시에 인가된다(예컨대, 동시 선택되는 3 라인 중의 1 라인의 선택 전위의 신호 극성이 다른 라인의 것과 반대로 되고, 각 라인은 1 프레임 기간에서 3회 선택되며, 그 중 다른 라인의 것과 반대 신호 극성의 선택 전위가 한 번 인가된다). 그러나, 제 4 필드(4f)에 있어서는, 각 주사 전극에 인가되는 선택 전위는 모두 동일 극성이다. 그리고, 1 프레임째와 2 프레임째에서 반대 극성의 선택 전위를 인가함으로써 교류 구동하고 있다. 또, 극성의 전환은 1 프레임마다가 아니더라도 무방하고, 임의의 주기로 극성 전환하면 된다.
이 구동 방법에 있어서는, 1 라인을 선택하는 선택 기간(H)은 1 프레임 기간(1F) 중에 주기적으로 도래하도록 분산되어 있고, 1 프레임을 구성하는 1f∼4f의 4 필드의 각각에 있어서, 각 라인이 1회 선택된다. Y1∼Y6은 실재하는 주사 전극에 인가되는 주사 전위 파형이며, 이것이 도 4의 액정 표시 장치의 블럭도에 나타내는 Y1∼Y6의 각 주사 전극에 인가된다. 그리고, X1은 신호 전위 파형이며, 도4의 X1의 신호 전극 상에 나타내는 표시를 한 경우의 신호 전극에 인가되는 신호 전위 파형을 나타내고 있다.
본 실시예의 특징의 하나는, 도 1에 도시하는 바와 같이, 주사 전위 파형의 선택 전위와 신호 전위 파형의 전위 진폭을 동일하게 하는 것에 있다. 구체적으로는, Vc을 기준(예컨대, 0V)으로 해서, 주사 전위 파형의 정극성측의 선택 전위 V1과 신호 전위 파형의 정극성측의 전위 V1을 동일한 전압 레벨로 하고, 주사 전위 파형의 부극성측의 선택 전위 -V1과 신호 전위 파형의 부극성측의 전위 -V1을 동일한 레벨로 한다. 이렇게 함으로써, 구동 전압의 레벨수를 도 5에 나타낸 7 전압 레벨로부터 3 전압 레벨로 삭감할 수 있다. 또, 사용되는 액정의 특성에 대해서는 먼저 도 3에서 설명했지만, 본 실시예에서는 액정 2를 이용하는 것으로 한다.
이 액정을 이용하면, 구동 전압은 조금 높아지지만, 온/오프 상태의 실효 전압의 차가 작더라도 계조를 확보할 수 있다. 이하, 보다 구체적으로 설명한다. 예컨대, 주사 전극의 수를 33개로 한 경우로 설명하면, 상기의 구동 방법을 이용한 경우에, 액정의 임계값 전압이 1.41V인 때, 액정에 인가되는 전압 V1은 Vc=0[V]에 대해 약 1.4 볼트로 한다. 이 때의 액정에 인가되는 실효 전압의 (온 전압/오프 전압비)는 약 1.086으로 된다. 도 3에 있어서, Vs1/Vt1은 1.07 정도이므로, 1.07<1.086을 만족하고 있기 때문에, 충분한 콘트라스트를 확보할 수 있다. 바꾸어 말하면, 본 실시예에 따르면, ±V1의 전압은 2.8 V에서 양호하게 된다. 일반적인 소형 전자기기의 전원 전압은 3 V인 것이 대부분이기 때문에, 이러한 경우에는 어떠한 승압 회로를 이용하는 일없이 전기 광학 장치를 구동하는 것이 가능해진다.
(1.2. 주사 전극측 구동 회로의 구성)
다음에, 도 6을 이용하여 도 4의 주사선 드라이버(52)에 상당하는 본 실시예의 주사 전극측 구동 회로(Y 드라이버)(220)에 대해 설명한다. 또, 본 실시예에서는 주사 전극의 수를 33개로 하여 설명한다. 주사 전극측 구동 회로(220)는 MPU 등으로부터의 표시 데이터나 제어 신호를 수신하여, 액정 표시 장치를 구동하는데 필요한 타이밍 신호나 표시 데이터를 생성하는 제어 회로(도시하지 않음)로부터의 신호에 의해서 동일 도면에 나타내는 바와 같이, 프레임 개시 펄스 YD나 래치 펄스 LP 등을 기초로 필드마다의 주사 전극의 전위 선택의 열(列) 패턴을 작성하는 코드 발생부(221)나, 후술하는 여러 회로를 갖는 반도체 집적 회로이다.
본 실시예에서는, 주사 전극 Y1∼Yn으로의 인가 전위는, 선택 기간에서 V1 또는 -V1, 비선택 기간에서는 0V이고, 합계 3 전위 레벨이므로, 전위 선택기(222)에 대한 선택 제어 정보는 각 주사 전극 Y1∼Yn마다 2 비트가 필요하다. 이 때문에, 복수 라인 동시 선택을 위한 코드 발생부(221)는 필드 계수 카운터(도시하지 않음)와 제 1 및 제 2 시프트 레지스터(223, 224)를 프레임 개시 펄스 YD에 의해 초기화한 후, 제 1 필드에 각 주사 전극에 인가하는 선택 전위의 전위 선택의 열 패턴을 나타내는 2 비트의 전위 선택 코드 D0, D1을 직병렬 변환용의 제 1 시프트 레지스터(223) 및 제 2 시프트 레지스터(224)에 전송한다. 제 1 시프트 레지스터(223) 및 제 2 시프트 레지스터(224)는 각각 주사 전극의 개수에 대응한 33 비트 시프트 레지스터이며, 제 1 시프트 레지스터(223)는 하위 비트의 전위 선택 코드 D0을, 제 2 시프트 레지스터(224)는 상위 비트의 전위 선택 코드 D1을 각각 동일한 시프트 클럭 CK에 의해 저장한다. 시프트 클럭 CK은 코드 발생부(221)의 타이밍 생성 회로(도시하지 않음)에 의해 생성된다. 시프트 레지스터는 시프트 클럭 CK에 대하여 단일의 66 비트의 시프트 레지스터가 있는 것이 아니라, 시프트 클럭 CK에 대하여 병렬의 33 비트의 제 1 및 제 2 시프트 레지스터(223, 224)가 마련되어 있기 때문에, 래치 펄스 LP에 의해 낮은 주파수로 동작시킬 수 있어, 지극히 저소비 전력이 가능해지고 있다.
제 1 시프트 레지스터(223) 및 제 2 시프트 레지스터(224)의 각 비트의 전위 선택 코드 D0, D1은 시프트 클럭 CK의 발생을 계기로 인접 비트에 시프트되고, 선택 시간 Δt만큼 출력 유지된다. 이 시프트 레지스터의 출력은 레벨 시프터(225)로 공급되어, 그 저(低)논리 진폭 레벨로부터 고(高)논리 진폭 레벨로 변환된다. 또, 액정의 구동 전압이 시프트 레지스터 등의 로직 전압보다 낮은 경우에는 레벨 시프터는 필요없다. 레벨 시프터(225)로부터 출력되는 고논리 진폭 레벨의 전위 선택 코드 D0, D1은 동시에 레벨 변환된 액정 교류화 신호 FR와 함께 파형 형성부로서의 디코더(227)에 공급되어, 선택 제어 신호가 생성된다. 이 선택 제어 신호에 의해 전위 선택기(222)가 개폐 제어되는 것에 의해 각 주사 전극 Y1∼Yn으로, 상기 도 1에 나타낸 전위 V1, Vc(0V), -V1 중의 어느 하나가 인가된다.
도 8은 전위 선택기(222)의 블럭도이다. 전위 선택기(222)는, 후술하는 전원 회로로부터 전위 V1이 입력단에 인가되는 아날로그 스위치(222A)와, 전위 Vc가 입력단에 인가되는 아날로그 스위치(222B)와, 전위 -V1이 입력단에 인가되는 아날로그 스위치(222C)로 구성되어 있다. 이들 아날로그 스위치에는 각각 선택 제어신호 Q2, Q1, Q0이 입력되도록 되어 있다.
본 실시예에서는, 도 7에 도시하는 바와 같이, 복수의 주사 전극측 구동 회로(Y 드라이버 1∼n)를 캐스케이드 접속할 수 있도록 코드 발생부(221)의 기능을 초단(初段) Y 드라이버(2201)와 다음단 이후의 Y 드라이버(2202∼220n)에서 선택 단자 MS를 사용하여 변경하는 것을 전제로 하고 있다. 즉, 초단 Y 드라이버(2201)에서는, 전술한 프레임 개시 펄스 YD에 의한 초기화 후, 전술한 2개의 시프트 레지스터(223, 224)를 향해서 전위 선택 코드를 발생하는 타이밍으로 이동하지만, 다음단 이후에는, 선택 단자 MS가 저(低)레벨 입력으로 되어 있기 때문에, 전위 선택 코드를 발생하는 타이밍으로는 자동적으로 이동하지 않는다. 다음단 이후의 Y 드라이버 2∼n은 초단의 캐리 신호(FS)를 FSI 입력 단자로부터 입력하여 처음으로 전위 선택 코드를 전술한 2개의 레지스터(223, 224)를 향해서 발생한다. 그리고, 최종단의 Y 드라이버 n으로부터의 캐리 신호(FS)가 출력되었을 때가, 제 1 필드가 종료할 때이다. 이 때에는, 제어기로부터는 제 2 필드의 개시 신호는 전송되지 않기 때문에, 최종단의 Y 드라이버 n의 캐리 신호(FS)를 초단의 Y 드라이버 1의 FSI 단자 및 X 드라이버의 FS 단자에 귀환하여, 제 2 필드의 전위 선택 코드를 전술한 2개의 시프트 레지스터(223, 224)에 대하여 발생한다. 이 후, 전술한 제 1 필드와 마찬가지로 동작하여, 다음에 제 2 필드, 제 3 필드와 순차적으로 제 4 필드까지를 종료하고, 다음 필드(제 1 필드)의 동작으로 이행한다. 이상의 기능은 제어기에 대한 동시 선택 라인수나 Y 드라이버의 단자수의 제약을 완화시켜, 종래의 전압 평균화법의 경우와 동일한 주파수의 프레임 개시 펄스 YD, 래치 펄스 LP를 사용할 수있다.
(1.3. 신호 전극측 구동 회로의 구성)
다음에, 신호 전극측 구동 회로(X 드라이버)의 구성을 설명한다. X 드라이버는 도 9에 나타내는 바와 같은 구성의 반도체 집적 회로이며, 서로 칩 인에이블 출력 CEO와 칩 인에이블 입력 CEI를 거쳐서 캐스케이드 접속할 수 있다. 도면에 있어서, (251)은 칩 인에이블 제어 회로로서, 액티브·로우의 자동 파워 세이브 회로로서 기능한다. (253)은 타이밍 회로로서, 주로 제어 회로(도시하지 않음)로부터 공급되는 신호를 기초로 소요의 타이밍 신호 등을 형성한다. (255)는 입력 레지스터로서, 인에이블 신호 E의 발생을 계기로 제어 회로로부터 전송되는 표시 데이터 DATA(1 비트, 4 비트, 또는 8 비트)를 시프트 클럭 XSCL의 하강마다 순차적으로 취입 1 주사 라인분의 표시 데이터 DATA를 저장한다.
(256)은 기입 레지스터로서, 입력 레지스터(255)로부터의 1 주사 라인분의 표시 데이터 DATA를 래치 펄스 LP의 하강에 의해 일괄 래치하여 1 시프트 클럭 XSCL 이상의 기입 시간을 들여 프레임 메모리(SRAM)(252)의 메모리 매트릭스에 기입한다. (257)은 행 어드레스 레지스터로서, 주사 개시 신호 YD에 의해 초기화되어 기입 제어 신호 WR 또는 판독 제어 신호 RD의 인가마다 프레임 메모리(252)의 행(워드선)을 순차적으로 선택한다. (258)은 신호 전위 산출 회로로서, 프레임 메모리(252)로부터의 표시 데이터와 주사 전극의 전위 선택 패턴과의 세트로부터 대응하는 신호 전극으로의 인가 전위 정보를 산출한다.
(259)는 레벨 시프터로서, 신호 전위 산출 회로(258)로부터의 저논리 진폭 레벨의 신호를 고논리 진폭 레벨의 신호로 변환한다(액정의 구동 전압이 신호 전위 산출 회로(258) 등의 로직 전압보다 낮은 경우에는 레벨 시프터는 필요없음). (260)은 전위 선택기로서, 레벨 시프터(259)로부터 출력되는 고논리 진폭 레벨의 전위 선택 코드 신호에 의해, 전위 V1, Vc(0V), -V1의 3 레벨로부터 어느 하나를 선택하여 각 신호 전극 X1∼Xn에 인가한다. 또, 도 1에 나타낸 바와 같이 통상은, 신호 전위 파형 레벨이 ±V1 중 어느 하나이지만, 예컨대 일부의 표시 영역만을 이용하여 정보를 표시하고자 하는 경우에 사용되지 않는 영역에 대해서는 Vc(0V)을 인가해 두는 것이 소비 전력을 저감하는데 있어 유리하기 때문에, 전위 선택기(260)에서 Vc(0V)도 선택 가능하게 한 것이다.
신호 전위 산출 회로(258)는 래치 회로(258-1)와, 불일치 수 판정 회로(258-2)와, 래치 회로(258-3)를 구비하고 있다. 래치 회로(258-1)는 프레임 메모리(252)로부터 판독된 표시 데이터를 래치하여, 그룹 단위의(Y 방향으로 3 화소마다의) 동시에 선택하는 3 라인의 표시 데이터의 위에서부터 a1, a2, a3을 출력한다. 표시 데이터 a1, a2, a3에 있어서, 화소가 온 상태일 때에는 "1", 오프 상태일 때에는 "0"이다.
다음에, 불일치 수 판정 회로(258-2)의 상세를 도 10을 참조하여 설명한다. 도면에 있어서, b1, b2, b3(동시에 선택하는 3 라인의 위에서부터 b1, b2, b3)은 주사 전극의 전위 선택 패턴(도 1 참조)을 나타내는 신호로서, 전위가 V1이면 "1", -V1이면 "0"으로 된다. EX0, EX1, EX2는 배타적 논리합 게이트로서, 각각 a1과b1, a2와 b2, 및 a3과 b3의 배타적 논리합을 출력한다. 바꾸어 말하면, 배타적 논리합 게이트 EX0, EX1, EX2는 표시 데이터 a1, a2, a3과 주사 전극의 전위 선택 패턴 b1, b2, b3의 각 비트를 비교하여, 불일치하는 비트에 대해서는 "1"을, 일치하는 비트에 대해서는 "0"을 출력한다. (258-21)은 디코더로서, 이들 불일치 비트의 수가 0 또는 1인 경우에는, 전위 -V1의 출력을 지시하는 선택 제어 신호 Q0을 상승시키고, 불일치 비트의 수가 2 또는 3인 경우에는 전위 V1의 출력을 지시하는 선택 제어 신호 Q1을 상승시킨다.
도 11은 전위 선택기(260)를 나타내는 블럭도이다. 상기한 불일치 수 판정 회로(258-2)에서 생성된 선택 제어 신호 Q0, Q1은 래치 회로(258-3)와 레벨 시프터(259)를 거쳐서 전위 선택기(260)에 입력된다. 이 전위 선택기(260)는 아날로그 스위치(261, 262)를 구비하고, 각각의 입력단에 전위 V1, -V1이 공급된다. 그리고, 이들 제어단에는 상술한 선택 제어 신호 Q1, Q0이 각각 입력된다. 이들 아날로그 스위치에 의해, 2 레벨의 전위가 택일적으로 선택된다. 또한, 도 1의 1F 기간에서의 표시 데이터 a1, a2, a3의 값에 따라서, 각 필드마다 실제로 선택되는 전위를 도 12의 (a)의 진리값표에 나타내고, 주사 전극에 인가하는 선택 전위가 1F 기간과 반대 극성일 때의 진리표를 도 12의 (b)에 나타낸다.
이 전위 선택의 동작을 더 상세히 설명해 둔다. 우선, 도 4를 참조하면, 주사 전극 Y1∼Y3의 제 1 열의 화소는 모두 온 상태이므로, 대응하는 표시 데이터 a1, a2, a3은 "1", "1", "1"로 된다. 마찬가지로, 주사 전극 Y4∼Y6의 제 1 열의 화소에 대하여, 대응하는 표시 데이터 a1, a2, a3은 "1", "1", "0"으로 된다. 다음에, 도 1을 참조하면, 제 1 필드(f1)에 있어서 각 그룹의 주사 전극에 인가되는 전위는 위에서부터 순서대로 V1, -V1, V1이므로, 전위 선택 패턴 b1, b2, b3은 "1", "0", "1"이다. 따라서, 표시 데이터 a1, a2, a3 = "1", "1", "1"와 비교하면, 불일치 수는 「1」로 된다. 이 때문에, 도 1의 제 1 필드(1f)의 제 1 그룹 선택 기간(1h)에 있어서, 신호 전위 파형 X1의 레벨은 -V1로 설정되는 것이다.
다음에, 제 2 그룹 선택 기간(2h)에 대하여, 대응하는 표시 데이터 a1, a2, a3 = "1", "1", "0"와 전위 선택 패턴 b1, b2, b3 = "1", "0", "1"를 비교하면, 불일치 수는 「2」로 된다. 이 때문에, 도 1의 제 1 필드(1f)의 제 2 그룹 선택 기간(2h)에 있어서, 신호 전위 파형 X1의 레벨은 V1로 설정되는 것이다. 다른 필드 및 다른 그룹 선택 기간에 있어서도, 마찬가지로 해서 신호 전위 파형 X1의 레벨이 결정된다. 그리고, 제 1 프레임(1F)의 표시가 완료되면, 제 2 프레임(2F) 이후에는 1 프레임마다 주사 전위 및 신호 전위의 극성이 반전되면서, 마찬가지의 동작이 반복된다.
(1.4. 전원 회로의 구성)
다음에, 도 14를 참조하여, 신호 전극측 구동 회로와 주사 전극측 구동 회로에 3 레벨의 전위를 공급하는 전원 회로에 대하여 설명한다.
이 전원 회로의 입력 전원 전압은 Vcc(제 1 입력 전위), GND(제 2 입력 전위)만이고 단일 전원 입력으로 되어 있다. 또한, 수평 주사 기간마다 발생하는 펄스로 이루어지는 래치 펄스 LP가 입력된다. 클럭 형성 회로(21)는 래치 펄스 LP에근거하여, 차지·펌프 회로에 필요한 클럭 신호를 형성하는 것으로, Vcc 및 GND를 전원으로 하고, GND를 -V1로 해서 이것을 기준으로 다른 전위 레벨을 결정하고 있다. 도 1에서의 설명에서는 Vc=0V로서 설명했지만, 이 전원 회로의 구성에 있어서는, 각 구동 전위를 GND로부터 정측(positive side)의 전압으로서 생성하고 있다. 어떠한 전위 관계로 액정 표시 장치를 구동하더라도 액정에 인가되는 실효 전압은 동일하지만, 정측만의 구동 전압 생성 쪽이 전원 회로의 구성은 간단하게 된다.
동일 도면에 있어서, (23)은 레귤레이터로서, GND를 기준으로 해서, 전위 Vcc(예컨대, 3V)를 2·V1(예컨대, 2.8 V)로 강압하여, 도 1에서의 전위 V1로서 출력한다. 또한, (22)는 1/2 강압 회로로서, 레귤레이터(23)의 출력단-GND 간의 전압을 1/2로 강압하여, 이것을 도 1에서의 전위 Vc로서 출력한다. 또, 1/2 강압 회로(22)는 전위 Vc를 차지·펌프 동작에 의해 발생한다.
도 13은 차지·펌프 회로의 가장 기본으로 되는 개념도이다. 동일 도면에 있어서, SWa, SWb는 연동 스위치로서, 한쪽이 A측으로 닫혀 있는 동안에는 다른쪽도 A측으로 닫혀 있다. 또한, 도 13에서는 SWa, SWb를 기계적인 스위치로 나타내었지만, 실제로는 스위치 SWa, SWb는 A측과의 도통·차단을 제어하는 MOS 트랜지스터와, B측과의 도통·차단을 제어하는 MOS 트랜지스터의 통상 2개의 트랜지스터 스위치에 의해 구성할 수 있다.
스위치 SWa, SWb가 A측으로 전환되어 있는 동안에는, 펌핑 캐패시터(pumping capacitor) Cp는 Vb-Va의 전압으로 충전된다. 다음으로, 스위치 SWa, SWb가 B측으로 전환되면, Cp에 충전된 전하가 백업 캐패시터(backup capacitor) Cb에 전송된다. 이 스위칭 동작을 반복하는 것에 의해, Cb에 가해지고 있는 전압, 즉 Ve-Vd 간의 전압은 Vb-Va 간의 전압과 거의 동등한 값에 가까이 간다. 이 때, Vd가 임의의 정해진 전압인 경우에는, Vd보다 Vb-Va만큼 높은 전압이 Ve에 발생한다. 반대로, Ve가 임의의 정해진 전압인 경우에는, Ve보다 Vb-Va만큼 낮은 전압이 Vd에 발생한다. 이상이 차지·펌프 회로의 기본 동작이다. 동일 도면에 나타내는 Va, Vb, Vd, Ve를 어디에 접속할지에 따라, 이 회로가 승압 회로로서 기능하거나, 또는 강압 회로로서 기능한다.
(1.5. 실시예의 효과)
다시 설명을 도 1로 되돌아간다. 도 1에서 각 주사 전극의 선택 기간에 있어서는, 각 화소에 인가되는 전압은 「2·V1」(주사 전극 및 신호 전극에 인가되는 전위의 극성이 상이할 때) 또는 「0」(양 전위의 극성이 동일할 때)의 몇 가지가 있다. 여기서, 온 상태로 해야 할 화소에 대해서는, 「2·V1」은 「유리한 전압」이고, 「0」은 「불리한 전압」이다. 반대로, 오프 상태로 해야 할 화소에 대해서는, 「2·V1」은 「불리한 전압」이고, 「0」은 「유리한 전압」이다.
본 실시예에 있어서는, 전 4 필드 중에 정규 직교 행렬에 근거하여, 1 라인의 선택 전위의 신호 극성이 다른 라인과 반대로 되는 기간(1f∼3f)과, 동일 극성의 선택 전위를 해당 그룹 내의 전 라인에 인가하는 과정(4f)을 갖는다. 이것에 의해, 표시 데이터의 값에 관계없이, 전 4 필드 중의 3 필드에서 「유리한 전압」을 인가하는 것이 가능해지는 것이다. 이 이유를 경우를 나누고 설명해 둔다.
(1) 표시 데이터의 전 비트가 동등한 경우
표시 데이터의 전 비트가 동등한 경우에는, 제 4 필드(4f)에서 전 화소에 「유리한 전압」을 인가할 수 있다. 즉, 전 화소를 온 상태로 해야 할 경우(도 1의 주사 전극 Y1∼Y3과 같은 경우)에는, 주사 전위에 대해 반전하는 전위를 신호 전극에 인가하면 되고, 반대로 전 화소를 오프 상태로 해야 할 경우에는, 동일 전위를 인가하면 된다. 또한, 제 1∼제 3 필드(1f∼3f)에 있어서, 제 4 필드(4f)와 동일한 전위를 신호 전극에 인가하면, 제 1∼제 3 필드에서, 각각의 화소에 대해 「불리한 전압」이 1회씩 인가되게 된다. 그 이외에는 모두 「유리한 전압」이기 때문에, 결국, 전 화소에 대하여 3 필드에서 「유리한 전압」을 인가하는 것이 가능해진다.
(2) 표시 데이터의 비트가 동등하지 않는 경우
「표시 데이터의 비트가 동등하기 않는 경우」란, 3 비트 중 「특정한 1 비트」의 표시 데이터가 「나머지 2 비트」와 상이한 경우이다. 이 경우, 제 1∼제 3 필드(1f∼3f) 중 어느 1 필드에는, 전 화소에 대하여 「유리한 전압」을 인가할 수 있다. 도 1의 주사 전극 Y4∼Y6의 예에 있어서는, 제 2 필드(2f)에서 주사 전위 파형 Y4∼Y6이 ("1", "1", "0")로 되므로, 신호 전위 X1로서 전위 -V1을 인가하면 된다.
그리고, 제4 필드(4f)에 있어서는, 「특정한 1 비트」에 대하여 「불리한 전압」이 인가된다. 또한, 제 1∼제 3 필드 중, 상술한 필드 이외의 나머지 필드(상기 예에서는 제 1, 제 3 필드)에서는 「나머지 2 비트」에 대하여 1회씩 「불리한전압」이 인가되게 된다. 결국, 이 경우에 있어서도, 전 화소에 대하여 3 필드에서 「유리한 전압」을 인가하는 것이 가능해진다.
이와 같이, 도 3에 나타내는 액정 2, 즉 「구동 전압은 조금 높지만 (포화 전압/임계값 전압)이 작은 액정을 사용하여, 충분히 실용(實用)에 견디는 콘트라스트를 확보해서, 주사 전위 및 신호 전위의 진폭을 낮게 억제할 수 있다. 구동 전압을 낮게 억제하는 것에 의해, 승압 회로를 삭감할 수 있어, 전원 회로의 구성을 간소화할 수 있고, 또한 소비 전력을 저감시킬 수 있는 것이다.
(실시예 2)
본 실시예에 따른 액정 표시 장치는 실시예 1과 마찬가지의 구성이며, 도 4의 액정 표시 장치의 블럭도에 나타내는 바와 같이 주사 전극(54)과 신호 전극(53)을 갖고, 그 동안에 액정 분자가 180° 이상 비틀어 배향한 STN(super-twisted nematic)형 액정을 개재하여 구성된다. 이하, 실시예 1과 마찬가지로, 전압을 인가하면 흑으로 되는 반사형 액정 표시 장치를 예로 하여 설명한다.
도 2는 본 실시예의 구동 파형을 나타내는 도면이다. 본 실시예의 구동 방법은 3개의 주사 전극(3 라인)씩을 동시에 선택하여, 3 라인 단위로 순차적으로 선택하는 구동 방법으로서, 실시예 1과 마찬가지로, 동시에 선택하는 주사 전극에는 임의의 기간(1h∼3h)에서는, 서로 직교하는 정규 직교 행렬에 근거하여 선택되는 신호 극성의 선택 전위가 동시에 인가되고, 다른 기간(4h)에서는, 각 주사 전극에서는 동일 극성의 선택 전위가 인가된다.
단, 실시예 1은 1 프레임 기간(1F)에 필드마다 선택 기간(H)을 분산한데 반하여, 실시예 2는 실시예 1에서 1 프레임 기간 동안에 인가되어 있던 4개의 선택 기간 1h∼4h를 연속시켜, 전체로서 선택 기간(H)을 구성한 일례를 각각 나타내고 있다. Y1∼Y6이 주사 전위 파형으로, 이것이 도 4의 액정 표시 장치의 블럭도에 나타내는 Y1∼Y6의 각 주사 전극(54)에 인가된다. 그리고, X1이 신호 전위 파형으로, 도 4의 X1의 신호 전극 상에 나타내는 표시를 한 경우의 신호 전극(53)에 인가되는 신호 전위 파형을 나타내고 있다.
본 실시예에 있어서도, 주사 전위 파형의 선택 전위와 신호 전위 파형의 전위 진폭을 동일하게 하고 있다. 구체적으로는, Vc을 기준(예컨대, 0V)으로 해서, 주사 전위 파형의 정극성측의 선택 전위 V1과 신호 전위 파형의 정극성측의 전위 V1이 동일 레벨이며, 주사 전위 파형의 부극성측의 선택 전위 -V1과 신호 전위 파형의 부극성측의 전위 -V1이 동일 레벨이다.
본 실시예에 따르면, 임의의 프레임에 있어서 몇 개의 그룹에 속하는 주사 전극에 주사 전위를 인가한 후에는, 다음 프레임까지는 이들 주사 전극에는 주사 전위는 인가되지 않는다. 따라서, 도 9에 나타낸 실시예 1의 프레임 메모리(252) 대신에, 3 라인분의 표시 데이터를 기억하는 메모리를 이용하는 수 있어, 메모리의 소요 용량을 삭감할 수 있는 점에서 유리하다.
(실시예 3)
다음에, 본 발명의 실시예 3에 대하여 설명한다. 실시예 1 및 실시예 2에서는, 주사 전극수, 즉 Y 방향의 화소수는 33개였다. 그러나, 휴대전화 등에 있어서는, 종(縱) 길이의(Y 방향으로의 길이) 표시가 더 요망되고 있다. 그 때, 주사 전극(54) 및 신호 전극(53)으로 이루어지는 매트릭스라고 마찬가지의 것을 또 한 세트 Y 방향으로 마련하는 것도 고려된다. 그러나, 이러한 구성에 따르면, 배선의 길이가 길게 되어, 전기 광학 장치의 전 면적 중에 차지하는 표시 영역의 비율이 작아진다. 또한, 주사 전극수가 증가하기 때문에, 표시 영역을 확보하기 위해서 배선 패턴을 세선화할 필요가 발생하여, 배선수의 길이가 길어지고, 또한 임피던스도 증가하여, 표시 품질에 악영향이 미치는 것도 있다. 본 실시예는 이러한 문제를 해결하고자 하는 것이다.
본 실시예에 따른 액정 표시 장치의 제 1 기판 및 제 2 기판의 평면도를 도 17 및 도 18에 나타낸다. 도 17에 있어서, 화상 표시 영역(3)에서의 제 1 기판(1) 상에는 복수의 신호 전극(10)이 주사 전극(20)과 다중 매트릭스를 구성하도록 배치되어 있다. 특히, 각 신호 전극(10)은 화소에 대응하여 마련된 복수의 화소 전극 부분(10a)과 이들과 접속하는 신호 배선 부분(10b)으로 구성되어 있으며, Y 방향으로 연장되어 있다.
한편, 도 18에 있어서, 제 2 기판(2) 상에는 복수의 신호 전극(10)에 각각 접속된 복수의 화소 전극 부분(10a)과 1 라인의 주사 전극이 각각 겹치도록, 복수의 주사 전극(20)이 배치되어 있다. 즉, 각 주사 전극은 X 방향으로 연장되어 있다. 주사 전극(20)과 신호 전극(10)은 도 4에서의 주사 전극(54)과 신호 전극(53)에 상당하는 것이다. (100)은 구동 회로로서, 신호선 드라이버 및 주사선 드라이버에 의해서 구성되어 있다.
도 17에 있어서, 프레임 영역(4)에는, 구동 회로(100)에 가까운 측에 있는 신호 전극(10)의 일단(一端)과 구동 회로(100)를 접속하는 복수의 제 1 와이어링(wiring) 배선(31)이 배선되어 있다. 또한, 프레임 영역(4)에는, 제 1 기판(1) 상에 마련된 상하 도통 단자(40)와 구동 회로(100)를 접속하는 복수의 제 2 와이어링 배선(32)이 배선되어 있다. 또한, 도 17 및 도 18에 나타내는 바와 같이, 프레임 영역(4)에서의 제 1 기판(1) 및 제 2 기판(2) 사이에는 제 1 기판(1) 상에 마련된 상하 도통 단자(40)와 제 2 기판(2) 상에서 주사 전극(20)의 프레임 영역(4) 내에 연장되어 마련된 단부(20a)를 전기적 접속하는 복수의 상하 도통재(41)가 마련되어 있다.
이상과 같이 본 실시예에 따르면, 프레임 영역(4)에서 구동 회로(100)에 가까운 측에 있는 신호 전극(10)의 일단과 구동 회로(100)가 제 1 와이어링 배선(31)에 의해 접속되기 때문에, 제 1 와이어링 배선(31)에 대해서는 화상 표시 영역(3)의 주위를 거의 배선할 필요는 없다(도 17 참조). 즉, 제 1 와이어링 배선(31)의 배선 길이는 기본적으로 대단히 짧아질 수 있다.
여기서 도 17에 나타내는 바와 같은 2중 매트릭스 구조인 경우에는, 주사 신호 Y1, Y2, …가 공급되는 각 주사 전극(20)의 폭은 화상 신호 X1, X2, …가 공급되는 2개의 서로 인접하는 신호 전극(10)으로 이루어지는 Y 방향으로 배열되는 화소 배열에 대향하도록, 2 화소분으로 된다. 한편, 주사 전극(20)의 총수는 다중 매트릭스 구조를 갖지 않는 경우(즉, 주사 전극과 신호 전극의 교점에 1 대 1 대응하여 1 화소가 규정되는, 말하자면 1중 매트릭스 구조의 경우)와 비교하여, 1/2 정도로 된다.
그리고, 일반적으로는, 신호 전극(10)의 다중 매트릭스 구조가 n(단, n은 2 이상의 자연수)중(重) 매트릭스 구조인 경우에는, 각 주사 전극(20)의 폭은 n개의 서로 인접하는 신호 전극(10)으로 이루어지는 Y 방향의 화소 배열에 대향하도록 n 화소분으로 되고, 주사 전극(20)의 총수는 다중 매트릭스 구조를 갖지 않는 경우와 비교하여 1/n 정도로 된다. 한편, 제 1 와이어링 배선(31)의 수는 n배로 증가하지만, 원래 제 1 와이어링 배선(31)의 길이는 짧기 때문에, 개수가 증가했다고 해도 프레임 영역(4)을 확장하는 경향은 작다.
그래서, 본 실시예에서는 이들 다중 매트릭스 구조에 관계되는 주사 전극(20)의 폭 및 총수에 주목하여, 주사 전극(20)의 단부(20a)에 접속된 상하 도통재(41)에 접촉하는 상하 도통 단자(40)와 구동 회로(100)가, 도 17에 나타내는 바와 같이, 제 2 와이어링 배선(32)에 의해 접속되도록 구성한다. 이것에 의해, 제 2 와이어링 배선(32)의 총수는 다중 매트릭스 구조를 갖지 않는 경우와 비교하고 1/n 정도로 줄어든다. 예컨대, 화상 표시 영역(3)이 X 방향으로 100 화소 또한 Y 방향으로 66 화소 있다고 하면, 제 2 와이어링 배선(32)은 33개면 충분하다.
따라서, 제 2 와이어링 배선(32)의 프레임 영역(4)에 차지하는 영역을 전체로서 다중 매트릭스 구조를 갖지 않는 경우와 비교하여 1/n 정도에 작게 할 수 있다. 즉, 1 칩 구조의 구동 회로(100)를 이용하고 있음에도 불구하고, 제 2 와이어링 배선(32)이 배선되는 프레임 영역(4)의 면적 증가를 지극히 효율적으로 억제할수 있다. 반대로, 주사 전극(20)은, 도 24에 나타낸 바와 같이 각 화소의 n배 정도의 폭을 갖고, 신호 전극(10)에 비하여 매우 폭이 넓게 구성되기 때문에, 1 칩 구조의 구동 회로(100)를 이용하는 것에 따른 미세화를 거의 필요로 하지 않는다.
이상의 결과, 도 17에 나타내는 바와 같이 비교적 배선 길이가 짧은 제 1 와이어링 배선(31)과 비교적 총수가 적은 제 2 와이어링 배선(32)에 의해, 프레임 영역(4)을 화상 표시 영역(3)에 대하여 작게 하는 것이 가능해진다. 이것에 부가하여, 제 1 기판(1) 및 제 2 기판(2)의 접합 시의 기판 어긋남 등을 고려하여 프레임 영역(4) 내에 일정 면적이 필요한 상하 도통 단자(40)의 총수에 대해서도, 다중수 n에 따라 1/n 정도로 끝나기 때문에, 프레임 영역(4)을 작게 하는 것이 한층더 용이해진다.
그리고, 이와 같이 비교적 배선 길이가 짧은 제 1 와이어링 배선(31)과 비교적 총수가 적은 제 2 와이어링 배선(32)에 의해, 구동 회로(100)로부터 주사 전극(20) 및 신호 전극(10)에 이르기까지의 배선 저항의 증가를 억제할 수 있다. 이 때문에, 배선 저항의 증가에 기인하는 화상 신호나 주사 신호의 열화를 미연에 방지할 수 있어, 비교적 전압 공급 성능이 낮거나 혹은 내압이 낮은 구동 회로(100)라도 충분히 고품위의 화상 표시가 가능해져, 구동용의 소비 전력의 저감으로도 이어진다.
이 때, 구동 회로(100)에 의해 신호 전극(10)에 공급되는 화상 신호의 1 프레임 중의 선택 시간을 다중수 n에 따라 n배로 할 수 있기 때문에, 듀티비를 낮추는 것에 의해서도 구동 전압을 낮출 수 있고, 동시에 화상 표시 영역(3)에서의 콘트라스트비나 밝기도 높게 할 수 있다. 또한, 이와 같이 구성되는 다중 매트릭스 구조의 신호 전극(10), 제 1 와이어링 배선(31) 및 제 2 와이어링 배선(32), 및 1 칩 구조의 구동 회로(100)는 각각, 기존의 미세화 기술로 충분히 작성 가능하기 때문에 실천적으로 대단히 유리하다.
본 실시예에서는 특히 도 18에 도시하는 바와 같이 주사 전극(20)은 화상 표시 영역(3)의 양측으로부터 그 내부로 향해 깍지끼는 형상으로 배선되어 있다. 따라서, 화상 표시 영역(3)의 한쪽에는 주사 전극(20)의 총수의 절반만큼 상하 도통재(41)를 마련하면 되고, 도 17에 도시하는 바와 같이 제 1 기판(1) 상에도, 화상 표시 영역(3)의 양측에 위치하는 프레임 영역(4) 부분에 각각 절반씩 제 2 와이어링 배선(32)을 마련하면 된다. 이 결과, 프레임 영역(4)에 양호한 밸런스로 제 2 와이어링 배선(32)을 배선할 수 있다. 예컨대, 화상 표시 영역(3)이 X 방향으로 100 화소 또한 Y 방향으로 66 화소 있다고 하면, 제 2 와이어링 배선(32)은 한쪽에 17개, 다른쪽에 18개면 충분하다. 이와 같이, X 방향의 양측이 있는 프레임 영역을 밸런스 양호하게 좁힐 수 있다.
(실시예 4)
실시예 1∼실시예 3에 나타내는 바와 같은 구동 방법에 의한 액정 표시 장치를 휴대전화나 소형 정보 기기 등의 전자기기의 표시 장치로서 사용함으로써, 표시품질이 우수하고, 저소비 전력, 저비용, 공간 절약의 전자기기가 실현할 수 있다.
도 16은 각각 본 발명의 액정 표시 장치를 사용한 전자기기의 예를 나타내는외관도이다. 도 16의 (a)는 휴대전화를 나타내는 사시도이다. (1000)은 휴대전화 본체를 나타내고, 그 중 (1001)는 본 발명의 반사형 액정 표시 장치를 이용한 액정 표시부이다. 도 16의 (b)는 손목 시계형 전자기기를 도시하는 도면이다. (1100)은 시계 본체를 나타내고 있다. (1101)은 본 발명의 반사형 액정 표시 장치를 이용한 액정 표시부이다. 이 액정 표시 장치는 종래의 시계 표시부에 비하여 고세밀한 화소를 갖기 때문에, 텔레비전 화상 표시도 가능하게 할 수 있어, 손목 시계형 텔레비전을 실현할 수 있다.
도 16의 (c)는 워드 프로세서, 퍼스널 컴퓨터 등의 휴대형 정보 처리 장치를 도시하는 도면이다. (1200)은 정보 처리 장치를 나타내고, (1202)는 키보드 등의 입력부, (1206)은 본 발명의 액정 표시 장치를 이용한 표시부, (1204)는 정보 처리 장치 본체를 나타낸다. 각각의 전자기기는 전지에 의해 구동되는 전자기기이므로, 구동 전압이 낮은 IC화된 구동 회로로 하는 것에 의해, 전지 수명을 연장시킬 수 있다. 또한, 1 칩의 드라이버 IC화에 의해 부품점수가 대폭 줄어, 보다 경량화·소형화할 수 있다.
(변형예)
본 발명은 상술한 실시예에 한정되는 것이 아니라, 예컨대 이하와 같이 여러 가지의 변형이 가능하다.
(1) 도 14에 나타낸 전원 회로는 도 15의 (a)에 나타내는 바와 같이 변형할 수 있다. 도면에 있어서, 레귤레이터(23)로부터 출력되는 전압은 동일한 저항값을갖는 저항기(24, 25)에 의해서 분압되어, 양자의 접속점으로부터 전위 Vc가 출력된다. (26)은 OP 앰프로 이루어지는 전압 폴로워 회로(voltage follower circuit)이며, 이 전위 Vc를 안정하게 출력한다.
(2) 또한, 실시예 1∼실시예 3에 적용되는 전자기기의 전원 전압이 1.8 볼트인 경우에는, 도 15의 (b)에 나타내는 바와 같은 전원 회로를 이용하면 좋다. 이 도면에 있어서는, 동일 도면의 (a)의 전단에 2배 승압 회로(27)가 마련되어 있고, 미리 1.8 볼트가 3.6 볼트 정도로 승압된다. 그 이후의 구성은 동일 도면의 (a)와 마찬가지이다.
(3) 또한, 도 14 또는 도 15의 (a)에 나타내는 전원 회로의 전단에, 도 15의 (c)에 나타내는 회로를 마련하더라도 무방하다. 도면에 있어서, (28, 29)는 온/오프 상태가 상보적으로 설정되는 스위치이며, 2배 승압 회로(27)에 의해서 승압된 전압 또는 전압 Vcc 중 어느 한쪽이 선택된다. 여기서, 양 스위치(28, 29)에 대한 선택 신호는 전압 Vcc에 따라 점퍼(jumper)선 등에 의해서 부여하면 된다. 즉, 전압 Vcc가 3 볼트일 때에는 스위치(29)를 온 상태로 하고, 전압 Vcc가 1.8 볼트일 때에는 스위치(28)를 온 상태로 설정하면 된다. 이러한 구성에 따르면, 본체 장치가 공급 가능한 전원 전압에 관계없이 공통의 전원 회로를 이용할 수 있다.
(4) 상기 실시예 1에 있어서는, 선택 기간을 4회로 분산되어 있지만, 2h 기간씩 통합하여 2개로 분산되더라도 되고, 일본 특허 공개 평성 제 9-15556 호에 나타내는 바와 같은 분산 방법이라도 된다. 또한, 상기 각 실시예에서는 동시에 선택하는 라인수가 3 라인인 경우를 예로서 설명하고 있지만, 동시 선택 라인수는 2,4, 5, 6, 7, …과 같이 몇 개의 라인으로 해도 무방하다. 또한, 상기 실시예 1 및 실시예 2에서는, 구동하는 주사 전극수가 33인 경우를 설명했지만, 주사 전극수도 임의로 결정 가능한 것은 말할 필요도 없다.
(5) 또한, 상기 각 실시예에 있어서는, 전기 광학 장치에서 2진 표시(온 표시/오프 표시)를 실행하는 예를 설명했지만, 선택 기간에 신호 전극에 인가하는 전압 파형을 펄스폭 계조(PWM)한 경우나, 프레임 계조(FRC)한 경우 등의 계조 표시의 경우에도 마찬가지로 실현할 수 있다.
(6) 또한, 상기 각 실시예에 있어서는, 액정 패널의 액정으로서 반사형 STN 형을 예시해 왔지만, 액정은 이것에 한정되는 것이 아니라, 강유전형(ferroelectric liquid crystal)이나 반강유전형(antiferroelectirc liquid crystal) 등의 쌍안정성(bistable)을 갖는 액정이나, 고분자 분산형 액정이나, TN형 액정이나, 네마틱 액정 등, 여러 가지 이용할 수 있다. 또한, 액정 패널은 반사형을 예로 하여 설명했지만, 투과형 액정 패널에서도 본 발명을 이용할 수 있다.
(7) 또한, 상기 각 실시예에 있어서는, 액정 패널은 단순 매트릭스형 액정 패널을 예로서 설명하여 왔지만, 한쪽의 패널 기판 상에 화소 전극을 매트릭스 배치하고, 이것에 2 단자형 비선형 소자로 이루어지는 스위칭 소자를 접속하며, 주사 전극과 신호 전극 사이에 액정층과 2 단자형 스위칭 소자가 전기적으로 직렬 접속되는 액티브 매트릭스형 액정 패널로서 구성하여, 본 발명의 구동 방법을 이용하더라도 된다.
이상 설명한 바와 같이 본 발명에 의하면, 구동 전압을 낮게 억제하여, 구동 전압 레벨수를 더욱 줄이는 것이 가능하기 때문에, 액정 표시 장치의 전원 회로, 구동 회로, 액정 패널 등의 토털 소비 전력을 저감할 수 있고, 전원 회로나 구동 회로의 간략화도 가능하다. 이것에 의해, 표시 품질이 우수하고, 저소비 전력, 저비용, 공간 절약의 전자기기를 실현할 수 있다.

Claims (6)

  1. 각각에 소정 수의 액정 표시 소자가 배치된 복수의 주사 전극, 및 해당 복수의 주사 전극에 교차하고 각각이 상기 소정 수의 액정 표시 소자에 대응하는 소정 수의 신호 전극을 이용하여, 상기 각 액정 표시 소자에 해당 각 액정 표시 소자가 표시해야 할 계조를 표시시키는 액정 표시 소자의 구동 방법으로서,
    상기 복수의 주사 전극에 인가하는 전압을 규정하는 직교 함수에 의해 특정되는, 미리 정해진 3 종류의 전압 중 한 종류의 전압의 주사선을 3개의 주사 전극에 동시에 인가함으로써, 상기 3개의 주사 전극의 각각에 배치된 상기 소정수의 액정 표시 소자를 동시에 선택하는 단계와,
    상기 각 신호 전극에 상기 계조를 규정하는 표시 데이터에 의해 특정되는, 상기 3 종류의 전압 중 한 종류의 전압의 데이터 신호를 인가하는 단계를 포함하는 것
    을 특징으로 하는 액정 표시 소자의 구동 방법.
  2. 제 1 항에 있어서,
    상기 3 종류의 전압 중 최대 전압과 최소 전압은 서로 진폭이 동일하고, 극성이 상이한 것을 특징으로 하는 액정 표시 소자의 구동 방법.
  3. 청구항 1에 기재된 액정 표시 소자의 구동 방법을 이용하는 것을 특징으로 하는 전자기기.
  4. 복수의 주사 전극과 복수의 신호 전극이 서로 교차 배치되어 이루어지고, 해당 주사 전극을 동시에 선택하는 n개(단, n≥2)의 주사 전극마다 그룹으로 나누어, 이들 그룹 단위로 상기 주사 전극이 선택되는 액정 표시 장치에 있어서,
    동일한 그룹에 속하는 주사 전극에는 각각 소정 기간에서 서로 직교하도록 한 선택 신호가 동시에 인가되고, 구동 전위 레벨수가 3 레벨이고 또한 주사 전극에 인가하는 최대 전압 진폭과 신호 전극에 인가하는 최대 전압 진폭을 동일하게 하는 것을 특징으로 하는 액정 표시 장치.
  5. 복수의 주사 전극과 복수의 신호 전극이 서로 교차 배치되어 이루어지고, 해당 주사 전극을 동시에 선택하는 n개(단, n≥2)의 주사 전극마다 그룹으로 나누어, 이들 그룹 단위로 상기 주사 전극을 선택하는 액정 표시 장치의 구동 방법에 있어서,
    동일한 그룹에 속하는 주사 전극에는 각각 소정 기간에서 서로 직교하도록 한 선택 신호가 동시에 인가되고, 구동 전위 레벨수가 3 레벨이고 또한 주사 전극에 인가하는 최대 전압 진폭과 신호 전극에 인가하는 최대 전압 진폭을 동일하게 하는 것을 특징으로 하는 액정 표시 장치의 구동 방법.
  6. 복수의 주사 전극과 복수의 신호 전극이 서로 교차 배치되어 이루어지고, 해당 주사 전극을 동시에 선택하는 n개(단, n≥2)의 주사 전극마다 그룹으로 나누어, 이들 그룹 단위로 상기 주사 전극을 선택하는 액정 표시 장치를 구동하는 액정 표시 장치의 구동 회로에 있어서,
    동일한 그룹에 속하는 주사 전극에는 각각 소정 기간에서 서로 직교하도록 한 선택 신호를 동시에 인가하고, 구동 전위 레벨수가 3 레벨이고 또한 주사 전극에 인가하는 최대 전압 진폭과 신호 전극에 인가하는 최대 전압 진폭을 동일하게 하는 것을 특징으로 하는 액정 표시 장치의 구동 회로.
KR10-2002-0014418A 2001-03-19 2002-03-18 액정 표시 소자의 구동 방법, 전자기기, 액정 표시 장치,액정 표시 장치의 구동 방법 및 액정 표시 장치의 구동 회로 KR100424752B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001078898A JP3750548B2 (ja) 2001-03-19 2001-03-19 液晶表示装置、液晶表示装置の駆動方法、液晶表示装置の駆動回路および電子機器
JPJP-P-2001-00078898 2001-03-19

Publications (2)

Publication Number Publication Date
KR20020074403A KR20020074403A (ko) 2002-09-30
KR100424752B1 true KR100424752B1 (ko) 2004-03-30

Family

ID=18935440

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0014418A KR100424752B1 (ko) 2001-03-19 2002-03-18 액정 표시 소자의 구동 방법, 전자기기, 액정 표시 장치,액정 표시 장치의 구동 방법 및 액정 표시 장치의 구동 회로

Country Status (5)

Country Link
US (1) US20020145578A1 (ko)
JP (1) JP3750548B2 (ko)
KR (1) KR100424752B1 (ko)
CN (1) CN1183506C (ko)
TW (1) TW589606B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4425643B2 (ja) * 2003-02-10 2010-03-03 シャープ株式会社 液晶表示装置の評価装置および液晶表示装置ならびに液晶表示装置の評価方法
IL161903A0 (en) * 2003-07-17 2005-11-20 Gamida Cell Ltd Ex vivo progenitor and stem cell expansion for usein the treatment of disease of endodermally- deri ved organs
JP2008076433A (ja) * 2006-09-19 2008-04-03 Hitachi Displays Ltd 表示装置
JP4816686B2 (ja) * 2008-06-06 2011-11-16 ソニー株式会社 走査駆動回路
KR102518628B1 (ko) * 2018-01-08 2023-04-10 삼성디스플레이 주식회사 표시장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1581221A (en) * 1976-06-15 1980-12-10 Citizen Watch Co Ltd Matrix driving method for electro-optical display device

Also Published As

Publication number Publication date
JP3750548B2 (ja) 2006-03-01
CN1375811A (zh) 2002-10-23
TW589606B (en) 2004-06-01
JP2002278521A (ja) 2002-09-27
US20020145578A1 (en) 2002-10-10
KR20020074403A (ko) 2002-09-30
CN1183506C (zh) 2005-01-05

Similar Documents

Publication Publication Date Title
US6597119B2 (en) Method for driving an electro-optical device, driving circuit for driving an electro-optical device, electro-optical device, and electronic apparatus
US6496174B2 (en) Method of driving display device, display device and electronic apparatus
KR100381829B1 (ko) 전기 광학 장치 및 그것을 사용한 전자 기기 및 표시 구동집적 회로
US6633287B1 (en) Power supply circuit of an electro-optical device, driving circuit of an electro-optical device, method of driving an electro-optical device, electro-optical device, and electronic equipment
CN1417770B (zh) 胆甾醇型液晶板显示器及驱动器
JP3632637B2 (ja) 電気光学装置、その駆動方法、電気光学装置の駆動回路および電子機器
JP2007530999A (ja) 表示ユニット
US7489262B2 (en) Digital to analog converter having integrated level shifter and method for using same to drive display device
KR100424752B1 (ko) 액정 표시 소자의 구동 방법, 전자기기, 액정 표시 장치,액정 표시 장치의 구동 방법 및 액정 표시 장치의 구동 회로
US8194020B2 (en) Liquid crystal display device
US7084866B2 (en) Display driver apparatus, and electro-optical device and electronic equipment using the same
JPH11352464A (ja) 液晶表示装置および液晶パネル
JP2000235173A (ja) 電気光学装置の駆動方法、電気光学装置の駆動回路、電気光学装置及び電子機器
JP2007304521A (ja) 電気光学装置および電子機器
US20090059106A1 (en) Liquid crystal device, driving method of liquid crystal device, integrated circuit device for driving liquid crystal device, and electronic apparatus
JPH07281640A (ja) アクティブマトリクス型液晶ディスプレイの階調駆動方法及びアクティブマトリクス型液晶ディスプレイ
JP2003058134A (ja) 電気光学装置および電気光学物質の駆動方法、その駆動回路、ならびに電子機器および表示装置
Monte et al. Driving-scheme algorithms for intelligent energy-efficient high-voltage display drivers
JP4114674B2 (ja) 表示装置および電子機器
JP2005208261A (ja) 電気光学装置、その駆動回路および駆動方法、ならびに電子機器
JP2004004617A (ja) 電気光学装置の駆動方法、電気光学装置の駆動回路、電気光学装置及び電子機器
JP2019078979A (ja) 表示装置及び駆動方法
JP2002311906A (ja) アクティブマトリクス型表示装置
JP2005258177A (ja) 電気光学装置、電気光学装置の駆動回路、電気光学装置の駆動方法および電子機器
JPH1152333A (ja) 液晶素子の駆動方法及び液晶表示装置及び電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170221

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20180220

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee