KR100419427B1 - Method for adjusting frequency of voltage control oscillator in wireless communication system - Google Patents

Method for adjusting frequency of voltage control oscillator in wireless communication system Download PDF

Info

Publication number
KR100419427B1
KR100419427B1 KR1019960023327A KR19960023327A KR100419427B1 KR 100419427 B1 KR100419427 B1 KR 100419427B1 KR 1019960023327 A KR1019960023327 A KR 1019960023327A KR 19960023327 A KR19960023327 A KR 19960023327A KR 100419427 B1 KR100419427 B1 KR 100419427B1
Authority
KR
South Korea
Prior art keywords
frequency
signal
controlled oscillator
rising edge
rising
Prior art date
Application number
KR1019960023327A
Other languages
Korean (ko)
Other versions
KR980006978A (en
Inventor
오주석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019960023327A priority Critical patent/KR100419427B1/en
Publication of KR980006978A publication Critical patent/KR980006978A/en
Application granted granted Critical
Publication of KR100419427B1 publication Critical patent/KR100419427B1/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop

Abstract

PURPOSE: A method for adjusting a frequency of a voltage control oscillator in a wireless communication system is provided to efficiently control the frequency adjustment of a voltage control oscillator without instantaneous frequency jump of the voltage control oscillator. CONSTITUTION: In the case of demodulation, a waveform shaper(54) shapes waveform of a frequency of a VCOX(Voltage Controlled Crystal Oscillator)(12) into a square wave. The square wave is compared with a bit synchronization signal extracted from data received through a comparator(8) to calculate receipt delay and frequency deviation. A controller(100) generates a PWM(Pulse Width Modulation) signal for applying the PWM signal to an RC(Resistor and Capacitor) integrator(55). The RC integrator(55) converts the PWM signal into a direct current to supply the direct current to the VCOX(12). In the case of modulation, the waveform shaper(54) checks the frequency of the VCOX(12) all the time. If the frequency of the VCOX(12) changes, the controller(100) compensates the frequency of the VCOX(12) by generating a PWM signal as much as the change.

Description

무선통신시스템에서의 전압제어발진기의 주파수 조정 방법.A method of adjusting the frequency of a voltage controlled oscillator in a wireless communication system.

본 발명은 직접 변환 방식을 사용하는 무선 통신시스템에서 전압 제어 발진기의 주파수 조정을 효율적으로 제어할 수 있는 방법에 관한 것이다.The present invention relates to a method for efficiently controlling frequency adjustment of a voltage-controlled oscillator in a wireless communication system using a direct conversion method.

일반적으로 종래의 무선통신시스템은 제1도와 같이 구성되어 있다. 제1도를 참조하면, 송신시에 디지탈 데이타를 변조 할때 발생되는 잡음을 제거하기 의해 콘트롤러 10에 연결된 LPF(11)로 불요파 성분을 필터링하고 여파하고, 이 여파된 신호를 TX OSC(12)에 인가하여 정해진 주파수에서 변조한다. 수신시에는 BPF(4)를 통해 원하는 대역의 신호만을 여파하고, 미약해진 수신 신호를 LNA(5)에 의해 증폭하고, 중간주파수로 변환되는 영상 주파수를 제거하기 위해 BPF(6)를 사용한다. 상기 필터(6)에서 출력되는 신호는 믹서(7)에 인가되어 RX OSC(15)에서 발생된 국부발진신호와 혼합되어 중간 주파수로 변환된다. 이렇게 생성된 중간 주파수에서 RF 반송파를 제거하여 변조된 신호만을 복조한다. 복조된 신호를 기준레벨을 비교하는 비교기(8)로써 비교하여 기준 레벨보다 높으면 '1', 작으면 '0' 으로 만들어 디지탈 신호로 복구하는 것이다.Generally, a conventional wireless communication system is configured as shown in FIG. Referring to FIG. 1, the LPF 11 connected to the controller 10 filters and filters a noise component generated by modulating the digital data during transmission, and outputs the filtered signal to the TX OSC 12 ) To modulate at a predetermined frequency. At the time of reception, only the signal of the desired band is filtered through the BPF 4, the BPF 6 is used to amplify the weakened reception signal by the LNA 5 and remove the image frequency to be converted to the intermediate frequency. The signal output from the filter 6 is applied to the mixer 7 and mixed with the local oscillation signal generated in the RX OSC 15 to be converted to an intermediate frequency. The RF carrier is removed at the generated intermediate frequency to demodulate only the modulated signal. The comparator 8 compares the demodulated signal with a reference level. When the demodulated signal is higher than the reference level, the demodulated signal is set to '1'. If the demodulated signal is smaller than '0', the digital signal is recovered.

제1도와 같은 무선통신 시스템에서, 기존의 변환 방식을 사용했을때에는 중간 주파수 처리 회로가 필요하게 되어 코스트가 증가되는 문제가 발생된다. 또한, 장애물이 많은 곳에서는 페이딩(fading)에 의한 수신 신호의 중심 주파수 편이를 보정할 수 가 없으며, 오픈 루프변조시 PLL의 쇼트 다운모드(Shot Down Mode)를 이용하여 위상 검출기를 삼상태로 만들경우, 이 때 전압 제어 발진기의 순간적인 주파수 점프가 발생되는 문제가 있다.In the wireless communication system according to the first aspect, when an existing conversion method is used, an intermediate frequency processing circuit is required, which causes a problem that the cost is increased. In addition, the center frequency shift of the received signal due to fading can not be corrected in a place where there are many obstacles. In the open loop modulation, the phase detector is made tri-state by using the PLL's Shot Down Mode There is a problem that instantaneous frequency jump of the voltage-controlled oscillator occurs at this time.

따라서, 본 발명의 목적은 직접 변환 방식을 사용하는 무선 통신시스템에서 전압 제어 발진기의 주파수 조정을 효율적으로 제어할 수 있는 방법을 제공함에 있다.SUMMARY OF THE INVENTION Accordingly, it is an object of the present invention to provide a method of efficiently controlling frequency control of a voltage-controlled oscillator in a wireless communication system using direct conversion.

본 발명의 다른 목적은 종래의 주파수변환 방식에서 문제가 되었던 전압 제어 발진기의 순간적인 주파수 점프문제를 해결할 수 있는 방법을 제공함에 있다.It is another object of the present invention to provide a method for solving the instantaneous frequency jumping problem of a voltage controlled oscillator which has been a problem in the conventional frequency conversion method.

상기한 목적을 달성하기 위한 본 발명은, 복조시에 전압제어 발진기의 출력 주파수를 파형 정형한 신호와 수신된 데이타로부터 추출한 비트 동기신호를 서로 비교하여 수신 딜레이 및 주파수 편이량을 계산한 후 그에 따른 펄스폭 변조신호를 생성하여 이를 적분기를 통해 상기 전압 제어 발진기에 제공함에 의해 상기 출력주파수를 가변시킴을 특징으로 한다. 이에 따라 반송파 출력 주파수가 변화되면 페이딩에 기인하 반송파 편이의 보정이 이루어져 복조동작의 신뢰성이 개선된다.In order to achieve the above-mentioned object, the present invention is characterized in that a reception delay and a frequency shift amount are calculated by comparing a waveform-shaped signal of the output frequency of a voltage-controlled oscillator during demodulation and a bit synchronous signal extracted from received data, And the output frequency is varied by generating a pulse width modulation signal and providing it to the voltage controlled oscillator through an integrator. Accordingly, when the carrier output frequency is changed, the carrier deviation is corrected based on the fading, thereby improving the reliability of the demodulation operation.

이하 본 발명을 첨부도면을 참조하여 설명한다. 제2도를 참조하면, 본 발명의 중요한 부분의 구성은 복조시 VCXO(12)의 주파수를 파형 정형기(54)로써 파형정형하여 구형파로 만든 후, 이를 비교기 8를 통해 수신되는 데이타로부터 추출한 비트 동기 신호와 비교하여 수신 딜레이 및 주파수 편이량등을 계산한다. 그리고, 그 차이만큼의 PWM 신호를 콘트롤러 100가 발생하여 RC 적분기(55)로 인가한다. 적분기(55)는 이를 직류전류로 변환하여 VCXO(12)에 제공한다. 이에 따라, 전압제어 발진기(12)의 출력 주파수는 변화된다 그리고, 변조시에는 오픈 루프 변조를 걸때 항시 VCXO(12)의 주파수를 파형 정형기(54)를 통하여 체크하여 변동이 발생하면 그 변동량 만큼의 PWM 신호를 발생하여 VCXO 주파수를 보정하게 된다.Hereinafter, the present invention will be described with reference to the accompanying drawings. Referring to FIG. 2, an important part of the present invention is that the frequency of the VCXO 12 during demodulation is waveform-shaped by the waveform shaping unit 54 into a square wave, And compares the reception delay and the frequency shift amount with the signal. Then, the controller 100 generates the PWM signal corresponding to the difference, and applies the generated PWM signal to the RC integrator 55. The integrator 55 converts the DC current into a DC current and supplies it to the VCXO 12. Accordingly, the output frequency of the voltage-controlled oscillator 12 is changed. When the modulation is performed, the frequency of the VCXO 12 is always checked through the waveform shaping unit 54 when the open loop modulation is performed. PWM signal is generated to correct the VCXO frequency.

제2도의 콘트롤러 100는 상기한 동작을 수행하기 위해 제3도에 도시된 플로우를 프로그램에 의해 수행한다. 따라서, 콘트롤러(100)의 내부 프로그램 영역에는 PWM 신호 발생 루틴이 종래에 비해 추가되며, 파형정형된 구형파의 라이징 에지와 수신되는 RX DATA로부터 추출된 BIT 동기 신호의 라이징 에지를 서로 비교하기 위하여 외부신호의 수신 포트 및 라이징 검출 레지스터와 인터럽트를 가지고 있다.The controller 100 of FIG. 2 performs the flow shown in FIG. 3 by a program to perform the above-described operation. Therefore, in order to compare the rising edge of the BIT synchronous signal extracted from the received RX DATA and the rising edge of the waveform-shaped square wave, the PWM signal generating routine is added to the internal program area of the controller 100, And a rising detection register and an interrupt.

제3도를 참조하면, 제300-315단계가 나타나 있다. 일반적으로, 수신되는 데이타를 직접 복조할 경우에 수신되는 주파수와 위상동기 루프(PLL)를 통해 인가되는 주파수가 일치되어야만 복조가 대개 이루어진다. 그런데, 페이딩등의 장애에 기인하여 주파수 드리프트 현상이 발생하는 경우에 두 주파수는 일치되지 않는다. 따라서, 본 발명에서는 이러한 경우에도 수신된 데이타의 복조가 가능하게 하도록 하기 위해 수신 데이타로부터 추출된 BIT 동기신호와 VCXO 주파수의 파형 정형된 구형파 신호 사이의 차이를 복조시에 먼저 계산하여 PWM 신호를 발생시킨다. 이 발생된 PWM 신호는 RC 적분기(55)를 통하여 DC로 변환되고, 이에 따라 VCXO의 출력 주파수가 이동되어 서로의 주파수가 일치되는 것이다.Referring to FIG. 3, steps 300-315 are shown. In general, demodulation is usually performed only when the received frequency is directly matched to the frequency applied through the PLL when the received data is directly demodulated. However, when a frequency drift phenomenon occurs due to a fault such as fading, the two frequencies do not coincide with each other. Therefore, in order to enable the demodulation of the received data, the present invention first calculates the difference between the BIT synchronous signal extracted from the received data and the square-shaped waveform signal of the VCXO frequency at the time of demodulation to generate a PWM signal . The generated PWM signal is converted to DC through the RC integrator 55, and the output frequency of the VCXO is shifted to match the frequencies of the PWM signals.

또한, 일반적으로, 직접 변조시 PLL을 사용하여 주파수를 설정하는 경우 PLL의 고유 특성상 FSK 변조가 걸리면 중심 주파수가 변동된다. 따라서, PLL은 VCXO 주파수 신호와 변동된 주파수를 비교하여 이를 보정하기 위한 신호를 출력한다. 상기 신호에 따라 출력주파수는 원래의 설정된 주파수에 추종되므로 원하는 송신 데이타를 제대로 변조할 수 없다. 이의 해결 방법으로서, 오픈 루프 변조 방법이 개시되어 있으나 PLL의 위상 검출기를 오픈 시키는 경우 주파수가 갑자기 도약하는 현상이 발생되었다. 이러한 문제의 해결을 위해, 본 발명에서는 오픈 루프변조시 콘트롤러 (100)로 하여금 항상 VCXO 의 출력주파수를 파형 정형기 (54)를 통해 모니터링하게 하여 변동시 VCXO의 주파수를 변화시킨다. 이에 따라, 변조시에 반송파의 주파수를 정확히 제어 및 유지할 수 있다.In general, when the frequency is set by using the PLL during direct modulation, the center frequency changes when the FSK modulation is applied due to the intrinsic characteristics of the PLL. Therefore, the PLL compares the VCXO frequency signal with the changed frequency and outputs a signal for correcting the compared frequency. According to the signal, the output frequency follows the original set frequency, so that desired transmission data can not be properly modulated. As a solution to this problem, an open loop modulation method has been disclosed, but when the phase detector of the PLL is opened, the frequency suddenly jumps. In order to solve such a problem, in the present invention, the controller 100 monitors the output frequency of the VCXO through the waveform shaping unit 54 during the open loop modulation, thereby changing the frequency of the VCXO upon fluctuation. Thus, the frequency of the carrier wave can be accurately controlled and maintained at the time of modulation.

제3도를 참조하면, 콘트롤러(100)는 인터럽트 루틴이 시작되면, 제301단계에서, 수신되는 데이타로부터 추출된 비트 동기 신호의 라이징에지를 체크하고, 인터럽트 사항을 기록하고 있는 레지스터의 내용을 리드한다. 제302단계에서, BIT 동기 신호와 구형파의 라이징 에지 검출이 동시에 일어나는 가를 체크한다. 만약, 동시에 일어나면 수신 주파수와 PLL 주파수가 일치되었다는 것을 의미하므로 PWM 신호를 발생할 필요가 없다. 따라서, 이 경우에는 제300-304단계가 진행된다.Referring to FIG. 3, when the interrupt routine is started, the controller 100 checks the rising edge of the bit synchronous signal extracted from the received data in step 301, and reads the contents of the register in which the interrupt is recorded, do. In step 302, it is checked whether or not the rising edge detection of the BIT synchronization signal and the rectangular wave occur simultaneously. If it happens at the same time, it means that the receiving frequency and the PLL frequency are matched, so it is not necessary to generate the PWM signal. Therefore, in this case, steps 300-304 are performed.

제302단계에서 서로의 주파수가 일치하지 않았다면, 제305단계에서 구형파의라이징 에지 검출이 발생하였는지를 체크한다. 발생하였다면, 제306단계를 수행 후, 현재 상태가 수신동작모드인가를 제307단계에서 조사하여 수신모드이면, 제309단계를 수행한다. 제309단계는 PWM 신호를 발생 하는 포트를 세트하고 펄스폭 변조 신호를 출력하는 단계이다. 제307단계에서, 수신모드가 아니면 인터럽트 루틴을 빠져 나간다. 한편, 제305단계에서 구형파의 라이징 에지가 검출되지 않았다면, 제311단계를 수행하여 비트 동기 신호의 라이징 에지가 검출되었는 가를 체크한다. 제311단계에서 검출되었으면 제313단계를 수행 후 제314단계를 진행한다. 제314단계는 PWM 신호 발생 포트를 클리어하여 신호발생을 정지시키는 단계이다.If the frequencies do not coincide with each other in step 302, it is checked in step 305 whether raising edge detection of a square wave has occurred. If it is determined in operation 307 that the current state is the reception operation mode after operation 306, operation 309 is performed. Step 309 is a step of setting a port for generating a PWM signal and outputting a pulse width modulation signal. In step 307, if it is not the reception mode, the interrupt routine is exited. If the rising edge of the square wave is not detected in step 305, step 311 is performed to check if a rising edge of the bit synchronous signal is detected. If it is detected in operation 311, operation 313 is performed, and operation 314 is performed. Step 314 is a step of clearing the PWM signal generating port to stop signal generation.

따라서, 본 발명은 직접 변환 방식을 사용하는 무선 통신시스템에서 전압 제어 발진기의 주파수 조정을 효율적으로 제어할 수 있는 효과가 있으며, 종래의 주파수변환 방식에서 문제가 되었던 전압 제어 발진기의 순간적인 주파수 점프문제를 해결할 수 있는 이점이 있다. 또한, 직접 변환을 함으로써 중간 주파수단의 개별 소자들이 제거되어 부품수를 감소시켜 생산 코스트를 저감할수 있으며, 변/복조시에 주파수를 능동적으로 조절할수 있으므로 송/수신기의 성능을 향상 시킬 수 있는 부가적인 효과가 있다.Therefore, it is an object of the present invention to efficiently control the frequency control of a voltage-controlled oscillator in a wireless communication system using a direct conversion system, and to solve the problem of an instantaneous frequency jump of a voltage-controlled oscillator Can be solved. In addition, by direct conversion, the individual elements at the intermediate frequency stages are eliminated, thereby reducing the number of parts, thereby reducing the production cost. Further, since the frequency can be actively adjusted at the time of demodulation / demodulation, There is an effect.

제1도는 종래의 무선통신시스템의 블럭도1 is a block diagram of a conventional wireless communication system

제2도는 본 발명에 적용되는 무선통신시스템의 블럭도2 is a block diagram of a wireless communication system according to the present invention;

제3도는 본 발명에 따른 주파수 조정의 제어 흐름도.FIG. 3 is a control flowchart of frequency adjustment according to the present invention; FIG.

Claims (2)

전압 제어 발진기의 출력 주파수를 파형 정형기를 통한 구형파로 입력받아 모니터링하는 무선통신 시스템내의 상기 전압제어 발진기에 대한 주파수 조정 방법에 있어서,A frequency adjusting method for a voltage-controlled oscillator in a wireless communication system that receives and monitors an output frequency of a voltage-controlled oscillator as a square wave through a waveform shaping device, 상기 무선통신 시스템에 수신되는 데이터로부터 추출된 비트 동기신호의 라이징 에지를 체크하고, 인터럽트 사항을 기록하는 레지스터의 내용을 읽는 과정과,Checking a rising edge of a bit synchronous signal extracted from data received in the wireless communication system and reading the contents of a register for recording an interrupt, 상기 체크된 비트 동기 신호와 상기 구형파의 라이징 에지가 일치하면 라이징 검출 레지스터를 모두 클리어하고, 상기 체크된 비트 동기 신호와 상기 구형파의 라이징 에지가 일치하지 않으면 구형파의 라이징 에지가 검출되었는지 여부를 확인하는 과정과,If the checked bit synchronizing signal and the rising edge of the square wave coincide with each other, all the rising detecting registers are cleared. If the checked bit synchronizing signal does not match the rising edge of the rectangular wave, whether a rising edge of the rectangular wave is detected Process, 상기 확인 결과, 구형파의 라이징 에지가 검출되면, 상기 구형파에 대한 라이징 검출 레지스터를 클리어하고, 수신 동작 모드인지를 조사하여 PWM(Pulse Width Modulation) 신호를 출력하는 과정과,A step of clearing a rising detection register for the rectangular wave when a rising edge of a rectangular wave is detected and outputting a pulse width modulation (PWM) signal by checking whether or not the rising operation register is in a reception operation mode; 상기 확인 결과, 구형파의 라이징 에지가 검출되지 않으면, 상기 비트 동기 신호의 라이징 검출 여부에 따라, 상기 비트 동기 신호의 라이징 검출 레지스터를 클리어하고 PWM 신호 포트를 클리어하여 신호 발생을 정지하는 과정을 포함하는 전압제어 발진기에 대한 주파수 조정 방법.And clearing the rising detection register of the bit synchronous signal and clearing the PWM signal port and stopping signal generation according to whether or not the rising edge of the bit synchronous signal is detected if the rising edge of the square wave is not detected as a result of the checking Frequency adjustment method for a voltage controlled oscillator. 제 1 항에 있어서,The method according to claim 1, 상기 발생된 PWM 신호를 적분기를 통해 직류로 변환하여 상기 전압제어 발진기에 입력함으로써 상기 전압제어 발진기의 출력 주파수를 변화시켜, 상기 비트 동기 신호의 주파수와 상기 출력 주파수를 일치되도록 하는 과정을 더 포함하는 전압제어 발진기에 대한 주파수 조정 방법.Converting the generated PWM signal to DC through an integrator and inputting the converted PWM signal to the voltage controlled oscillator to change the output frequency of the voltage controlled oscillator to match the frequency of the bit synchronous signal with the output frequency Frequency adjustment method for a voltage controlled oscillator.
KR1019960023327A 1996-06-24 1996-06-24 Method for adjusting frequency of voltage control oscillator in wireless communication system KR100419427B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960023327A KR100419427B1 (en) 1996-06-24 1996-06-24 Method for adjusting frequency of voltage control oscillator in wireless communication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960023327A KR100419427B1 (en) 1996-06-24 1996-06-24 Method for adjusting frequency of voltage control oscillator in wireless communication system

Publications (2)

Publication Number Publication Date
KR980006978A KR980006978A (en) 1998-03-30
KR100419427B1 true KR100419427B1 (en) 2004-05-31

Family

ID=37323337

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960023327A KR100419427B1 (en) 1996-06-24 1996-06-24 Method for adjusting frequency of voltage control oscillator in wireless communication system

Country Status (1)

Country Link
KR (1) KR100419427B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100597867B1 (en) * 1999-07-23 2006-07-06 에스케이 텔레콤주식회사 Receiver in mobile communication
KR100871987B1 (en) 2007-04-09 2008-12-05 한국과학기술원 Circuit and Method of calibrating an oscillation signal by using wireless antenna.

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4921467A (en) * 1987-06-02 1990-05-01 Multitone Electronics Plc Local oscillators for radio receivers
EP0394064A2 (en) * 1989-04-20 1990-10-24 Nec Corporation Direct conversion receiver with dithering local carrier frequency for detecting transmitted carrier frequency
JPH0548659A (en) * 1991-08-08 1993-02-26 Matsushita Electric Ind Co Ltd Fsk signal receiver
JPH06318959A (en) * 1993-05-06 1994-11-15 Nippondenso Co Ltd Phase synchronizing device
EP0647016A1 (en) * 1993-09-30 1995-04-05 Plessey Semiconductors Limited Direct conversion receivers
JPH08107428A (en) * 1994-10-04 1996-04-23 Matsushita Electric Ind Co Ltd Automatic frequency controller

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4921467A (en) * 1987-06-02 1990-05-01 Multitone Electronics Plc Local oscillators for radio receivers
EP0394064A2 (en) * 1989-04-20 1990-10-24 Nec Corporation Direct conversion receiver with dithering local carrier frequency for detecting transmitted carrier frequency
JPH0548659A (en) * 1991-08-08 1993-02-26 Matsushita Electric Ind Co Ltd Fsk signal receiver
JPH06318959A (en) * 1993-05-06 1994-11-15 Nippondenso Co Ltd Phase synchronizing device
EP0647016A1 (en) * 1993-09-30 1995-04-05 Plessey Semiconductors Limited Direct conversion receivers
JPH08107428A (en) * 1994-10-04 1996-04-23 Matsushita Electric Ind Co Ltd Automatic frequency controller

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100597867B1 (en) * 1999-07-23 2006-07-06 에스케이 텔레콤주식회사 Receiver in mobile communication
KR100871987B1 (en) 2007-04-09 2008-12-05 한국과학기술원 Circuit and Method of calibrating an oscillation signal by using wireless antenna.

Also Published As

Publication number Publication date
KR980006978A (en) 1998-03-30

Similar Documents

Publication Publication Date Title
US6498670B2 (en) Optical receiving apparatus and method
KR100674955B1 (en) Clock recovery apparatus and method for adjusting phase offset according to data frequency
US4993048A (en) Self-clocking system
KR100419427B1 (en) Method for adjusting frequency of voltage control oscillator in wireless communication system
JP3037352B2 (en) Satellite radio receiver
EP1006660B1 (en) Clock reproduction and identification apparatus
JP2002141959A (en) Ssb wireless communication system and wireless unit
US4130839A (en) Circuitry for a facsimile receiver for regeneration of carrier for an amplitude modulated suppressed carrier signal
JP2801171B2 (en) Clock signal synchronization circuit
GB2197554A (en) FM multiplex broadcast receiver
JPH04271634A (en) Interface circuit and phase locked loop used therefor
JP3696636B2 (en) Receiver
JP3677980B2 (en) Receiver
JP6217915B2 (en) Oscillator, transmitter and receiver
JP2000101554A (en) Sampling clock reproducing circuit
JPS62216535A (en) Auxiliary signal transmission circuit
JP3134530B2 (en) FSK receiver
US6201447B1 (en) Phase synchronization circuit with units for setting sweep frequency and control voltage
JPH05244212A (en) Demodulator
JPH10276111A (en) Aft device
JPH01318410A (en) Frequency modulator
JPS61113345A (en) Fsk modulation circuit
JPH04271636A (en) Interface circuit and phase locked loop used therefor
JPH05327798A (en) Frequency modulating circuit
JPH01160239A (en) Carrier lock detection circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070115

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee