JPH01318410A - Frequency modulator - Google Patents

Frequency modulator

Info

Publication number
JPH01318410A
JPH01318410A JP15183188A JP15183188A JPH01318410A JP H01318410 A JPH01318410 A JP H01318410A JP 15183188 A JP15183188 A JP 15183188A JP 15183188 A JP15183188 A JP 15183188A JP H01318410 A JPH01318410 A JP H01318410A
Authority
JP
Japan
Prior art keywords
serial data
data signal
signal
phase
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP15183188A
Other languages
Japanese (ja)
Other versions
JPH0691373B2 (en
Inventor
Toshiyuki Owaki
大脇 俊幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NIPPON DENKI MUSEN DENSHI KK
Original Assignee
NIPPON DENKI MUSEN DENSHI KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NIPPON DENKI MUSEN DENSHI KK filed Critical NIPPON DENKI MUSEN DENSHI KK
Priority to JP15183188A priority Critical patent/JPH0691373B2/en
Publication of JPH01318410A publication Critical patent/JPH01318410A/en
Publication of JPH0691373B2 publication Critical patent/JPH0691373B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

PURPOSE:To prevent the generation of undesired radiation during the working of a frequency converter by preparing a synchronism detector to detect the phase step-out of a phase synchronizing circuit and outputting a serial data signal to a variable divider via a serial data signal generated only when the step-out is detected. CONSTITUTION:A synchronism detector 8 is set between a phase comparator 4 and a serial data signal generator 7. In this case, the detector 8 consists of an AM wave detector which is generally used. In case the error signal of a phase comparator 4 fluctuates due to the step-out, the negative voltage is taken out after the rectification carried out by a wave detecting circuit 13 consisting of the capacitors C1 and C2, a diode D1 and the resistances R1 and R2. Then the signal is outputted to the generator 7 via a buffer amplifier 12 only in a step-out state. Meanwhile the serial data signal is surely produced and then stopped after the step-out state. Thus it is possible to exclude the disturbance signal mixed into the input signal and to prevent the undesired radiation.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は周波数変調器に関し、特に周波数を可変制御す
るシンセサイザー型の周波数変調器に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a frequency modulator, and more particularly to a synthesizer type frequency modulator that variably controls frequency.

(従来の技術〕 従来からシンセサイザー型の周波数変調器は、発振周波
数を容易に可変出来ることから無線通信機等に多用され
ている。この場合、発振周波数の変更は、その発振周波
数即ち電圧制御発振器における基準周波数を変えるので
はなく、位相同期回路内の分周器の分周比を外部からの
シリアルデータによって変化させるのが一般的である。
(Prior Art) Conventionally, synthesizer-type frequency modulators have been widely used in wireless communication equipment because the oscillation frequency can be easily varied. Instead of changing the reference frequency in the phase-locked circuit, it is common to change the frequency division ratio of the frequency divider in the phase-locked circuit using external serial data.

第3図は、従来の周波数シンセサイザ型の周波数変調器
の一例のブロック回路図である。図において、1は変調
入力端子、2は電圧制御発振器(VCO)、3は可変分
周器、4は位相比較器、5は基準信号発生器、6は低減
ろ波器、7はシリアルデータ信号発生器である。
FIG. 3 is a block circuit diagram of an example of a conventional frequency synthesizer type frequency modulator. In the figure, 1 is a modulation input terminal, 2 is a voltage controlled oscillator (VCO), 3 is a variable frequency divider, 4 is a phase comparator, 5 is a reference signal generator, 6 is a reduction filter, and 7 is a serial data signal. It is a generator.

この構成では、この可変分周器3における分周比は、シ
リアルデータ信号発生器7より送出される分周比データ
信号即ちシリアルデータ信号により決定される。そして
、位相比較器4は、可変分周器3によって電圧制御発振
器2の出力周波数を17Hに分周した周波数信号と、基
準信号発振器5から出力される基準周波数信号との位相
差を検出する。これにより得られた位相誤差電圧をルー
プ安定化のために設けられた低減ろ波器6を通して電圧
制御発振器2に印加し、その発振周波数を制御する。こ
の結果、位相が同期した状態では基準信号周波数のN倍
でかつ安定度が基準周波数と同等の信号が電圧制御発振
器2より出力される。
In this configuration, the frequency division ratio in the variable frequency divider 3 is determined by the frequency division ratio data signal, that is, the serial data signal sent from the serial data signal generator 7. Then, the phase comparator 4 detects the phase difference between the frequency signal obtained by dividing the output frequency of the voltage controlled oscillator 2 into 17H by the variable frequency divider 3 and the reference frequency signal output from the reference signal oscillator 5. The phase error voltage thus obtained is applied to the voltage controlled oscillator 2 through a reduction filter 6 provided for loop stabilization to control its oscillation frequency. As a result, in a state in which the phases are synchronized, the voltage controlled oscillator 2 outputs a signal that is N times the reference signal frequency and has the same stability as the reference frequency.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上述した従来の周波数変調器では、可変分周器3に対し
てシリアルデータ信号発生器7からシリアルデータ信号
が送出されて一度分周比を決定した後は、特に発振周波
数の変更を要さない限り、その動作中においては同一の
シリアルデータが繰り返し可変分周器3に加え続けられ
ている。ところが、この種のシリアルデータ信号は矩形
波のロジック信号で構成されているため、その信号には
高周波成分も数多く含まれており、変調ループ内にその
雑音が妨害信号として混入し、変調信号として電圧制御
発振器2に変調をかけて不要な輻射を発生させるという
問題がある。
In the conventional frequency modulator described above, once the serial data signal is sent from the serial data signal generator 7 to the variable frequency divider 3 and the frequency division ratio is determined, there is no need to change the oscillation frequency. As far as possible, the same serial data continues to be repeatedly applied to the variable frequency divider 3 during its operation. However, since this type of serial data signal is composed of a rectangular wave logic signal, the signal also contains many high frequency components, and the noise enters the modulation loop as an interference signal, causing the modulation signal to be distorted. There is a problem in that the voltage controlled oscillator 2 is modulated and unnecessary radiation is generated.

本発明は不要な輻射の発生を防止した周波数変調器を提
供することを目的としている。
An object of the present invention is to provide a frequency modulator that prevents generation of unnecessary radiation.

〔課題を解決するための手段〕[Means to solve the problem]

本発明の周波数変調器は、位相同期回路で構成される周
波数変調器に、該位相同期回路における位相同期外れを
検出し、この位相同期外れを検出したときにのみシリア
ルデータ信号発生器からシリアルデータ信号を可変分周
器に出力させる同期検出器を備えた構成としている。
The frequency modulator of the present invention detects phase synchronization in the phase synchronization circuit, and outputs serial data from a serial data signal generator only when this phase synchronization is detected. The configuration includes a synchronous detector that outputs a signal to a variable frequency divider.

〔作用〕[Effect]

上述した構成では、位相同期外れが生じているときにの
みシリアルデータ信号発生器から可変分周器にシリアル
データ信号が出力されるので、同期時にはシリアルデー
タ信号の出方は停止され、シリアルデータ信号が原因と
される動作中における不要な輻射の発生が抑制できる。
In the above configuration, the serial data signal is output from the serial data signal generator to the variable frequency divider only when phase synchronization is lost, so the output of the serial data signal is stopped during synchronization, and the serial data signal is Unnecessary radiation during operation caused by radiation can be suppressed.

〔実施例〕〔Example〕

次に、本発明を図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.

第1図は本発明の一実施例のブロック回路図であり、第
3図と同一の部分には同一符号を付しである。即ち、図
において、1は変調入力端子、2は電圧制御発振器(V
CO)、3は可変分周器、4は位相比較器、5は基準信
号発生器、6は低減ろ波器、7はシリアルデータ信号発
生器であり、これらで位相同期回路(PLL)構成の周
波数シンセサイザを構成している。
FIG. 1 is a block circuit diagram of an embodiment of the present invention, and the same parts as in FIG. 3 are given the same reference numerals. That is, in the figure, 1 is the modulation input terminal, 2 is the voltage controlled oscillator (V
CO), 3 is a variable frequency divider, 4 is a phase comparator, 5 is a reference signal generator, 6 is a reduction filter, and 7 is a serial data signal generator, which constitute a phase locked loop (PLL). It constitutes a frequency synthesizer.

そして、この構成では、前記シリアルデータ信号発生器
7は外部から動作の制御、即ちシリアルデータ信号の送
出/停止等の制御を行うことができるように構成し、か
つ前記位相比較器4の出力とシリアルデータ信号発生器
7との間に同期検出器8を介挿している。
In this configuration, the serial data signal generator 7 is configured so that its operation can be controlled from the outside, that is, the sending/stopping of the serial data signal can be controlled, and the output of the phase comparator 4 and A synchronization detector 8 is inserted between the serial data signal generator 7 and the serial data signal generator 7.

この同期検出器8は、電源投入時や分周比変更等により
位相同期回路が同期外れの状態にあるときはこの同期外
れ状態を検出し、シリアルデータ信号発生器7を起動し
てシリアルデータ信号即ち分周比データ信号を出力させ
、可変分周器3に分周比データ信号を連続的に入力する
。一方、位相同期回路が同期状態に至ると、同期検出器
8は動作を停止し、シリアルデータ信号発生器7を制御
して分周比データ信号の送出を停止させる。
When the phase synchronization circuit is out of synchronization due to turning on the power or changing the division ratio, the synchronization detector 8 detects this out of synchronization state and starts the serial data signal generator 7 to generate a serial data signal. That is, the frequency division ratio data signal is outputted, and the frequency division ratio data signal is continuously inputted to the variable frequency divider 3. On the other hand, when the phase synchronization circuit reaches a synchronized state, the synchronization detector 8 stops operating and controls the serial data signal generator 7 to stop sending out the frequency division ratio data signal.

なお、この分周比データ信号の送出が停止される場合で
も、時可変分周器3はシリアルデータ信号発生器7の出
力信号が送出停止する直前の分周比データを内部にラッ
チしており、それ以降分周比データ信号が供給されなく
ても不都合はなく同期状態を保持できる。
Note that even when the transmission of this frequency division ratio data signal is stopped, the time variable frequency divider 3 internally latches the frequency division ratio data immediately before the output signal of the serial data signal generator 7 stops being transmitted. , even if the frequency division ratio data signal is not supplied thereafter, there is no problem and the synchronized state can be maintained.

第2図は第1図の具体的構成を示す回路図である。同期
検出器8は一般に用いられるAM検波器で構成してあり
、位相比較器4の誤差信号が同期外れにより変動した場
合は、コンデンサCI+C2゜ダイオードD+、抵抗R
,,R,で構成される検波回路13で整流して負の電圧
を取り出し、緩衝増幅器12を通して、同期外れを起こ
している間のみシリアルデータ信号発生器7に信号を出
力する。
FIG. 2 is a circuit diagram showing a specific configuration of FIG. 1. The synchronization detector 8 is composed of a commonly used AM detector, and when the error signal of the phase comparator 4 fluctuates due to loss of synchronization, the capacitor CI+C2, the diode D+, and the resistor R
.

シリアルデータ信号発生器7は、シリアルデータ信号の
基となるクロック発振器10と、その発振器を制御する
クロック制御器11と、シリアルデータ生成器9とで構
成される。このシリアルデータ生成器9は、クロック発
振器10の出力を基にしてシリアルデータ信号a及びシ
リアルデータの最終ビットが送られた後に送出するタイ
ミング識別用のストローブ信号すとを出力する。また、
クロック発振器10からは、シリアルデータ取込みのた
めのクロック信号Cを出力する。
The serial data signal generator 7 includes a clock oscillator 10 that is the basis of a serial data signal, a clock controller 11 that controls the oscillator, and a serial data generator 9. The serial data generator 9 outputs a serial data signal a and a strobe signal for timing identification to be sent after the last bit of serial data is sent based on the output of the clock oscillator 10. Also,
The clock oscillator 10 outputs a clock signal C for taking in serial data.

そして、可変分周器3は前記シリアルデータaをクロッ
ク信号Cのタイミングで順次取込み、ストローブ信号す
によって分周比を固定する動作を行っている。したがっ
て、位相同期回路が同期状態となり同期検出器8からの
制御信号が停止してシリアルデータ信号発生回路7の動
作が停止した場合は、可変分周器3は分周比が固定され
た状態とされているため、シリアルデータ信号が途中で
途切れても動作上問題は起きない。
The variable frequency divider 3 sequentially takes in the serial data a at the timing of the clock signal C, and performs an operation of fixing the frequency division ratio using the strobe signal. Therefore, when the phase synchronized circuit enters a synchronized state and the control signal from the synchronization detector 8 stops and the operation of the serial data signal generation circuit 7 stops, the variable frequency divider 3 assumes that the division ratio is fixed. Therefore, even if the serial data signal is interrupted midway, no operational problems will occur.

以上の作用により、不要輻射の原因となるシリアルデー
タ信号は電源投入時や分周比変更等、同期外れを生じた
場合のみ送出され、通常の運用時では停止している条件
を作り出しているため、シリアルデータ信号による妨害
信号の発生は抑制されることになる。
As a result of the above effects, the serial data signal that causes unnecessary radiation is sent only when the power is turned on or when the frequency division ratio is changed, etc., and when synchronization occurs, creating a condition where it is stopped during normal operation. , generation of interference signals due to serial data signals is suppressed.

[発明の効果〕 以上説明したように本発明は、位相同期回路における位
相同期外れを検出し、この位相同期外れを検出したとき
にのみシリアルデータ信号発生器からシリアルデータ信
号を可変分周器に出力させる同期検出器を備えているの
で、位相同期が外れている間は確実にシリアルデータ信
号を発生させ、同期状態に入った後にはシリアルデータ
信号を停止させることができ、入力信号に混入される妨
害信号を排除して不要輻射を防止する効果がある。
[Effects of the Invention] As explained above, the present invention detects phase synchronization loss in a phase synchronization circuit, and only when this phase synchronization loss is detected, transmits the serial data signal from the serial data signal generator to the variable frequency divider. Since it is equipped with a synchronization detector for output, it is possible to reliably generate a serial data signal while the phase is out of synchronization, and to stop the serial data signal after entering the synchronization state, preventing it from being mixed into the input signal. This has the effect of eliminating unwanted interference signals and preventing unnecessary radiation.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の周波数変調器の一実施例のブロック回
路図、第2図は第1図の具体的な回路図、第3図は従来
の周波数変調器のブロック回路図である。 1・・・変調入力端子、2・・・電圧制御発振器、3・
・・可変分周器、4・・・位相比較器、5・・・基準信
号発振器、6・・・低域ろ波器、7・・・シリアルデー
タ信号発生器、8・・・同期検出器、9・・・シリアル
データ生成器、10・・・クロック発振器、11・・・
クロック制御器、12・・・緩衝増幅器、13・・・検
波回路、a・・・シリアルデータ信号、b・・・ストロ
ーブ信号、C・・・クロック信号。
FIG. 1 is a block circuit diagram of an embodiment of the frequency modulator of the present invention, FIG. 2 is a specific circuit diagram of FIG. 1, and FIG. 3 is a block circuit diagram of a conventional frequency modulator. 1... Modulation input terminal, 2... Voltage controlled oscillator, 3...
...Variable frequency divider, 4...Phase comparator, 5...Reference signal oscillator, 6...Low pass filter, 7...Serial data signal generator, 8...Synchronization detector , 9... serial data generator, 10... clock oscillator, 11...
Clock controller, 12... Buffer amplifier, 13... Detection circuit, a... Serial data signal, b... Strobe signal, C... Clock signal.

Claims (1)

【特許請求の範囲】[Claims] 1、電圧制御発振器と、この電圧制御発振器の出力信号
を分周する可変分周器と、この可変分周器の出力信号を
基準周波数と比較する位相比較器と、この可変分周器の
分周比を設定するためのシリアルデータ信号発生器を有
する周波数変調器において、前記位相比較器に接続され
て位相同期外れを検出し、この位相同期外れを検出した
ときにのみ前記シリアルデータ信号発生器からシリアル
データ信号を出力させる同期検出器を備えたことを特徴
とする周波数変調器。
1. A voltage controlled oscillator, a variable frequency divider that divides the output signal of this voltage controlled oscillator, a phase comparator that compares the output signal of this variable frequency divider with a reference frequency, and a In a frequency modulator having a serial data signal generator for setting a frequency ratio, the serial data signal generator is connected to the phase comparator to detect phase synchronization, and only when this phase synchronization is detected, the serial data signal generator A frequency modulator comprising a synchronous detector that outputs a serial data signal.
JP15183188A 1988-06-20 1988-06-20 Frequency modulator Expired - Fee Related JPH0691373B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15183188A JPH0691373B2 (en) 1988-06-20 1988-06-20 Frequency modulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15183188A JPH0691373B2 (en) 1988-06-20 1988-06-20 Frequency modulator

Publications (2)

Publication Number Publication Date
JPH01318410A true JPH01318410A (en) 1989-12-22
JPH0691373B2 JPH0691373B2 (en) 1994-11-14

Family

ID=15527263

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15183188A Expired - Fee Related JPH0691373B2 (en) 1988-06-20 1988-06-20 Frequency modulator

Country Status (1)

Country Link
JP (1) JPH0691373B2 (en)

Also Published As

Publication number Publication date
JPH0691373B2 (en) 1994-11-14

Similar Documents

Publication Publication Date Title
US5789947A (en) Phase comparator
US6166606A (en) Phase and frequency locked clock generator
KR940023208A (en) Clock detection and phase-locked loop device for digital audio equipment for high definition television
US4560950A (en) Method and circuit for phase lock loop initialization
JPH01318410A (en) Frequency modulator
JP2877185B2 (en) Clock generator
JPH05110427A (en) Phase locked loop circuit
KR100419427B1 (en) Method for adjusting frequency of voltage control oscillator in wireless communication system
KR100216364B1 (en) Apparatus for transmitting of digital data
JPH0884074A (en) Pll circuit
KR100216350B1 (en) Apparatus for transmitting of digital data
JPS61296822A (en) Lead phase detector
KR100195086B1 (en) Synthesizer circuit of phase locked loop frequency
JP2794707B2 (en) Frequency shift keying modulator
JPH04290307A (en) Phase locked loop oscillation circuit
JPH0722943A (en) Pll device
JPH0267034A (en) Bit synchronizing circuit
JP2921461B2 (en) Phase synchronous clock signal generator
JPH03185925A (en) Clock frequency converter
JPH0458614A (en) Pll synthesizer
JPH04237216A (en) Pll circuit
JPH0590956A (en) Phase synchronizing oscillator
JPH03119881A (en) Clock generating circuit
JPH0669912A (en) Phase locked loop oscillator
JPS61240733A (en) Digital signal reproducing system

Legal Events

Date Code Title Description
S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees