JP2794707B2 - Frequency shift keying modulator - Google Patents

Frequency shift keying modulator

Info

Publication number
JP2794707B2
JP2794707B2 JP63075948A JP7594888A JP2794707B2 JP 2794707 B2 JP2794707 B2 JP 2794707B2 JP 63075948 A JP63075948 A JP 63075948A JP 7594888 A JP7594888 A JP 7594888A JP 2794707 B2 JP2794707 B2 JP 2794707B2
Authority
JP
Japan
Prior art keywords
frequency
voltage
output
controlled oscillator
waveform
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63075948A
Other languages
Japanese (ja)
Other versions
JPH01251840A (en
Inventor
章夫 福地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP63075948A priority Critical patent/JP2794707B2/en
Publication of JPH01251840A publication Critical patent/JPH01251840A/en
Application granted granted Critical
Publication of JP2794707B2 publication Critical patent/JP2794707B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、高速データ通信に適した周波数シフトキー
イング式変調器に関する。
Description: TECHNICAL FIELD The present invention relates to a frequency shift keying type modulator suitable for high-speed data communication.

〔従来の技術〕[Conventional technology]

従来この種の周波数シフトキーイング式(FSK)変調
器は、フェーズロックループ(PLL)回路を用いるもの
が多かった。このPLL回路は、歴史的には、1932年にス
ーパヘテロダイン受信機で局部発振周波数を安定化させ
るための電子式サーボシステムと呼ぶべきものとして登
場した。
Conventionally, many frequency shift keying (FSK) modulators of this type use a phase locked loop (PLL) circuit. Historically, this PLL circuit appeared in 1932 as what could be called an electronic servo system for stabilizing the local oscillation frequency in superheterodyne receivers.

第3図はPLL回路の基本構成を示したものである。 FIG. 3 shows a basic configuration of the PLL circuit.

図において、電圧制御発振器(VCO)11は自走形のも
ので、その発振周波数は、通常は外部素子により決めら
れる。このVCOの出力信号12の周波数は位相検出器13に
帰還され、ここで入力信号14の入力周波数fiと比較され
る。この位相検出器13の出力15は誤差電圧と呼ばれ、周
波数差(fi‐fO)と、入力信号14とVCO11の出力信号12
との位相差Δθに比例した平均値直流電圧として与えら
れる。低域フィルタ16は、上記誤差電圧15の高周波雑音
を除去し、ループを形成するために誤差電圧15をVCO11
に戻すように動作する。このようにして、フェーズロッ
ク状態になると、VCO11の出力周波数fOは入力周波数fi
に等しくなる。
In the figure, a voltage controlled oscillator (VCO) 11 is a free-running type, and its oscillation frequency is usually determined by an external element. Frequency of the output signal 12 of the VCO is fed back to the phase detector 13 where it is compared with the input frequency f i of the input signal 14. The output 15 of the phase detector 13 is called an error voltage, and includes a frequency difference (f i −f O ), an input signal 14 and an output signal 12 of the VCO 11.
Is provided as an average DC voltage in proportion to the phase difference Δθ. The low-pass filter 16 removes the high-frequency noise of the error voltage 15 and converts the error voltage 15 into a VCO 11 to form a loop.
It works to return to. Thus, when the phase lock state is established, the output frequency f O of the VCO 11 becomes the input frequency f i
Is equal to

第4図は、このようなPLL回路を用いた従来のFSK変調
器を表したものである。
FIG. 4 shows a conventional FSK modulator using such a PLL circuit.

入力信号21は可変分周回路22に入力される。この可変
分周回路22は、入力信号21に含まれるマークおよびスペ
ースに従って分周比1/Nを変化させ、その分周出力23を
位相比較器24に送出する。この位相比較器24にはさら
に、基準周波数発振回路25の基準出力27を分周する分周
回路28の分周出力29が入力される。そして、これらの分
周出力23、29の位相を比較し、位相差に応じた誤差出力
31を、低域フィルタ32を介して電圧制御発振器33に送出
する。この電圧制御発振器33は、低域フィルタ32の出力
電圧34に応じた周波数の発振出力35を与え、一部は可変
分周回路22に帰還される。以下、第3図の場合と同様
に、フェーズロック状態に入ると、2つの分周出力23、
29の周波数が一致するようになる。
The input signal 21 is input to the variable frequency dividing circuit 22. The variable frequency dividing circuit 22 changes the frequency dividing ratio 1 / N according to the mark and space included in the input signal 21 and sends out the frequency divided output 23 to the phase comparator 24. The phase comparator 24 further receives a divided output 29 of a frequency dividing circuit 28 for dividing the reference output 27 of the reference frequency oscillation circuit 25. Then, the phases of the divided outputs 23 and 29 are compared, and an error output corresponding to the phase difference is output.
31 is transmitted to the voltage controlled oscillator 33 via the low-pass filter 32. The voltage controlled oscillator 33 provides an oscillation output 35 having a frequency according to the output voltage 34 of the low-pass filter 32, and a part of the output 35 is fed back to the variable frequency dividing circuit 22. Thereafter, as in the case of FIG. 3, when the phase lock state is entered, two divided outputs 23,
29 frequencies will now match.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

以上説明したように、従来のFSK変調器においては、
位相比較器と電圧制御発振器の間に不要輻射の要因とな
るノイズを除去し、かつ占有帯域幅を狭くするための低
域フィルタが設けてある。このため、従来のFSK変調器
は、過渡特性が悪くなり、高速ディジタル通信には不適
という問題があった。
As described above, in the conventional FSK modulator,
A low-pass filter is provided between the phase comparator and the voltage-controlled oscillator to remove noise causing unnecessary radiation and to narrow the occupied bandwidth. For this reason, the conventional FSK modulator has a problem that the transient characteristics are deteriorated and it is not suitable for high-speed digital communication.

そこで本発明の目的は、高速ディジタル通信に用いた
ときも、対波形歪特性や対隣接周波数妨害特性が劣化す
ることのないFSK変調器を提供することにある。
Therefore, an object of the present invention is to provide an FSK modulator in which waveform distortion characteristics and adjacent frequency interference characteristics do not deteriorate even when used in high-speed digital communication.

〔課題を解決するための手段〕[Means for solving the problem]

本発明では、(イ)ディジタル変調データのマークお
よびスペースに応じてマーク周波数およびスペース周波
数を発生する電圧制御発振器と、(ロ)この電圧制御発
振器を制御する制御電圧値を格納する記憶回路と、
(ハ)この電圧制御発振器の制御電圧を、前記マーク周
波数とスペース周波数のいずれか1つに切り換える切換
器と、(ニ)この切換器の出力側に配置され、ノイズを
除去するために適度に高周波成分を遮断すると共に波形
の整形を行うディジタルフィルタと、このディジタルフ
ィルタの出力をそれぞれアナログ信号に変換するD/A変
換器と、このD/A変換器の出力側に配置されたアナログ
フィルタとからなり、これらの回路パラメータを調節す
ることで信号帯域が所定の範囲で符号間の干渉がない理
想的な波形に整形する波形整形部と、(ホ)あらかじめ
定められた基準周波数に基づいて電圧制御発振器の出力
周波数を検出して検出データを出力するカウンタ手段
と、(ヘ)このカウンタ手段から出力された検出データ
と記憶回路に格納された電圧値とを比較し、その偏差に
従って記憶回路に格納された電圧値を補正する比較回路
とを周波数シフトキーイング式変調器に具備させる。
According to the present invention, (a) a voltage-controlled oscillator that generates a mark frequency and a space frequency in accordance with a mark and a space of digital modulation data, (b) a storage circuit that stores a control voltage value that controls the voltage-controlled oscillator,
(C) a switch for switching the control voltage of the voltage-controlled oscillator to one of the mark frequency and the space frequency; and (d) a switch disposed on the output side of the switch to appropriately remove noise. A digital filter that blocks high-frequency components and shapes the waveform, a D / A converter that converts the output of this digital filter to an analog signal, and an analog filter that is placed on the output side of the D / A converter A waveform shaping unit that adjusts these circuit parameters so that the signal band is shaped into an ideal waveform without interference between codes in a predetermined range, and (e) a voltage shaping unit based on a predetermined reference frequency. Counter means for detecting the output frequency of the control oscillator and outputting detection data; and (f) detection data output from the counter means and stored in the storage circuit. Comparing the pressure value, thereby and a comparator circuit for correcting the voltage value stored in the storage circuit in accordance with the deviation in the frequency shift keying modulating device.

従って、本発明によるFSK変調器を用いると、入力デ
ータが電圧制御発振器に加えられる前に、従来のような
単純な低域フィルタでなく、不要輻射の要因となる高周
波成分を適度に遮断し、かつ電圧制御発振器に適した整
形波形を出力する波形整形部を設けたので、当該FSK変
調器を高速ディジタルデータ通信に用いたときも、対波
形歪特性や対隣接周波数妨害特性を劣化させないように
することができる。
Therefore, using the FSK modulator according to the present invention, before input data is applied to the voltage-controlled oscillator, rather than a simple low-pass filter as in the prior art, appropriately cut off high-frequency components that cause unnecessary radiation, In addition, a waveform shaping unit that outputs a shaped waveform suitable for a voltage-controlled oscillator is provided, so that even when the FSK modulator is used for high-speed digital data communication, the waveform distortion characteristics and the adjacent frequency interference characteristics are not deteriorated. can do.

〔実施例〕〔Example〕

以下、実施例につき本発明を詳細に説明する。 Hereinafter, the present invention will be described in detail with reference to examples.

第1図はこの実施例の構成を示すブロック図である。 FIG. 1 is a block diagram showing the configuration of this embodiment.

図において、被変調データとしての入力データ41は切
換器42に入力される。この切換器42は、入力データ41に
含まれるマークおよびスペース周波数に応じた電圧値に
基づいて記憶回路43にアドレス信号45を送り、この記憶
回路43から制御電圧信号46を取り出す。切換器42により
選択されたこの制御電圧信号46は次にディジタルフィル
タ47に送出される。このディジタルフィルタ47は、次の
D/Aコンバータ49、アナログフィルタ50とともに、後述
するように、ノイズを除去するために適度に高周波成分
を遮断し、さらに後段の電圧制御発振器52に適した整形
波形を出力する。これらの波形整形部53からの整形出力
54を受けた電圧制御発振器52は、FSK変調器としての出
力信号55を与え、その一部は、カウンタ56に送出され
る。これを受けたカウンタ56は、基準周波数発振器57か
らの基準周波数信号58を基に電圧制御発振器52の出力信
号55の周波数を計測する。この計測結果は演算器59に送
られる。演算器59は、これを、記憶回路43に格納してあ
る上記電圧値と比較する。そして、両者の間に偏差があ
るときは、記憶回路43に格納されている、マーク周波数
およびスペース周波数を含む制御電圧信号46を補正す
る。
In the figure, input data 41 as modulated data is input to a switch. The switch 42 sends an address signal 45 to a storage circuit 43 based on a voltage value corresponding to a mark and space frequency included in the input data 41, and extracts a control voltage signal 46 from the storage circuit 43. The control voltage signal 46 selected by the switch 42 is then sent to a digital filter 47. This digital filter 47 has the following
Together with the D / A converter 49 and the analog filter 50, as will be described later, it appropriately cuts off high-frequency components in order to remove noise, and outputs a shaped waveform suitable for the voltage-controlled oscillator 52 at the subsequent stage. Shaping output from these waveform shaping units 53
The voltage-controlled oscillator 52 receiving the signal 54 provides an output signal 55 as an FSK modulator, and a part thereof is sent to a counter 56. The counter 56 receiving this measures the frequency of the output signal 55 of the voltage controlled oscillator 52 based on the reference frequency signal 58 from the reference frequency oscillator 57. This measurement result is sent to the calculator 59. The arithmetic unit 59 compares this with the above-mentioned voltage value stored in the storage circuit 43. When there is a deviation between the two, the control voltage signal 46 including the mark frequency and the space frequency stored in the storage circuit 43 is corrected.

次に、波形整形部53について第2図により詳細に説明
する。被変調データとしての入力データ41(図のa)
は、方形波をなしており、そのまま変調すると、占有周
波数帯域幅が広くなる。このままでは、不要輻射の要因
となるノイズを拾い易くするので、低域フィルタである
アナログフィルタ50を通して高域を遮断するようにする
(図のb)。このアナログフィルタ50には、例えば、抵
抗とコンデンサで構成したラグフィルタなどを用いる。
しかし、この場合の波形は、図から明らかなように、指
数関数的に変化し、高周波成分が(波形の立ち上がり、
立ち下がり部分)なお多く含まれているにも関わらず、
波形歪(方形波の崩れ)は大きい。電波を有効に利用す
るという点から考えると、信号帯域は定められた範囲に
収まり、さらに符号間の干渉がないことが望ましい。そ
こで、このような、理想に近い波形を実現するものとし
て、高速フーリエ変換で用いられているブラックマン窓
を用いることが考えられる(図のc)。このため本実施
例では、ディジタルフィルタ47と、D/A変換器49、アナ
ログフィルタ50の回路パラメータを調節して上記のよう
な理想的な波形に近いものを得ている。その場合の、D/
A変換器49の出力波形およびアナログフィルタ50の出力
波形、すなわち、電圧制御発振器52に対する入力制御電
圧は、それぞれ、図のd、eに示したようになる。
Next, the waveform shaping section 53 will be described in detail with reference to FIG. Input data 41 as modulated data (a in the figure)
Has a square wave, and when modulated as it is, the occupied frequency bandwidth is widened. In this state, noise that causes unnecessary radiation is easily picked up, so that high frequencies are cut off through the analog filter 50 that is a low-pass filter (b in the figure). As the analog filter 50, for example, a lag filter including a resistor and a capacitor is used.
However, the waveform in this case changes exponentially, as is apparent from the figure, and the high-frequency component (the rising edge of the waveform,
(Falling part)
Waveform distortion (square wave collapse) is large. From the viewpoint of effective use of radio waves, it is desirable that the signal band be within a predetermined range and that there be no interference between codes. In order to realize such an ideal waveform, it is conceivable to use the Blackman window used in the fast Fourier transform (c in the figure). For this reason, in the present embodiment, the circuit parameters of the digital filter 47, the D / A converter 49, and the analog filter 50 are adjusted to obtain a waveform close to the ideal waveform as described above. In that case, D /
The output waveform of the A converter 49 and the output waveform of the analog filter 50, that is, the input control voltage to the voltage controlled oscillator 52 are as shown in FIGS.

〔発明の効果〕〔The invention's effect〕

以上説明したように本発明によれば、ディジタル変調
データのマークおよびスペースに応じてマーク周波数お
よびスペース周波数を発生させ、これを一旦記憶部に格
納し、格納した制御電圧値を取り出して電圧制御発振器
に適し、かつノイズを遮断できるように、ブラックマン
窓等の特定のディジタルフィルタと、D/A変換器および
アナログフィルタのパラメータを適切に設定すること
で、信号帯域が所定の範囲内で符号間の干渉がない理想
的な波形に整形することにした。そして、この整形出力
を電圧制御発振器に与えると共に、その一部を帰還し
て、予め定められた基準周波数により電圧制御発振器か
らの帰還信号の周波数をカウンタにより検出し、この検
出信号と記憶回路に格納された制御電圧を比較して、記
憶回路に格納された制御電圧値を逐次補正するようにし
た。このため、高速ディジタルデータ通信においても、
対波形歪特性、対隣接周波数妨害特性を劣化させること
なく、最適な変調信号を与えることができるという効果
がある。
As described above, according to the present invention, a mark frequency and a space frequency are generated according to the mark and the space of the digital modulation data, these are temporarily stored in the storage unit, and the stored control voltage value is taken out to obtain the voltage control oscillator. By setting the parameters of the specific digital filter such as the Blackman window and the D / A converter and analog filter so that it is suitable for I decided to shape it into an ideal waveform without interference. The shaped output is supplied to the voltage controlled oscillator, and a part of the output is fed back, the frequency of the feedback signal from the voltage controlled oscillator is detected by a counter using a predetermined reference frequency, and the detected signal and the storage circuit The stored control voltages are compared to sequentially correct the control voltage values stored in the storage circuit. Therefore, even in high-speed digital data communication,
There is an effect that an optimal modulation signal can be provided without deteriorating the waveform distortion characteristic and the adjacent frequency interference characteristic.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明によるFSK変調器の一実施例を示すブロ
ック図、第2図は第1図の波形整形部の動作を示す図、
第3図はPLL回路の基本構成を示すブロック図、第4図
は従来のFSK変調器を示すブロック図である。 43……記憶回路、53……波形整形部、56……カウンタ、
59……演算回路。
FIG. 1 is a block diagram showing an embodiment of an FSK modulator according to the present invention, FIG. 2 is a diagram showing an operation of a waveform shaping unit in FIG. 1,
FIG. 3 is a block diagram showing a basic configuration of a PLL circuit, and FIG. 4 is a block diagram showing a conventional FSK modulator. 43 …… memory circuit, 53 …… waveform shaping section, 56 …… counter,
59 ... Calculation circuit.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】ディジタル変調データのマークおよびスペ
ースに応じてマーク周波数およびスペース周波数を発生
する電圧制御発振器と、 この電圧制御発振器を制御する制御電圧値を格納する記
憶回路と、 この電圧制御発振器の制御電圧を、前記マーク周波数と
スペース周波数のいずれか1つに切り換える切換器と、 この切換器の出力側に配置され、ノイズを除去するため
に適度に高周波成分を遮断すると共に波形の整形を行う
ディジタルフィルタと、このディジタルフィルタの出力
をそれぞれアナログ信号に変換するD/A変換器と、このD
/A変換器の出力側に配置されたアナログフィルタとから
なり、これらの回路パラメータを調節することで信号帯
域が所定の範囲内で符号間の干渉がない理想的な波形に
整形する波形整形部と、 あらかじめ定められた基準周波数に基づいて前記電圧制
御発振器の出力周波数を検出して検出データを出力する
カウンタ手段と、 このカウンタ手段から出力された検出データと前記記憶
回路に格納された電圧値とを比較し、その偏差に従って
前記記憶回路に格納された電圧値を補正する比較回路 とを具備することを特徴とする周波数シフトキーイング
式変調器。
A voltage-controlled oscillator for generating a mark frequency and a space frequency in accordance with a mark and a space of digital modulation data; a storage circuit for storing a control voltage value for controlling the voltage-controlled oscillator; A switch for switching a control voltage to one of the mark frequency and the space frequency; and a switch disposed at an output side of the switch for appropriately cutting off high-frequency components and shaping a waveform to remove noise. A digital filter, a D / A converter for converting the output of the digital filter into an analog signal,
/ A converter consisting of an analog filter placed on the output side, and adjusting these circuit parameters to adjust the signal band within a predetermined range to form an ideal waveform without interference between codes. Counter means for detecting an output frequency of the voltage controlled oscillator based on a predetermined reference frequency and outputting detection data; detection data output from the counter means and a voltage value stored in the storage circuit And a comparator that corrects the voltage value stored in the storage circuit in accordance with the deviation.
JP63075948A 1988-03-31 1988-03-31 Frequency shift keying modulator Expired - Lifetime JP2794707B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63075948A JP2794707B2 (en) 1988-03-31 1988-03-31 Frequency shift keying modulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63075948A JP2794707B2 (en) 1988-03-31 1988-03-31 Frequency shift keying modulator

Publications (2)

Publication Number Publication Date
JPH01251840A JPH01251840A (en) 1989-10-06
JP2794707B2 true JP2794707B2 (en) 1998-09-10

Family

ID=13590955

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63075948A Expired - Lifetime JP2794707B2 (en) 1988-03-31 1988-03-31 Frequency shift keying modulator

Country Status (1)

Country Link
JP (1) JP2794707B2 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5455353A (en) * 1977-10-12 1979-05-02 Meguro Electronics Frequency modulator

Also Published As

Publication number Publication date
JPH01251840A (en) 1989-10-06

Similar Documents

Publication Publication Date Title
EP0044153B1 (en) Controlled frequency signal source apparatus including a feedback path for the reduction of phase noise
US7120396B2 (en) Radio transmitter architecture comprising a PLL and a delta-sigma modulator
US4321706A (en) Frequency modulated phase-locked loop signal source
JPS61245629A (en) N fraction type frequency synthesizer
US4737968A (en) QPSK transmission system having phaselocked tracking filter for spectrum shaping
JP3858021B2 (en) Modulator, semiconductor integrated circuit, wired and wireless communication device
US4500857A (en) Frequency modulated phase locked loop
JP2794707B2 (en) Frequency shift keying modulator
US4023115A (en) Means for controlling the phase or frequency output of an oscillator in a loop circuit
US4560950A (en) Method and circuit for phase lock loop initialization
EP0497801B1 (en) A phase locked loop for producing a reference carrier for a coherent detector
US7205849B2 (en) Phase locked loop including an integrator-free loop filter
US5461348A (en) PLL circuit modulatable by a modulation signal having a direct current component
JP2516972Y2 (en) Phase-locked oscillator
JPH09200046A (en) Phase difference control pll circuit
JPS637022A (en) Phase locked oscillator
JPS5845860B2 (en) modulation circuit
JPH0342008B2 (en)
JPH05218747A (en) Frequency modulator
JPS63131705A (en) Synthesizer modulation circuit
JPH0323717A (en) Signal generator
JPH09252219A (en) Voltage controlled oscillator and frequency synthesizer using it
KR19980015962A (en) Phase-locked loop circuit
JPH03230650A (en) Afc circuit
KR19980026106A (en) Frequency multiplier