JPH08107428A - Automatic frequency controller - Google Patents

Automatic frequency controller

Info

Publication number
JPH08107428A
JPH08107428A JP24006594A JP24006594A JPH08107428A JP H08107428 A JPH08107428 A JP H08107428A JP 24006594 A JP24006594 A JP 24006594A JP 24006594 A JP24006594 A JP 24006594A JP H08107428 A JPH08107428 A JP H08107428A
Authority
JP
Japan
Prior art keywords
frequency
signal
voltage
output
shift keying
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP24006594A
Other languages
Japanese (ja)
Other versions
JP3178268B2 (en
Inventor
Katsuaki Abe
克明 安倍
Masahiro Mimura
政博 三村
Makoto Hasegawa
誠 長谷川
Katsushi Yokosaki
克司 横崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP24006594A priority Critical patent/JP3178268B2/en
Priority to US08/360,648 priority patent/US5633898A/en
Priority to CN94113264A priority patent/CN1086530C/en
Publication of JPH08107428A publication Critical patent/JPH08107428A/en
Application granted granted Critical
Publication of JP3178268B2 publication Critical patent/JP3178268B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

PURPOSE: To control a voltage controlled oscillator(VCO) and to almost match it with the carrier frequency of an FSK signal in the case of demodulating the FSK signal of a low modulation index or the multi-level FSK signal concerning the automatic frequency controller for the FSK receiver of radio communication. CONSTITUTION: While using an IQ signal provided by the direct conversion and reception of the FSK signal, a frequency deviation modulating means 109 generates the second FSK signal with a fixed frequency signal lower than the received FSK signal, frequency/voltage conversion is respectively performed to the provided second FSK signal and the fixed frequency signal by F/V converting means 110 and 111, and the voltages are compared by a voltage comparator 126. The average voltage due to an averaging means 114 corresponds to the frequency deviation between the carrier wave of the FSK signal 101 and the output of the VCO. Since the VCO is controlled while using the average voltage, the carrier wave of the received FSK signal 101 is almost matched with the frequency of the VCO 105.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、主としてディジタル無
線通信の周波数偏移変調受信機の自動周波数制御装置に
関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention mainly relates to an automatic frequency control device for a frequency shift keying receiver for digital radio communication.

【0002】[0002]

【従来の技術】近年、ディジタル無線通信における周波
数偏移変調(以下、FSKと略記する:Frequen
cy Shift Keying;フリケンシー・シフ
ト・キーイング)変調方式の受信機として、直接変換受
信機が集積回路化に適した構成として検討されている。
しかし、この直接変換受信機では、局部発振器の周波数
が搬送波信号周波数からずれてしまうと、感度特性が劣
化してしまう。この対応策として、例えば特開平4-4563
6号公報に記載のような、自動周波数制御装置(AF
C)を用いた受信機が考案されている。以下、図11を
参照して従来の自動周波数制御装置について簡単に説明
する。なお、図12は図11の構成における要部波形図
である。
2. Description of the Related Art In recent years, frequency shift keying (hereinafter abbreviated as FSK) in digital radio communication is called Frequen.
As a receiver of cy Shift Keying (Frequency Shift Keying) modulation system, a direct conversion receiver is being considered as a configuration suitable for integration into an integrated circuit.
However, in this direct conversion receiver, if the frequency of the local oscillator deviates from the carrier signal frequency, the sensitivity characteristic deteriorates. As a countermeasure for this, for example, Japanese Patent Laid-Open No. 4-4563
An automatic frequency control device (AF
A receiver using C) has been devised. Hereinafter, the conventional automatic frequency control device will be briefly described with reference to FIG. Note that FIG. 12 is a main part waveform diagram in the configuration of FIG.

【0003】図11において、マークあるいはスペース
の2値ディジタル信号で周波数偏移変調された受信波1
01は、増幅器102で増幅され、2分割されてそれぞ
れ混合器103、104に入力される。また、電圧制御
発振器105が出力した局部発振信号は2分割され、一
方は混合器103へ入力され、他方は90°移相器10
6で位相を90°遅らせ、混合器104へ入力される。
そして、混合器103、104の出力はそれぞれ低域通
過フィルタ107、108において帯域制限され、同相
ベースバンド信号(I信号)と直交ベースバンド信号
(Q信号)を得る。復調回路801はこのI、Q信号を
用いて復調を行い、復調出力808を得る。
In FIG. 11, a received wave 1 frequency-shift-modulated with a binary digital signal of a mark or space is shown.
01 is amplified by the amplifier 102, divided into two, and input to the mixers 103 and 104, respectively. The local oscillation signal output from the voltage controlled oscillator 105 is divided into two, one is input to the mixer 103, and the other is input to the 90 ° phase shifter 10.
At 6 the phase is delayed by 90 ° and input to mixer 104.
Then, the outputs of mixers 103 and 104 are band-limited by low-pass filters 107 and 108, respectively, and an in-phase baseband signal (I signal) and a quadrature baseband signal (Q signal) are obtained. The demodulation circuit 801 demodulates using the I and Q signals to obtain a demodulation output 808.

【0004】このような直接変換受信回路において、I
またはQ信号をリミッタ回路802で振幅制限し、エッ
ジ検出回路803でエッジを検出し、パルス生成回路8
04で一定時間幅のパルス波に生成した後、積分回路8
05で積分することにより、等価的にベースバンド信号
のF/V(周波数/電圧)変換が行われる。この結果を
平均値回路806で平均化することにより、周波数偏移
FDに対応する電圧VDが得られる。受信された搬送波
信号と電圧制御発振器の出力信号の周波数にずれが生じ
ている場合、積分回路805の出力は図12(e)に示
すように、データがマークの場合とスペースの場合で平
均値VDに比べて大小にふれる。よって、積分回路の出
力が平均値VDとほぼ一致するように制御回路807で
電圧制御発振器105を制御することにより、AFCを
かけることができる。
In such a direct conversion receiving circuit, I
Alternatively, the limiter circuit 802 limits the amplitude of the Q signal, the edge detection circuit 803 detects an edge, and the pulse generation circuit 8
After generating a pulse wave with a constant time width at 04, the integrating circuit 8
By performing integration at 05, the F / V (frequency / voltage) conversion of the baseband signal is equivalently performed. By averaging the results by the average value circuit 806, the voltage VD corresponding to the frequency shift FD is obtained. When the frequency of the received carrier signal and the frequency of the output signal of the voltage controlled oscillator are deviated, the output of the integrating circuit 805 is an average value when the data is a mark and when the data is a space, as shown in FIG. It touches big and small compared to VD. Therefore, AFC can be applied by controlling the voltage controlled oscillator 105 by the control circuit 807 so that the output of the integrating circuit substantially matches the average value VD.

【0005】[0005]

【発明が解決しようとする課題】近年ページャ等のFS
Kディジタル無線通信システムでは、需要の増大への対
処や、周波数資源の有効利用の目的で、データ伝送の高
速化・多値化、占有帯域の狭帯域化が望まれており、す
なわち変調指数の低いFSK信号を復調することが必要
となっている。
In recent years, the FS of pagers, etc.
In the K digital radio communication system, for the purpose of coping with an increase in demand and effectively using frequency resources, it is desired to speed up / multi-value the data transmission and narrow the occupied band, that is, the modulation index. It is necessary to demodulate low FSK signals.

【0006】さて、図11の受信機において、例えば変
調指数が1以下であるようなFSK信号を受信すると、
I、Qベースバンド信号の一データ間に現れるエッジの
個数は少なくなる。すると、受信されたFSK信号の搬
送波信号と電圧制御発振器105の出力信号の周波数に
ずれが生じている場合、マークあるいはスペースのどち
らか一方で、一データ間にエッジが現れなくなる可能性
があり、平均値回路806での平均化が正しく行われな
くななり、AFCが正しく動作しなくなる可能性があ
る。
Now, when the receiver of FIG. 11 receives an FSK signal having a modulation index of 1 or less,
The number of edges appearing between one data of the I and Q baseband signals is reduced. Then, if the frequency of the carrier signal of the received FSK signal and the frequency of the output signal of the voltage-controlled oscillator 105 are deviated, there is a possibility that an edge will not appear between data in either the mark or the space. The averaging in the average value circuit 806 may not be performed correctly, and the AFC may not operate correctly.

【0007】また、図11の受信機において、例えば図
13に示すような4値のFSK信号を受信すると、仮に
受信された搬送波信号と電圧制御発振器105の出力信
号の周波数がほぼ一致していても、周波数偏移周波数が
ΔFの場合と3ΔFの場合で積分回路805の出力電圧
が異なり、一定とならないため、AFCが正しく動作し
なくなる。
Further, when the receiver of FIG. 11 receives a four-valued FSK signal as shown in FIG. 13, for example, the frequency of the temporarily received carrier signal and the frequency of the output signal of the voltage controlled oscillator 105 are substantially the same. Also, since the output voltage of the integrating circuit 805 is different between the case where the frequency shift frequency is ΔF and the case where the frequency shift frequency is 3ΔF, the output voltage is not constant, so that the AFC does not operate correctly.

【0008】また、FSK受信機をページャ等の携帯機
で用いる場合、小型化や電池寿命の点から、構成が簡単
で、なおかつ消費電力の少ないものが要求される。
Further, when the FSK receiver is used in a portable device such as a pager, it is required to have a simple structure and low power consumption in terms of downsizing and battery life.

【0009】本発明は前記のような問題点を解消するた
めになされたものであり、変調指数が低く、もしくはさ
らに多値化されたFSK信号を復調するにあたり、電圧
制御発振器の出力周波数を制御し、受信されたFSK信
号の搬送波周波数と概ね一致させ、なおかつ低消費電力
で簡単な装置とすることを目的とする。
The present invention has been made to solve the above problems, and controls the output frequency of the voltage controlled oscillator when demodulating an FSK signal having a low modulation index or a multi-valued FSK signal. However, the object is to make the carrier frequency of the received FSK signal approximately the same and to have a low power consumption and a simple device.

【0010】[0010]

【課題を解決するための手段】上記目的を達成するた
め、本発明の自動周波数制御装置は、ディジタル信号で
周波数偏移変調されたFSK波信号と、前記FSK信号
を増幅する増幅器と、前記FSK信号の搬送波信号とほ
ぼ等しい周波数を生成する電圧制御発振器と、前記電圧
制御発振器の出力信号の位相を90°移相する移相器
と、前記増幅器の出力信号と前記電圧制御発振器の出力
信号を混合する第1の混合器と、前記増幅器の出力信号
と前記移相器の出力信号を混合する第2の混合器と、前
記第1の混合器の出力信号を帯域制限し、同相ベースバ
ンド信号(I信号)を取り出す第1の低域通過フィルタ
と、前記第2の混合器の出力信号を帯域制限し、直交ベ
ースバンド信号(Q信号)を取り出す第2の低域通過フ
ィルタと、前記I信号と前記Q信号から、前記搬送波信
号より低い固定周波数信号で周波数偏移変調する周波数
偏移変調手段と、前記周波数偏移変調手段により周波数
偏移変調された信号を周波数にほぼ比例した電圧に変換
する第1の周波数電圧変換(F/V変換)手段と、前記
固定周波数信号の周波数にほぼ比例した電圧に変換する
第2のF/V変換手段と、前記第1のF/V変換手段の
出力電圧と前記第2のF/V変換手段の出力電圧とを比
較した結果を、復調信号として出力する電圧比較器と、
前記電圧比較器の出力を、データレートに比べて十分長
い時間において平均化し、その出力を用いて前記電圧制
御発振器を制御する平均化手段とを有するものであり、
常に自動周波数制御を行ってもよいし、一定周期毎に行
うように制御する制御手段を有する構成としてもよい。
In order to achieve the above object, an automatic frequency control device of the present invention comprises an FSK wave signal frequency-shift keyed with a digital signal, an amplifier for amplifying the FSK signal, and the FSK signal. A voltage controlled oscillator that generates a frequency substantially equal to the carrier signal of the signal, a phase shifter that shifts the phase of the output signal of the voltage controlled oscillator by 90 °, an output signal of the amplifier and an output signal of the voltage controlled oscillator. A first mixer for mixing, a second mixer for mixing the output signal of the amplifier and an output signal of the phase shifter, and an output signal of the first mixer for band limiting, and an in-phase baseband signal. A first low-pass filter for extracting the (I signal); a second low-pass filter for extracting the quadrature baseband signal (Q signal) by band limiting the output signal of the second mixer; signal From the Q signal, a frequency shift keying means for frequency shift keying with a fixed frequency signal lower than the carrier wave signal and a signal frequency shift keyed by the frequency shift keying means are converted into a voltage substantially proportional to the frequency. First frequency-voltage conversion (F / V conversion) means, second F / V conversion means for converting to a voltage substantially proportional to the frequency of the fixed frequency signal, and output of the first F / V conversion means A voltage comparator that outputs the result of comparing the voltage and the output voltage of the second F / V conversion means as a demodulation signal;
The output of the voltage comparator is averaged for a time sufficiently longer than the data rate, and the averaging means for controlling the voltage controlled oscillator using the output,
The automatic frequency control may be always performed, or a control means for controlling the automatic frequency control to be performed at regular intervals may be provided.

【0011】また、第2のF/V変換手段の代わりに保
持手段と第1、第2の切り換え手段を設けた構成として
もよいし、電圧比較器の出力に第3の低域通過フィルタ
を設けた構成としてもよいし、周波数変換手段と第1の
F/V変換手段との間に第4の低域通過フィルタを設け
た構成としてもよい。
Further, instead of the second F / V conversion means, a holding means and first and second switching means may be provided, or a third low pass filter may be provided at the output of the voltage comparator. The configuration may be provided, or the fourth low pass filter may be provided between the frequency conversion unit and the first F / V conversion unit.

【0012】[0012]

【作用】本発明は上記の構成により、受信したFSK信
号をI、Qベースバンド信号に直接変換した後、受信し
たFSK信号の搬送波信号より低い固定周波数信号で第
2のFSK信号とした後にF/V変換を行う。これによ
り、第1のFSK信号と電圧制御発振器の出力信号との
間の周波数のずれは、第1のF/V変換手段でF/V変
換された信号電圧の平均と、固定周波数信号の周波数に
対応した電圧との差となって現れる。この電圧差を用い
て電圧制御発振器を制御することにより、自動周波数制
御を可能とする。特に、低い変調指数のFSK信号や多
値化されたFSK信号に対しても自動周波数制御を可能
とする。
According to the present invention, after the received FSK signal is directly converted into the I and Q baseband signals, the second FSK signal is converted into the second FSK signal with a fixed frequency signal lower than the carrier signal of the received FSK signal. / V conversion is performed. As a result, the frequency shift between the first FSK signal and the output signal of the voltage controlled oscillator is determined by the average of the signal voltages F / V converted by the first F / V conversion means and the frequency of the fixed frequency signal. Appears as a difference from the voltage corresponding to. By controlling the voltage-controlled oscillator using this voltage difference, automatic frequency control is possible. In particular, automatic frequency control is possible even for FSK signals with a low modulation index and multilevel FSK signals.

【0013】[0013]

【実施例】【Example】

(実施例1)以下、本発明の第1の実施例について、図
1を参照しながら説明する。図1は本発明の第1の実施
例における自動周波数制御装置の回路系統図である。
(Embodiment 1) Hereinafter, a first embodiment of the present invention will be described with reference to FIG. 1 is a circuit diagram of an automatic frequency control device according to a first embodiment of the present invention.

【0014】図1において、101は周波数偏移変調さ
れたFSK信号、102は増幅器、103、104は2
つの入力信号を混合して出力する混合器、105は電圧
により出力周波数を制御する電圧制御発振器、106は
信号の位相を90°移相する移相器、107、108は
I、Qベースバンド信号成分を通過させる低域通過フィ
ルタ、109はI,Q信号をFSK信号101の搬送波
周波数よりも低い固定周波数で直交変調して周波数偏移
変調を行ったものを出力し、また、固定周波数信号も出
力する周波数偏移変調手段、110、111はそれぞれ
入力信号をその周波数にほぼ比例した電圧に変換するF
/V変換手段、112は2つの入力電圧の電圧比較結果
を出力する電圧比較器、113は入力信号を平均化する
平均化手段である。なお、周波数偏移変調手段109
は、例えばFSK信号101の搬送波よりも低い固定周
波数信号を生成する発振器114と、信号の移相を90
°移相する移相器115と、混合器116、117と、
2つの入力の差電圧を出力する減算器118とで構成さ
れているとする。また、F/V変換手段110、111
は、例えば振幅制限を行うリミッタ回路119と、信号
を微小時間遅延させる遅延回路120と2つの入力信号
の排他的論理和を出力する排他的論理和回路121で構
成されたエッジ検出回路127と、一定時間幅のパルス
波を生成するパルス生成回路122と、低域通過フィル
タ123とで構成されている。
In FIG. 1, 101 is a frequency shift keying modulated FSK signal, 102 is an amplifier, and 103 and 104 are 2 signals.
Mixer for mixing and outputting two input signals, 105 a voltage controlled oscillator for controlling the output frequency by voltage, 106 a phase shifter for shifting the phase of the signal by 90 °, 107 and 108 for I and Q baseband signals A low-pass filter for passing the component, 109 outputs the I and Q signals subjected to frequency shift modulation by quadrature modulation at a fixed frequency lower than the carrier frequency of the FSK signal 101, and also outputs a fixed frequency signal. The frequency shift keying means 110, 111 for outputting outputs F each for converting an input signal into a voltage substantially proportional to its frequency.
/ V conversion means, 112 is a voltage comparator that outputs a voltage comparison result of two input voltages, and 113 is an averaging means that averages the input signals. The frequency shift keying means 109
Is an oscillator 114 for generating a fixed frequency signal lower than the carrier of the FSK signal 101, and a phase shift of the signal by 90
The phase shifter 115 for shifting the phase, the mixers 116 and 117,
It is assumed to be configured with a subtractor 118 that outputs a difference voltage between two inputs. Further, the F / V conversion means 110, 111
Is, for example, a limiter circuit 119 that limits the amplitude, a delay circuit 120 that delays a signal by a minute time, and an edge detection circuit 127 that includes an exclusive OR circuit 121 that outputs an exclusive OR of two input signals, It is composed of a pulse generation circuit 122 for generating a pulse wave having a constant time width and a low pass filter 123.

【0015】以上のように構成された自動周波数制御装
置において、受信したFSK信号をその搬送波周波数に
ほぼ等しい周波数でで直接変換し、I、Q信号を得る動
作については、従来の技術で説明した通りであるため割
愛し、それ以降の動作について以下で説明する。
In the automatic frequency control device configured as described above, the operation of directly converting the received FSK signal at a frequency substantially equal to its carrier frequency to obtain I and Q signals has been described in the prior art. Since it is the same, it is omitted and the operation thereafter is described below.

【0016】周波数偏移変調手段109は、前記I、Q
信号を用いて、FSK信号101の搬送波周波数よりも
低い、例えば20kHzの固定周波数信号で周波数偏移
変調し、第2のFSK信号124を得る。このFSK信
号124をF/V変換手段110で、周波数にほぼ比例
した電圧VFに変換する。
The frequency shift keying means 109 includes the I, Q
The signal is frequency shift-modulated with a fixed frequency signal lower than the carrier frequency of the FSK signal 101, for example, 20 kHz, and a second FSK signal 124 is obtained. The FSK signal 124 is converted by the F / V conversion means 110 into a voltage VF that is substantially proportional to the frequency.

【0017】また、F/V変換手段111では、周波数
偏移変調手段109の固定周波数信号125に対応する
電圧Voを得る。そして、電圧比較器112で前記VF
とVoの電圧比較結果(VF−Vo)を出力する。この
電圧差は、第2のFSK信号123の瞬時周波数が固定
周波数信号と等しいときに0Vとなり、第2のFSK信
号124の周波数変化にほぼ比例して正負の値をとり、
復調結果126として出力される。
Further, the F / V conversion means 111 obtains the voltage Vo corresponding to the fixed frequency signal 125 of the frequency shift modulation means 109. Then, the voltage comparator 112 outputs the VF.
And a Vo voltage comparison result (VF-Vo) are output. This voltage difference becomes 0 V when the instantaneous frequency of the second FSK signal 123 is equal to the fixed frequency signal, and takes a positive or negative value almost in proportion to the frequency change of the second FSK signal 124.
The demodulation result 126 is output.

【0018】また、この復調結果を平均化手段113
で、データレートに比べて十分長い時間の平均値を求め
る。送信データがランダムであると仮定すると、前記の
平均値は、第2のFSK信号の中心周波数に対応した電
圧となる。もし、第1のFSK信号の搬送波信号と電圧
制御発振器の出力信号の周波数が一致していれば、第2
のFSK信号の中心周波数と固定周波数信号の周波数は
一致し、平均値電圧は0Vとなる。これに対し、もし第
1のFSK信号101の搬送波周波数と電圧制御発振器
105の出力周波数がずれている場合、この周波数ずれ
は前記平均値電圧に対応する。したがって、この平均値
電圧を用いて図2に示すような関係で電圧制御発振器1
05を制御する。
The demodulation result is averaged by the averaging means 113.
Then, the average value is calculated for a time sufficiently longer than the data rate. Assuming that the transmission data is random, the average value is a voltage corresponding to the center frequency of the second FSK signal. If the frequency of the carrier signal of the first FSK signal and the frequency of the output signal of the voltage controlled oscillator match, then the second
The center frequency of the FSK signal and the frequency of the fixed frequency signal are the same, and the average value voltage is 0V. On the other hand, if the carrier frequency of the first FSK signal 101 and the output frequency of the voltage controlled oscillator 105 are deviated, this frequency deviation corresponds to the average value voltage. Therefore, using this average value voltage, the voltage controlled oscillator 1
Control 05.

【0019】また、F/V変換手段110、111が例
えば図1(c)のように構成されている場合、その動作
について以下で説明する。入力信号はリミッタ回路11
9で振幅制限され、一方では排他的論理和回路121に
入力され、もう一方では遅延回路120により微小時間
遅延されてから排他的論理和回路121に入力される。
そして排他的論理和が算出され、信号の立ち上がり・立
ち下がり部分が検出される。検出されたエッジ部分にお
いて、パルス生成回路122で、一定時間幅のパルス波
が生成され、得られたパルス列は低域通過フィルタ12
3において積分される。
When the F / V converting means 110 and 111 are constructed as shown in FIG. 1C, the operation will be described below. The input signal is the limiter circuit 11
9, the amplitude is limited, one is input to the exclusive OR circuit 121, and the other is delayed by a delay time by the delay circuit 120 and then input to the exclusive OR circuit 121.
Then, the exclusive OR is calculated, and the rising and falling portions of the signal are detected. At the detected edge portion, a pulse wave having a constant time width is generated by the pulse generation circuit 122, and the obtained pulse train is the low-pass filter 12
Integrated at 3.

【0020】以上のように、本実施例によれば、第1の
FSK信号の搬送波信号と電圧制御発振器の周波数ずれ
が平均化手段113の出力電圧となって現れるため、こ
の電圧を用いて、周波数ずれが減少する方向へ電圧制御
発振器の周波数を制御することにより、自動周波数制御
が可能となる。
As described above, according to the present embodiment, the frequency shift between the carrier signal of the first FSK signal and the voltage controlled oscillator appears as the output voltage of the averaging means 113. Therefore, using this voltage, Automatic frequency control becomes possible by controlling the frequency of the voltage controlled oscillator in the direction in which the frequency shift decreases.

【0021】なお、本実施例おいて示した周波数偏移変
調手段109とF/V変換手段110、111の構成は
これに限るものではなく、例えば周波数偏移変調手段1
09として、図1(d)に示すように、移相器115の
代わりに移相器126を設け、減算器118の代わりに
加算器127を設けてもよい。
The configurations of the frequency shift modulation means 109 and the F / V conversion means 110 and 111 shown in the present embodiment are not limited to this, and for example, the frequency shift modulation means 1
As shown in FIG. 1D, a phase shifter 126 may be provided instead of the phase shifter 115 and an adder 127 may be provided instead of the subtractor 118.

【0022】(実施例2)以下、本発明の第2の実施例
について、図3を参照しながら説明する。図3は本発明
の第2の実施例における自動周波数制御装置の回路系統
図である。
(Second Embodiment) A second embodiment of the present invention will be described below with reference to FIG. FIG. 3 is a circuit system diagram of an automatic frequency control device according to the second embodiment of the present invention.

【0023】図3において、各構成要素101〜113
は図1の構成と同様なものである。図3において、図1
の構成と異なる点は、平均化手段113の出力を保持す
る保持手段201と、平均化手段113と保持手段20
1を制御する制御手段202とを新たに設けた点であ
る。
In FIG. 3, each of the constituent elements 101 to 113 is shown.
Is similar to the configuration of FIG. In FIG. 3, FIG.
The configuration is different from that of the holding means 201 for holding the output of the averaging means 113, the averaging means 113 and the holding means 20.
This is the point that a control means 202 for controlling 1 is newly provided.

【0024】以上のように構成された自動周波数制御装
置の動作について、以下に説明する。まず、制御手段2
02は、実施例1と同様にして復調された復調結果のう
ち、例えば図4のように、マークとスペースが交互に繰
り返される偶数個のビット同期用データのような、特定
区間のみの平均値を平均化手段113で算出し、再び平
均値が算出されるまで、前記平均値を保持手段201で
保持して電圧制御発振器105に供給する。平均化手段
113は、平均化を行わない間は電源を切っておく。
The operation of the automatic frequency control device configured as described above will be described below. First, the control means 2
In the demodulation result 02 demodulated in the same manner as in the first embodiment, for example, as shown in FIG. 4, an average value of only a specific section such as an even number of bit synchronization data in which marks and spaces are alternately repeated. Is calculated by the averaging means 113, and the mean value is held by the holding means 201 and supplied to the voltage controlled oscillator 105 until the mean value is calculated again. The averaging means 113 keeps the power off while averaging is not performed.

【0025】以上のように、本実施例によれば、マーク
とスペースが交互に繰り返される偶数個のデータ列が現
れる区間がわかっていれば、その区間のみについて平均
化を行い、その結果を電圧制御発振器105の制御電圧
として用いることにより、より正確な自動周波数制御が
可能となる。
As described above, according to this embodiment, if the section in which an even number of data strings in which marks and spaces are alternately repeated appears is known, only that section is averaged and the result is calculated as a voltage. By using it as the control voltage of the controlled oscillator 105, more accurate automatic frequency control becomes possible.

【0026】なお、本実施例では、平均化を行う区間と
して、マークとスペースが交互に繰り返される偶数個の
ビット同期用データを用いたが、これに限るものではな
く、平均化手段113の出力電圧が第2のFSK信号1
24の中心周波数に対応した電圧になることがわかって
いる区間であればよい。よって、例えばFSK信号が多
値であってもよく、正側の最大周波数偏移に対応するシ
ンボルと負側の最大周波数偏移に対応するシンボルが交
互に繰り返される偶数個のデータ列を用いてもよい。ま
た、制御手段202はCPUによる制御であってもよ
い。
In this embodiment, an even number of bit synchronization data in which marks and spaces are alternately repeated is used as the averaging section, but the present invention is not limited to this, and the output of the averaging means 113 is used. The voltage is the second FSK signal 1
It suffices if it is a section where it is known that the voltage corresponds to the center frequency of 24. Therefore, for example, the FSK signal may be multi-valued, and an even number of data strings in which the symbol corresponding to the maximum frequency deviation on the positive side and the symbol corresponding to the maximum frequency deviation on the negative side are alternately repeated are used. Good. Further, the control unit 202 may be controlled by the CPU.

【0027】(実施例3)以下、本発明の第3の実施例
について、図5を参照しながら説明する。図5は本発明
の第3の実施例における自動周波数制御装置の回路系統
図である。
(Embodiment 3) A third embodiment of the present invention will be described below with reference to FIG. FIG. 5 is a circuit system diagram of an automatic frequency control device according to the third embodiment of the present invention.

【0028】図5において、各構成要素101〜113
は図1の構成と同様なものである。図1の構成と異なる
点は、F/V変換手段111の出力電圧を保持する保持
手段301と、F/V変換手段111と保持手段301
を制御する制御手段302とを新たに設けた点である。
In FIG. 5, each constituent element 101-113
Is similar to the configuration of FIG. The difference from the configuration of FIG. 1 is that the holding means 301 that holds the output voltage of the F / V conversion means 111, the F / V conversion means 111 and the holding means 301.
This is the point that a control means 302 for controlling the is newly provided.

【0029】以上のように構成された自動周波数制御装
置の実施例1と異なる動作について、以下に説明する。
制御手段302はF/V変換手段111と保持手段30
1に対して以下のような制御を行う。すなわち、一定時
間毎にF/V変換手段111で固定周波数信号125の
周波数に対応する電圧に変換させ、その電圧を保持手段
301で保持して電圧比較器112に供給する。また、
F/V変換手段111は、F/V変換を行っていない間
は電源を切っておく。
The operation of the automatic frequency control device configured as described above, which is different from that of the first embodiment, will be described below.
The control unit 302 includes the F / V conversion unit 111 and the holding unit 30.
The following control is performed for 1. That is, the F / V converting means 111 converts the voltage into a voltage corresponding to the frequency of the fixed frequency signal 125 at regular time intervals, and the voltage is held by the holding means 301 and supplied to the voltage comparator 112. Also,
The F / V conversion means 111 keeps the power off while the F / V conversion is not performed.

【0030】以上のように、本実施例によれば、搬送波
信号125のF/V変換をある時間毎に行い、F/V変
換を行わない間はF/V変換手段111の電源を切るこ
とにより、消費電力を低減することができる。また、搬
送波信号125の周波数が、温度特性や時間経過によっ
て変動しても、その変動が大きくならないような間隔で
F/V変換を行うことにより、周波数変動に十分追従す
ることができる。
As described above, according to this embodiment, the F / V conversion of the carrier signal 125 is performed every certain time, and the power of the F / V conversion means 111 is turned off while the F / V conversion is not performed. As a result, power consumption can be reduced. Further, even if the frequency of the carrier signal 125 fluctuates due to temperature characteristics or the passage of time, the F / V conversion is performed at intervals such that the fluctuation does not increase, so that it is possible to sufficiently follow the frequency fluctuation.

【0031】なお、本実施例では、F/V変換を行う間
隔を一定としたが、これに限るものではなく、固定周波
数信号125の周波数変動や保持手段301の保持電圧
の変動が大きくならないうちに次のF/V変換が行われ
るようになっていればよい。また、制御手段302はC
PUによる制御であってもよい。
In the present embodiment, the interval for performing the F / V conversion is fixed, but the interval is not limited to this, and the frequency fluctuation of the fixed frequency signal 125 and the fluctuation of the holding voltage of the holding means 301 do not become large. The following F / V conversion may be performed. Further, the control means 302 is C
It may be controlled by the PU.

【0032】(実施例4)以下、本発明の第4の実施例
について、図6を参照しながら説明する。図6は本発明
の第4の実施例における自動周波数制御装置の回路系統
図である。
(Embodiment 4) A fourth embodiment of the present invention will be described below with reference to FIG. FIG. 6 is a circuit system diagram of an automatic frequency control device according to the fourth embodiment of the present invention.

【0033】図6において図1の構成と異なる点は、図
1の周波数偏移変調手段109として、固定周波数信号
125の2倍の倍固定周波数信号を生成するディジタル
発振器401と、入力信号を1/2分周する分周器40
2と、排他的論理和回路403と、信号の符号を反転さ
せる反転増幅器404、405と、制御信号に応じて2
つの入力端子間を切り換える切り換え手段406、40
7と、2つの入力の差電圧を出力する減算器408とを
設け、ディジタル発振器401の出力を倍固定周波数信
号412として出力するものである。また、F/V変換
手段110として、振幅制限を行うリミッタ回路119
と、信号を微小時間遅延させる遅延回路120と2つの
入力信号の排他的論理和を出力する排他的論理和回路1
21で構成されるエッジ検出回路と、一定時間幅のパル
ス波を生成するパルス生成回路122と、低域通過フィ
ルタ123とを設けている。さらに、F/V変換手段1
11として、入力信号の立ち上がり時において一定時間
幅のパルス波を生成するパルス発生回路409と、パル
ス列を積分する低域通過フィルタ410とを設け、また
周波数偏移変調手段109とF/V変換手段110との
間に低域通過フィルタ411を設けたものである。
6 is different from the configuration of FIG. 1 in that the frequency shift modulation means 109 of FIG. 1 uses a digital oscillator 401 for generating a double fixed frequency signal twice the fixed frequency signal 125 and an input signal of 1 Divider 40 that divides by 2
2, an exclusive OR circuit 403, inverting amplifiers 404 and 405 that invert the sign of the signal, and 2 according to the control signal.
Switching means 406, 40 for switching between two input terminals
7 and a subtractor 408 that outputs a difference voltage between two inputs are provided, and the output of the digital oscillator 401 is output as a double fixed frequency signal 412. Further, as the F / V conversion means 110, a limiter circuit 119 for limiting the amplitude is provided.
And a delay circuit 120 for delaying the signal by a minute time and an exclusive OR circuit 1 for outputting an exclusive OR of two input signals.
An edge detection circuit configured by 21, a pulse generation circuit 122 that generates a pulse wave having a constant time width, and a low pass filter 123 are provided. Furthermore, the F / V conversion means 1
A pulse generation circuit 409 for generating a pulse wave having a constant time width at the rising edge of the input signal and a low-pass filter 410 for integrating the pulse train are provided as 11, and the frequency shift modulation means 109 and the F / V conversion means are provided. A low-pass filter 411 is provided between the low-pass filter 110 and 110.

【0034】以上のように構成された自動周波数制御装
置において、図1の実施例1と異なる動作をする部分に
ついて以下に説明する。
In the automatic frequency control device configured as described above, a portion that operates differently from the first embodiment shown in FIG. 1 will be described below.

【0035】まず、ディジタル発振器401で生成され
た図7(a)に示す倍固定周波数信号は、一方では1/
2分周器402で1/2分周され、切り換え手段407
に供給される。また他方では、排他的論理和回路403
において前記1/2分周信号との間で排他的論理和が算
出され、切り換え手段406に供給される。
First, the double fixed frequency signal generated by the digital oscillator 401 shown in FIG.
The frequency is divided by 2 by the frequency divider 402, and the switching means 407 is performed.
Is supplied to. On the other hand, the exclusive OR circuit 403
At, the exclusive OR is calculated with the 1/2 frequency-divided signal and is supplied to the switching means 406.

【0036】ここで、切り換え手段406と407に供
給される信号は、図7に示されるように90°位相がず
れた信号(図7(b),(c))となる。切り換え手段
406、407は、それぞれ入力信号に応じて反転増幅
器の出力信号と、反転増幅器をバイパスした信号との間
で切り換える。
Here, the signals supplied to the switching means 406 and 407 are signals (FIGS. 7 (b) and 7 (c)) whose phases are shifted by 90 ° as shown in FIG. The switching means 406 and 407 switch between the output signal of the inverting amplifier and the signal bypassing the inverting amplifier according to the input signal.

【0037】そして、減算器408で切り換え手段40
6と407の出力信号の差を算出することにより、等価
的に倍固定周波数信号によるFSK信号124が得られ
ることになる。ただし、この信号はディジタル的な信号
となっているので、低域通過フィルタ411で高調波成
分を取り除いて波形整形され、F/V変換回路110へ
入力される。また、倍固定周波数信号412は、パルス
生成回路409に入力され、信号の立ち上がり時に一定
時間幅のパルス波を出力し、得られたパルス列を低域通
過フィルタ410で積分する。
The subtractor 408 switches the switching means 40.
By calculating the difference between the output signals of 6 and 407, the FSK signal 124 of the double fixed frequency signal is equivalently obtained. However, since this signal is a digital signal, the low-pass filter 411 removes the harmonic components to perform waveform shaping, and is input to the F / V conversion circuit 110. Further, the double fixed frequency signal 412 is input to the pulse generation circuit 409, a pulse wave having a constant time width is output at the rising edge of the signal, and the obtained pulse train is integrated by the low-pass filter 410.

【0038】以上のように、本実施例によれば、ディジ
タル発振器401を用いることにより、1/2分周器お
よび混合器をディジタル回路で構成することが可能とな
り、IC化が容易になる。また、F/V変換手段111
に固定周波数信号の2倍の周波数の倍固定周波数信号を
入力することにより、信号の立ち上がり時にのみパルス
幅を発生させればよく、リミッタ回路と、エッジを検出
するエッジ検出回路が不必要となり、部品数の低減、消
費電力の低減が可能となる。
As described above, according to the present embodiment, by using the digital oscillator 401, the 1/2 frequency divider and the mixer can be configured by a digital circuit, which facilitates IC integration. Also, the F / V conversion means 111
By inputting a double fixed frequency signal having a frequency twice as high as the fixed frequency signal to the pulse generator, it suffices to generate a pulse width only at the rising edge of the signal, and a limiter circuit and an edge detection circuit for detecting an edge are unnecessary, It is possible to reduce the number of parts and power consumption.

【0039】なお、倍固定周波数信号を生成するディジ
タル発振器401は、受信回路以外の例えばCPUのク
ロック源を分周して流用してもよい。また、低域通過フ
ィルタ411の代わりに、帯域通過フィルタとし、高調
波成分と同時に直流成分を含む低周波成分を取り除く構
成としてもよい。
Note that the digital oscillator 401 for generating the double fixed frequency signal may be used by dividing the frequency of, for example, the clock source of the CPU other than the receiving circuit. Further, instead of the low-pass filter 411, a band-pass filter may be used to remove a low-frequency component including a DC component as well as a harmonic component.

【0040】(実施例5)以下、本発明の第5の実施例
について、図8を参照しながら説明する。図8は本発明
の第5の実施例における自動周波数制御装置の回路系統
図である。図8において図7の構成と異なる点は、図7
における実施例4のF/V変換手段110として、入力
信号の立ち上がり時にのみパルス生成回路409の2倍
の時間幅のパルス波を生成するパルス生成回路501
と、パルス列を積分する低域通過フィルタ502とを設
けたものである。
(Fifth Embodiment) A fifth embodiment of the present invention will be described below with reference to FIG. FIG. 8 is a circuit system diagram of an automatic frequency control device according to the fifth embodiment of the present invention. 8 is different from the configuration of FIG. 7 in that FIG.
As the F / V conversion means 110 of the fourth embodiment, the pulse generation circuit 501 that generates a pulse wave having a time width twice that of the pulse generation circuit 409 only when the input signal rises.
And a low-pass filter 502 for integrating the pulse train.

【0041】以上のように構成された自動周波数制御装
置のおいて、F/V変換回路110以外の動作について
は実施例4と同様であるので、F/V変換回路110の
動作について以下に説明する。低域通過フィルタ411
によって帯域制限された第2のFSK信号124は、パ
ルス生成回路501において、信号の立ち上がり時にの
みパルス生成回路409の2倍の時間幅のパルス波を生
成する。そして、得られたパルス列は低域通過フィルタ
502で積分される。
In the automatic frequency control device configured as described above, the operation other than the F / V conversion circuit 110 is the same as that of the fourth embodiment. Therefore, the operation of the F / V conversion circuit 110 will be described below. To do. Low pass filter 411
In the pulse generation circuit 501, the second FSK signal 124 band-limited by is generated a pulse wave having a time width double that of the pulse generation circuit 409 only at the rising edge of the signal. Then, the obtained pulse train is integrated by the low pass filter 502.

【0042】以上のように、本実施例によれば、F/V
変換回路110におけるパルス波の生成数は実施例4の
場合と比べて半分となるが、生成されるパルス波の時間
幅は2倍となっているので、低域通過フィルタ502で
積分される結果は実施例4の場合とほぼ同等になる。し
たがって、リミッタ回路と、エッジ検出回路が不要とな
り、部品数の低減、消費電力の低減が可能となる。
As described above, according to this embodiment, F / V
The number of pulse waves generated in the conversion circuit 110 is half that in the case of the fourth embodiment, but since the time width of the pulse waves generated is doubled, the result of integration by the low-pass filter 502. Is almost the same as that of the fourth embodiment. Therefore, the limiter circuit and the edge detection circuit are not required, and the number of parts and power consumption can be reduced.

【0043】(実施例6)以下、本発明の第6の実施例
について、図9を参照しながら説明する。図9は本発明
の第6の実施例における自動周波数制御装置の回路系統
図である。
(Sixth Embodiment) A sixth embodiment of the present invention will be described below with reference to FIG. FIG. 9 is a circuit system diagram of an automatic frequency control device according to the sixth embodiment of the present invention.

【0044】図9において、各構成要素101〜10
9、112、113は図1の構成と同様なものである。
図9において図1の構成と異なるのは、F/V変換手段
110、111を構成している要素のうちの低域通過フ
ィルタ123を取り除き、電圧比較器112と平均化手
段113との間に低域通過フィルタ601を新たに設け
た点である。
In FIG. 9, each constituent element 101 to 10
Reference numerals 9, 112, and 113 have the same configuration as that of FIG.
9 is different from the configuration of FIG. 1 in that the low-pass filter 123 among the elements configuring the F / V conversion means 110 and 111 is removed and the voltage comparator 112 and the averaging means 113 are provided. This is the point where a low pass filter 601 is newly provided.

【0045】以上のように構成された自動周波数制御装
置において、受信したFSK信号101をその搬送波周
波数とほぼ等しい周波数で直接変換し、I、Q信号を得
た後、受信したFSK信号101の搬送波信号よりも低
い固定周波数で第2のFSK信号124を得る動作につ
いては、実施例1で説明した通りで割愛し、それ以降の
動作について、以下で説明する。
In the automatic frequency control device configured as described above, the received FSK signal 101 is directly converted at a frequency substantially equal to its carrier frequency to obtain I and Q signals, and then the carrier of the received FSK signal 101 is obtained. The operation of obtaining the second FSK signal 124 at a fixed frequency lower than that of the signal will be omitted as described in the first embodiment, and the operation thereafter will be described below.

【0046】周波数変換手段109により得られた第2
のFSK信号124は、リミッタ回路119で振幅制限
され、エッジ検出回路120で、信号の立ち上がり・立
ち下がりのエッジを検出する。そして、得られたエッジ
の立ち上がり時に、パルス生成回路122で、一定時間
幅のパルス波を生成し、第2のFSK信号にほぼ比例し
た密度のパルス列が得られる。また、一方のF/V変換
手段111においても、周波数偏移変調手段109から
の固定周波数信号出力124に対し、同様の処理が施さ
れ、固定周波数信号の周波数に対応した密度のパルス列
が得られる。そして、電圧比較器112において、F/
V変換手段110と111のパルス列どうしの減算が行
われる。そして、得られた差電圧を低域通過フィルタ6
01に入力することにより、復調結果126が得られ
る。この結果を用いて平均化手段113で平均値を求め
て電圧制御発振器105を制御する動作は、実施例1で
説明した通りである。
Second obtained by frequency conversion means 109
The amplitude of the FSK signal 124 is limited by the limiter circuit 119, and the edge detection circuit 120 detects rising and falling edges of the signal. Then, at the rising edge of the obtained edge, the pulse generation circuit 122 generates a pulse wave having a constant time width, and a pulse train having a density approximately proportional to the second FSK signal is obtained. Further, also in one of the F / V conversion means 111, similar processing is performed on the fixed frequency signal output 124 from the frequency shift modulation means 109, and a pulse train having a density corresponding to the frequency of the fixed frequency signal is obtained. . Then, in the voltage comparator 112, F /
Subtraction between the pulse trains of the V conversion means 110 and 111 is performed. Then, the obtained difference voltage is passed through the low pass filter 6
By inputting 01, the demodulation result 126 is obtained. The operation of obtaining the average value by the averaging means 113 using this result and controlling the voltage controlled oscillator 105 is as described in the first embodiment.

【0047】以上のように、本実施例によれば、F/V
変換手段110、111で、それぞれの入力信号の周波
数にほぼ比例した密度のパルス列を得、これらのパルス
列どうしの減算を行ったあとでフィルタリングを行うこ
とにより、F/V変換手段110、111の双方に必要
だった低域通過フィルタを電圧比較器の後段の一つで済
ますことが可能となる。
As described above, according to this embodiment, the F / V
Both the F / V conversion means 110 and 111 are obtained by obtaining pulse trains having a density substantially proportional to the frequency of each input signal by the conversion means 110 and 111, performing subtraction between these pulse trains, and then performing filtering. The low-pass filter required for the above can be completed with one of the latter stages of the voltage comparator.

【0048】(実施例7)以下、本発明の第7の実施例
について、図10を参照しながら説明する。図10は本
発明の第7の実施例における自動周波数制御装置の回路
系統図である。
(Embodiment 7) Hereinafter, a seventh embodiment of the present invention will be described with reference to FIG. FIG. 10 is a circuit system diagram of an automatic frequency control device according to the seventh embodiment of the present invention.

【0049】図10において、各構成要素101〜10
9、112、113は図1の構成と同様なものである。
図10において図1の構成と異なる点は、F/V変換手
段111を取り除き、電圧比較器112の前段に電圧を
保持する保持手段701と、F/V変換手段110の入
力を、第2のFSK信号出力124と固定周波数信号出
力125との間で切り換える第1の切り換え手段702
と、前記F/V変換手段110の出力を、電圧比較器1
12と保持手段701との間で切り換える第2の切り換
え手段703と、前記保持手段701と切り換え手段7
02、703とを制御する制御手段704とを設けた点
である。
In FIG. 10, each constituent element 101 to 10
Reference numerals 9, 112, and 113 have the same configuration as that of FIG.
10 is different from the configuration of FIG. 1 in that the F / V conversion means 111 is removed and the holding means 701 that holds the voltage in the preceding stage of the voltage comparator 112 and the input of the F / V conversion means 110 are connected to the second input. First switching means 702 for switching between the FSK signal output 124 and the fixed frequency signal output 125.
And the output of the F / V conversion means 110 to the voltage comparator 1
Second switching means 703 for switching between 12 and the holding means 701, the holding means 701 and the switching means 7
02, 703 and a control means 704 for controlling.

【0050】以上のように構成された自動周波数制御装
置において、受信したFSK信号101をその搬送波周
波数とほぼ等しい周波数で直接変換し、I、Q信号を得
た後、受信したFSK信号101の搬送波信号よりも低
い固定周波数信号で第2のFSK信号124を得る動作
については、実施例1で説明した通りで割愛し、それ以
降の動作について、以下で説明する。
In the automatic frequency control device configured as described above, the received FSK signal 101 is directly converted at a frequency substantially equal to its carrier frequency to obtain I and Q signals, and then the carrier of the received FSK signal 101 is obtained. The operation of obtaining the second FSK signal 124 with a fixed frequency signal lower than the signal will be omitted as described in the first embodiment, and the operation thereafter will be described below.

【0051】通常切り換え手段702、703はそれぞ
れ第2のFSK信号124と電圧比較器112に接続さ
れている。制御手段704は、例えば、ある一定周期毎
に切り換え手段702、703を制御し、それぞれ固定
周波数信号125と保持手段701に接続し、F/V変
換手段110において固定周波数信号125の周波数に
対応する電圧を、保持手段701に供給し、保持させ
る。以降、第2のFSK信号124のF/V変換出力と
保持手段701の保持電圧の間で電圧比較をし、その平
均値を用いて電圧制御発振器を制御する動作について
は、実施例1で説明した通りである。
The normal switching means 702 and 703 are respectively connected to the second FSK signal 124 and the voltage comparator 112. The control unit 704 controls, for example, the switching units 702 and 703 at fixed intervals, connects the fixed frequency signal 125 and the holding unit 701, respectively, and corresponds to the frequency of the fixed frequency signal 125 in the F / V conversion unit 110. The voltage is supplied to the holding means 701 and held. Hereinafter, the operation of performing the voltage comparison between the F / V conversion output of the second FSK signal 124 and the holding voltage of the holding means 701 and controlling the voltage controlled oscillator using the average value thereof will be described in the first embodiment. As I did.

【0052】以上のように、本実施例によれば、ある一
定周期毎にF/V変換手段110において固定周波数信
号125のF/V変換を行い、保持手段701に保持さ
せることにより、F/V変換手段111が不要となり、
部品数、消費電力の低減を可能とする。
As described above, according to the present embodiment, F / V conversion of the fixed frequency signal 125 is performed in the F / V conversion means 110 at a certain fixed cycle and the fixed frequency signal 125 is held in the holding means 701, whereby F / V conversion is performed. V conversion means 111 becomes unnecessary,
It is possible to reduce the number of parts and power consumption.

【0053】なお、本実施例では、切り換え手段70
2、703を固定周波数信号125と保持回路701に
切り換えるタイミングをある一定周期毎としたが、これ
に限るものではなく、例えば、受信機自身にとって不要
なデータが送られている間にこの切り換えング制御を行
うようにしてもよい。また、制御手段704はCPUに
よる制御であってもよい。
In this embodiment, the switching means 70
The timing of switching 2, 703 to the fixed frequency signal 125 and the holding circuit 701 is set at a certain fixed cycle, but the timing is not limited to this. For example, this switching may be performed while unnecessary data is being sent to the receiver itself. You may make it control. Further, the control unit 704 may be controlled by the CPU.

【0054】また、本発明は前述の各実施例に限定され
るものではなく、例えば、低域通過フィルタ107、1
08と周波数偏移変調手段109との間にそれぞれリミ
ッタ回路を設けた構成としてもよい。
Further, the present invention is not limited to the above-mentioned embodiments, and for example, the low pass filters 107, 1
A limiter circuit may be provided between the 08 and the frequency shift keying means 109.

【0055】[0055]

【発明の効果】以上のように本発明によれば、受信した
FSK信号をベースバンド信号に直接変換した後、受信
したFSK信号の搬送波信号より低い固定周波数信号で
第2のFSK信号とした後にF/V変換を行うため、変
調指数が低いFSK信号に対しても、搬送波信号と電圧
制御発振器との間の周波数差をより正確に検出すること
が可能となる。また、多値化されたFSK信号において
も、各シンボルが搬送波信号を中心として対称に配置さ
れていれば、そのF/V変換結果の平均値電圧も中心周
波数に対応した電圧で一定となるため、自動周波数制御
が可能となる。また、本発明の構成によれば、復調結果
を得るために必要な構成に加えて数個の回路を追加する
だけでよく、低消費電力で簡単な構成で自動周波数制御
装置が実現できる。
As described above, according to the present invention, after the received FSK signal is directly converted into the baseband signal, the fixed frequency signal lower than the carrier signal of the received FSK signal is used as the second FSK signal. Since the F / V conversion is performed, the frequency difference between the carrier wave signal and the voltage controlled oscillator can be detected more accurately even for the FSK signal having a low modulation index. Also, in the multi-valued FSK signal, if each symbol is arranged symmetrically with respect to the carrier signal, the average value voltage of the F / V conversion result is also constant at the voltage corresponding to the center frequency. , Automatic frequency control becomes possible. Further, according to the configuration of the present invention, it is only necessary to add a few circuits in addition to the configuration required to obtain the demodulation result, and it is possible to realize an automatic frequency control device with low power consumption and a simple configuration.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例における自動周波数制御
装置の回路系統図
FIG. 1 is a circuit system diagram of an automatic frequency control device according to a first embodiment of the present invention.

【図2】同実施例の要部である電圧制御発振器の制御電
圧対出力周波数特性図
FIG. 2 is a control voltage vs. output frequency characteristic diagram of a voltage controlled oscillator, which is a main part of the embodiment.

【図3】本発明の第2の実施例における自動周波数制御
装置の回路系統図
FIG. 3 is a circuit system diagram of an automatic frequency control device according to a second embodiment of the present invention.

【図4】同実施例においてビット同期用データを示した
波形図
FIG. 4 is a waveform chart showing data for bit synchronization in the embodiment.

【図5】本発明の第3の実施例における自動周波数制御
装置の回路系統図
FIG. 5 is a circuit system diagram of an automatic frequency control device according to a third embodiment of the present invention.

【図6】本発明の第4の実施例における自動周波数制御
装置の回路系統図
FIG. 6 is a circuit system diagram of an automatic frequency control device according to a fourth embodiment of the present invention.

【図7】同実施例における要部の出力信号を示した波形
FIG. 7 is a waveform diagram showing an output signal of a main part in the embodiment.

【図8】本発明の第5の実施例における自動周波数制御
装置の回路系統図
FIG. 8 is a circuit system diagram of an automatic frequency control device according to a fifth embodiment of the present invention.

【図9】本発明の第6の実施例における自動周波数制御
装置の回路系統図
FIG. 9 is a circuit system diagram of an automatic frequency control device according to a sixth embodiment of the present invention.

【図10】本発明の第7の実施例における自動周波数制
御装置の回路系統図
FIG. 10 is a circuit system diagram of an automatic frequency control device according to a seventh embodiment of the present invention.

【図11】従来の自動周波数制御装置の回路系統図FIG. 11 is a circuit system diagram of a conventional automatic frequency control device.

【図12】従来の自動周波数制御装置の一例における要
部の出力信号を示した波形図
FIG. 12 is a waveform diagram showing an output signal of a main part in an example of a conventional automatic frequency control device.

【図13】従来の自動周波数制御装置の一例における4
値FSK信号の信号成分図
FIG. 13: 4 in an example of a conventional automatic frequency control device
Value FSK signal component diagram

【符号の説明】[Explanation of symbols]

102 増幅器 103、104 混合器 105 電圧制御発振器 106 移相器 107、108 低域通過フィルタ 109 周波数偏移変調手段 110、111 F/V変換手段 112 電圧比較器 113 平均化手段 114 発振器 115 移相器 116、117 混合器 118 減算器 119 リミッタ回路 120 遅延回路 121 排他的論理和回路 122 パルス生成回路 123 低域通過フィルタ 126 移相器 127 加算器 201 保持手段 202 制御手段 301 保持手段 302 制御手段 401 デジタル発振器 402 分周器 403 排他的論理和回路 404、405 反転増幅器 406、407 切り換え手段 408 減算器 409 パルス生成回路 410 低域通過フィルタ 411 低域通過フィルタ 501 パルス生成回路 502 低域通過フィルタ 601 低域通過フィルタ 701 保持手段 702、703 切り換え手段 704 制御手段 801 復調回路 802 リミッタ回路 803 エッジ検出回路 804 パルス生成回路 805 積分回路 806 平均値回路 807 制御回路 102 Amplifier 103, 104 Mixer 105 Voltage Controlled Oscillator 106 Phase Shifter 107, 108 Low Pass Filter 109 Frequency Shift Modulation Means 110, 111 F / V Conversion Means 112 Voltage Comparator 113 Averaging Means 114 Oscillator 115 Phase Shifter 116, 117 mixer 118 subtractor 119 limiter circuit 120 delay circuit 121 exclusive OR circuit 122 pulse generation circuit 123 low-pass filter 126 phase shifter 127 adder 201 holding means 202 control means 301 holding means 302 control means 401 digital Oscillator 402 Frequency divider 403 Exclusive OR circuit 404, 405 Inverting amplifier 406, 407 Switching means 408 Subtractor 409 Pulse generation circuit 410 Low pass filter 411 Low pass filter 501 Pulse generation circuit 502 Low pass Over filter 601 low-pass filter 701 holding means 702, 703 switching unit 704 control unit 801 demodulating circuit 802 a limiter circuit 803 edge detection circuit 804 pulse generating circuit 805 integrating circuit 806 averaging circuit 807 control circuit

───────────────────────────────────────────────────── フロントページの続き (72)発明者 横崎 克司 神奈川県横浜市港北区綱島四丁目3番1号 松下通信工業株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Katsushi Yokozaki 4-3-1 Tsunashima, Kohoku-ku, Yokohama-shi, Kanagawa Matsushita Communication Industrial Co., Ltd.

Claims (17)

【特許請求の範囲】[Claims] 【請求項1】 周波数偏移変調された第1の周波数偏移
変調信号を増幅する増幅器と、前記第1の周波数偏移変
調信号の搬送波信号とほぼ等しい周波数を生成する電圧
制御発振器と、前記電圧制御発振器の出力信号の位相を
90°移相する移相器と、前記増幅器の出力信号と前記
電圧制御発振器の出力信号を混合する第1の混合器と、
前記増幅器の出力信号と前記移相器の出力信号を混合す
る第2の混合器と、前記第1の混合器の出力信号を帯域
制限し、同相ベースバンド信号を取り出す第1の低域通
過フィルタと、前記第2の混合器の出力信号を帯域制限
し、直交ベースバンド信号を取り出す第2の低域通過フ
ィルタと、前記同相ベースバンド信号と前記直交ベース
バンド信号から、前記第1の周波数偏移変調信号の搬送
波信号より低い固定周波数信号で周波数偏移変調し、得
られた第2の周波数偏移変調信号と前記固定周波数信号
とを出力する周波数偏移変調手段と、前記周波数偏移変
調手段により周波数偏移変調された信号を周波数にほぼ
比例した電圧に変換する第1の周波数電圧変換手段と、
前記固定周波数信号を周波数にほぼ比例した電圧に変換
する第2の周波数電圧変換手段と、前記第1の周波数電
圧変換手段の出力電圧と前記第2の周波数電圧変換手段
の出力電圧とを比較した結果を復調信号として出力する
電圧比較器と、前記電圧比較器の出力を、データレート
に比べて十分長い時間で平均化し、その出力を用いて前
記電圧制御発振器を制御する平均化手段とを有すること
を特徴とする自動周波数制御装置。
1. An amplifier for amplifying a frequency shift keyed first frequency shift keying signal, a voltage controlled oscillator for generating a frequency substantially equal to a carrier signal of the first frequency shift keying signal, and A phase shifter that shifts the phase of the output signal of the voltage controlled oscillator by 90 °; a first mixer that mixes the output signal of the amplifier and the output signal of the voltage controlled oscillator;
A second mixer for mixing the output signal of the amplifier and the output signal of the phase shifter, and a first low-pass filter for band-limiting the output signal of the first mixer to extract an in-phase baseband signal. A second low-pass filter for band-limiting the output signal of the second mixer to extract a quadrature baseband signal, and the first frequency deviation from the in-phase baseband signal and the quadrature baseband signal. Frequency shift keying means for frequency shift keying a fixed frequency signal lower than the carrier signal of the transmodulation signal, and outputting the obtained second frequency shift keying signal and the fixed frequency signal, and the frequency shift keying First frequency-voltage conversion means for converting the signal frequency-shift-modulated by the means into a voltage substantially proportional to frequency,
A second frequency voltage conversion means for converting the fixed frequency signal into a voltage substantially proportional to the frequency, and an output voltage of the first frequency voltage conversion means and an output voltage of the second frequency voltage conversion means were compared. It has a voltage comparator for outputting the result as a demodulation signal, and an averaging means for averaging the output of the voltage comparator in a time sufficiently longer than the data rate and controlling the voltage controlled oscillator using the output. An automatic frequency control device characterized in that
【請求項2】 周波数偏移変調手段として、固定周波数
信号を生成する固定周波数発振器と、前記発振器の出力
信号の位相を90°移相する第2の移相器と、同相ベー
スバンド信号と前記第2の移相器の出力信号を混合する
第3の混合器と、直交ベースバンド信号と前記固定周波
数発振器の出力信号を混合する第4の混合器と、前記第
3の混合器と第4の混合器の出力信号の差を取り、第2
の周波数偏移変調信号を得る減算器とを有し、前記第2
の周波数偏移変調信号と前記固定周波数信号を出力する
ことを特徴とする請求項1記載の自動周波数制御装置。
2. A frequency shift keying means for generating a fixed frequency signal, a fixed frequency oscillator, a second phase shifter for shifting a phase of an output signal of the oscillator by 90 °, an in-phase baseband signal and the in-phase baseband signal. A third mixer that mixes the output signals of the second phase shifter, a fourth mixer that mixes the quadrature baseband signal and the output signal of the fixed frequency oscillator, the third mixer and the fourth mixer. The difference between the output signals of the mixer of
A subtractor for obtaining the frequency shift keying signal of
2. The automatic frequency control device according to claim 1, wherein the frequency shift keying signal of 1 and the fixed frequency signal are output.
【請求項3】 第1の周波数電圧変換手段として、周波
数偏移変調手段の出力信号を振幅制限する第1のリミッ
タ回路と、前記振幅制限された信号の立ち上がり・立ち
下がりのエッジを検出する第1のエッジ検出回路と、前
記第1のエッジ検出回路で検出されたエッジの立ち上が
り時に一定時間幅のパルス波を生成する第1のパルス生
成回路と、前記第1のパルス生成回路にて生成されたパ
ルス列を積分する第3の低域通過フィルタとを有するこ
とを特徴とする請求項1記載の自動周波数制御装置。
3. A first limiter circuit as the first frequency-voltage converting means for limiting the amplitude of the output signal of the frequency shift keying means, and a first limiter circuit for detecting rising / falling edges of the amplitude-limited signal. No. 1 edge detection circuit, a first pulse generation circuit that generates a pulse wave having a constant time width at the rising edge of the edge detected by the first edge detection circuit, and the first pulse generation circuit. An automatic frequency control device according to claim 1, further comprising a third low-pass filter for integrating the pulse train.
【請求項4】 第2の周波数電圧変換手段として、周波
数偏移変調手段の出力信号を振幅制限する第2のリミッ
タ回路と、前記振幅制限された信号の立ち上がり・立ち
下がりのエッジを検出する第2のエッジ検出回路と、前
記第2のエッジ検出回路で検出されたエッジの立ち上が
り時に一定時間幅のパルス波を生成する第2のパルス生
成回路と、前記第2のパルス生成回路にて生成されたパ
ルス列を積分する第4の低域通過フィルタとを有し、第
1の周波数電圧変換手段と同一の周波数電圧特性とした
ことを特徴とする請求項1記載の自動周波数制御装置。
4. A second limiter circuit as the second frequency-voltage converting means for limiting the amplitude of the output signal of the frequency shift modulation means, and a second limiter circuit for detecting the rising and falling edges of the amplitude-limited signal. A second edge detection circuit, a second pulse generation circuit that generates a pulse wave having a constant time width at the rising edge of the edge detected by the second edge detection circuit, and a second pulse generation circuit that is generated by the second pulse generation circuit. An automatic frequency control device according to claim 1, further comprising a fourth low-pass filter for integrating the pulse train, and having the same frequency-voltage characteristic as the first frequency-voltage converting means.
【請求項5】 第1の周波数偏移変調信号は、マークと
スペースが交互に繰り返される偶数個のデータ列が一定
周期毎に挿入されている2値周波数偏移変調信号であ
り、平均化手段の出力を保持する第1の保持手段と、前
記平均化手段と前記第1の保持手段とを制御する第1の
制御手段とを設け、前記第1の制御手段は、前記データ
列の区間において前記平均化手段で復調結果の平均化を
行い、得られた値を前記第1の保持手段で保持して電圧
制御発振器に供給し、前記データ列の区間以外は前記平
均化手段の電源を切るように制御することを特徴とする
請求項1記載の自動周波数制御装置。
5. The first frequency shift keying signal is a binary frequency shift keying signal in which an even number of data strings in which marks and spaces are alternately repeated are inserted at regular intervals, and the averaging means. Is provided, and first control means for controlling the averaging means and the first holding means are provided, and the first control means is provided in the section of the data string. The averaging means averages the demodulation results, the obtained value is held by the first holding means and supplied to the voltage controlled oscillator, and the power of the averaging means is turned off except for the section of the data string. The automatic frequency control device according to claim 1, wherein the automatic frequency control device is controlled as follows.
【請求項6】 第1の周波数偏移変調信号として、2値
周波数偏移変調信号の代わりに、正側の最大周波数偏移
に対応するシンボルと負側の最大周波数偏移に対応する
シンボルが交互に繰り返される偶数個のデータ列が挿入
されている多値周波数偏移変調信号としたことを特徴と
する請求項5記載の自動周波数制御装置。
6. As the first frequency shift keying signal, a symbol corresponding to the maximum frequency shift on the positive side and a symbol corresponding to the maximum frequency shift on the negative side are used instead of the binary frequency shift keying signal. 6. The automatic frequency control device according to claim 5, wherein the multi-valued frequency shift keying signal has an even number of data strings which are alternately repeated.
【請求項7】 第2の周波数電圧変換手段の出力を保持
して電圧比較器に供給する第2の保持手段と、前記第2
の周波数電圧変換手段と前記第2の保持手段とを制御す
る第2の制御手段とを設け、前記第2の制御手段は、一
定周期毎に前記第2の周波数電圧変換手段に電源を投入
し、固定周波数信号の周波数電圧変換を行い、得られた
電圧を前記第2の保持手段で保持して電圧比較器に供給
することを特徴とする請求項1記載の自動周波数制御装
置。
7. A second holding means for holding the output of the second frequency-voltage converting means and supplying it to a voltage comparator, and the second holding means.
Second frequency control means for controlling the frequency voltage conversion means and the second holding means are provided, and the second control means turns on the second frequency voltage conversion means at regular intervals. 2. The automatic frequency control device according to claim 1, wherein frequency conversion is performed on the fixed frequency signal, and the obtained voltage is held by the second holding means and supplied to the voltage comparator.
【請求項8】 固定周波数発振器と第2の移相器の代わ
りに、固定周波数信号の2倍の周波数の倍固定周波数信
号と、前記倍固定周波数信号を1/2分周する1/2分
周器と、前記倍固定周波数信号と前記1/2分周器の出
力信号の排他的論理和を出力する排他的論理和回路とを
設け、前記排他的論理和回路の出力を第3の混合器に供
給し、前記1/2分周器の出力を第4の混合器に供給す
ることを特徴とする請求項2記載の自動周波数制御装
置。
8. Instead of the fixed frequency oscillator and the second phase shifter, a double fixed frequency signal having a frequency twice as high as the fixed frequency signal, and ½ of the frequency of the double fixed frequency signal. A frequency divider and an exclusive OR circuit for outputting an exclusive OR of the double fixed frequency signal and the output signal of the 1/2 frequency divider, and the output of the exclusive OR circuit is combined with the third mixing circuit. 3. The automatic frequency control device according to claim 2, wherein the automatic frequency control device supplies the output of the 1/2 frequency divider to the fourth mixer.
【請求項9】 周波数偏移変調手段と第1の周波数電圧
変換手段との間に、第2の周波数偏移変調信号の信号帯
域を通過させる第5の低域通過フィルタを設け、高調波
成分を取り除き、第2の周波数偏移変調信号の波形を整
形することを特徴とする請求項8記載の自動周波数制御
装置。
9. A fifth low-pass filter that passes the signal band of the second frequency shift keying signal is provided between the frequency shift keying means and the first frequency voltage converting means, and a harmonic component is provided. 9. The automatic frequency control device according to claim 8, wherein the waveform of the second frequency shift keying signal is shaped by removing the.
【請求項10】 周波数偏移変調手段と第1の周波数電
圧変換手段との間に、第2の周波数偏移変調信号の信号
帯域を通過させる帯域通過フィルタを設け、高調波成分
と低周波成分を取り除き、第2の周波数偏移変調信号の
波形を整形することを特徴とする請求項8記載の自動周
波数制御装置。
10. A band pass filter for passing a signal band of a second frequency shift keying signal is provided between the frequency shift keying unit and the first frequency voltage converting unit, and a harmonic component and a low frequency component are provided. 9. The automatic frequency control device according to claim 8, wherein the waveform of the second frequency shift keying signal is shaped by removing the.
【請求項11】 第3の混合器は、入力信号の符号を反
転する反転増幅器と、排他的論理和回路の出力信号に応
じて前記反転増幅器の出力信号と前記反転増幅器をバイ
パスしたものとの間で出力を切り換える第1の切り換え
手段とを有し、第4の混合器は、入力信号の符号を反転
する反転増幅器と、1/2分周器の出力信号に応じて前
記反転増幅器の出力信号と前記反転増幅器をバイパスし
たものとの間で出力を切り換える第2の切り換え手段と
を有することを特徴とする請求項8記載の自動周波数制
御装置。
11. The third mixer comprises an inverting amplifier that inverts a sign of an input signal, and an output signal of the inverting amplifier and a device that bypasses the inverting amplifier according to an output signal of the exclusive OR circuit. A fourth mixer for inverting the sign of the input signal, and a first mixer for switching the output between the inverting amplifier and the output of the inverting amplifier according to the output signal of the 1/2 frequency divider. 9. The automatic frequency control device according to claim 8, further comprising second switching means for switching an output between a signal and a signal bypassing the inverting amplifier.
【請求項12】 周波数偏移変調手段において、固定周
波数信号を出力する代わりに、倍固定周波数信号を出力
し、第2の周波数電圧変換手段として、入力信号の立ち
上がり時に一定時間幅のパルス幅を生成する第3のパル
ス生成回路と、前記第3のパルス生成回路の出力を積分
する第6の低域通過フィルタとを有することを特徴とす
る請求項8記載の自動周波数制御装置。
12. The frequency shift keying means outputs a double fixed frequency signal instead of outputting a fixed frequency signal, and the second frequency voltage converting means outputs a pulse width of a constant time width at the rising of the input signal. 9. The automatic frequency control device according to claim 8, further comprising a third pulse generating circuit for generating and a sixth low pass filter for integrating an output of the third pulse generating circuit.
【請求項13】 第1の周波数電圧変換手段として、入
力信号の立ち上がり時に第3のパルス生成回路の2倍の
時間幅のパルス波を生成する第4のパルス生成回路と、
前記パルス生成回路の出力を積分する第7の低域通過フ
ィルタとを有することを特徴とする請求項12記載の自
動周波数制御装置。
13. A fourth pulse generating circuit as the first frequency-voltage converting means, which generates a pulse wave having a time width twice that of the third pulse generating circuit when the input signal rises,
13. The automatic frequency control device according to claim 12, further comprising a seventh low pass filter that integrates the output of the pulse generation circuit.
【請求項14】 第1の周波数電圧変換手段として、周
波数偏移変調信号を振幅制限する第3のリミッタ回路
と、前記振幅制限された信号の立ち上がり・立ち下がり
のエッジを検出する第3のエッジ検出回路と、前記第3
のエッジ検出回路で検出されたエッジの立ち上がり時に
一定時間幅のパルス波を生成する第5のパルス生成回路
とを有し、第2のF/V変換手段として、固定周波数信
号を振幅制限する第4のリミッタ回路と、前記振幅制限
された信号の立ち上がり・立ち下がりのエッジを検出す
る第4のエッジ検出回路と、前記第4のエッジ検出回路
で検出されたエッジの立ち上がり時に一定時間幅のパル
ス波を生成する第6のパルス生成回路とを有し、さらに
電圧比較器の出力を積分する第8の低域通過フィルタを
設け、前記第1と第2の周波数電圧変換手段の出力パル
ス列に対して、前記電圧比較器で差分をとり、その出力
を前記第8の低域通過フィルタで積分することを特徴と
する請求項1記載の自動周波数制御装置。
14. A third limiter circuit as the first frequency-voltage converting means for limiting the amplitude of the frequency shift keying signal, and a third edge for detecting the rising and falling edges of the amplitude limited signal. A detection circuit, and the third
And a fifth pulse generation circuit for generating a pulse wave having a constant time width at the rising edge of the edge detected by the edge detection circuit, and as a second F / V conversion means, a fixed frequency signal is amplitude limited. 4 limiter circuit, a fourth edge detection circuit for detecting rising and falling edges of the amplitude-limited signal, and a pulse having a constant time width at the rising edge of the edge detected by the fourth edge detection circuit. A sixth pulse generating circuit for generating a wave, and further an eighth low pass filter for integrating the output of the voltage comparator is provided, with respect to the output pulse trains of the first and second frequency-voltage converting means. 2. The automatic frequency control device according to claim 1, wherein the voltage comparator takes a difference and the output is integrated by the eighth low pass filter.
【請求項15】 第2の周波数電圧変換手段の代わり
に、第3の保持手段と、第1の周波数電圧変換手段の入
力を周波数変換手段との出力と固定周波数信号出力との
間で切り換える第3の切り換え手段と、第1の周波数電
圧変換手段の出力を、電圧比較器の入力と前記第3の保
持手段との間で切り換える第4の切り換え手段とを設
け、通常前記第3の切り換え手段と前記第4の切り換え
手段はそれぞれ前記周波数変換手段と前記電圧比較手段
に接続されているが、ある一定周期毎に前記第3の切り
換え手段と第4の切り換え手段をそれぞれ固定周波数信
号出力と第3の保持手段とに切り換え、第2の周波数偏
移変調信号の搬送波信号の周波数の周波数電圧変換結果
を第3の保持手段に保持させることを特徴とする請求項
1記載の自動周波数制御装置。
15. Instead of the second frequency-voltage converting means, the third holding means and the input of the first frequency-voltage converting means are switched between the output of the frequency-converting means and the fixed frequency signal output. And a fourth switching means for switching the output of the first frequency-voltage conversion means between the input of the voltage comparator and the third holding means, and usually the third switching means. And the fourth switching means are respectively connected to the frequency converting means and the voltage comparing means, but the third switching means and the fourth switching means are respectively provided with a fixed frequency signal output and 3. The automatic frequency control according to claim 1, wherein the third holding means holds the frequency-voltage conversion result of the frequency of the carrier signal of the second frequency shift keying signal by switching to the third holding means. apparatus.
【請求項16】 第1の低域通過フィルタと周波数変換
手段との間に第5のリミッタ回路を設け、第2の低域通
過フィルタと周波数変換手段との間に第6のリミッタ回
路を設けたことを特徴とする請求項1記載の自動周波数
制御装置。
16. A fifth limiter circuit is provided between the first low-pass filter and the frequency conversion means, and a sixth limiter circuit is provided between the second low-pass filter and the frequency conversion means. The automatic frequency control device according to claim 1, wherein
【請求項17】 平均化手段は、データ・レートに比べ
て十分低い遮断周波数を持つ第9の低域通過フィルタで
ある請求項1記載の自動周波数制御装置。
17. The automatic frequency controller according to claim 1, wherein the averaging means is a ninth low pass filter having a cutoff frequency sufficiently lower than the data rate.
JP24006594A 1993-12-22 1994-10-04 Automatic frequency control device Expired - Fee Related JP3178268B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP24006594A JP3178268B2 (en) 1994-10-04 1994-10-04 Automatic frequency control device
US08/360,648 US5633898A (en) 1993-12-22 1994-12-21 Automatic frequency control apparatus for FSK receiver and FSK receiver including the same
CN94113264A CN1086530C (en) 1993-12-22 1994-12-22 Automatic frequency Control Apparatus for FSK receiver and FSK receiver including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24006594A JP3178268B2 (en) 1994-10-04 1994-10-04 Automatic frequency control device

Publications (2)

Publication Number Publication Date
JPH08107428A true JPH08107428A (en) 1996-04-23
JP3178268B2 JP3178268B2 (en) 2001-06-18

Family

ID=17053971

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24006594A Expired - Fee Related JP3178268B2 (en) 1993-12-22 1994-10-04 Automatic frequency control device

Country Status (1)

Country Link
JP (1) JP3178268B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6046628A (en) * 1997-06-24 2000-04-04 Nec Corporation Demodulating device comprising a small circuit and a small consumption power
US6332007B1 (en) 1997-12-12 2001-12-18 Nec Corporation Automatic frequency control in FSK receiver using voltage window deviation
KR100419427B1 (en) * 1996-06-24 2004-05-31 삼성전자주식회사 Method for adjusting frequency of voltage control oscillator in wireless communication system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100419427B1 (en) * 1996-06-24 2004-05-31 삼성전자주식회사 Method for adjusting frequency of voltage control oscillator in wireless communication system
US6046628A (en) * 1997-06-24 2000-04-04 Nec Corporation Demodulating device comprising a small circuit and a small consumption power
US6332007B1 (en) 1997-12-12 2001-12-18 Nec Corporation Automatic frequency control in FSK receiver using voltage window deviation

Also Published As

Publication number Publication date
JP3178268B2 (en) 2001-06-18

Similar Documents

Publication Publication Date Title
US5633898A (en) Automatic frequency control apparatus for FSK receiver and FSK receiver including the same
JP2982567B2 (en) Receiver
US6195400B1 (en) Two-mode demodulating apparatus
US5414736A (en) FSK data receiving system
JP3087459B2 (en) FSK data demodulator
JP2000049882A (en) Clock synchronization circuit
JPS5831065B2 (en) FSK demodulator
JP3178268B2 (en) Automatic frequency control device
JPH06268694A (en) Fsk demodulator for direct converter receiver
JPH0897874A (en) Offset qpsk demodulator
JP3178276B2 (en) Direct conversion receiver
JP3368936B2 (en) Direct conversion FSK receiver
JPH07107127A (en) Fsk demodulator
JPH0654005A (en) Automatic frequency control circuit
JP3658768B2 (en) FM receiver
JP2006148627A (en) Demodulator of frequency modulation signal and demodulation method of frequency modulation signal
JPH066397A (en) Delay detector
JP2000236364A (en) Digital demodulator
JPH10257109A (en) Automatic frequency controller for fsk receiver
JPH07288552A (en) Demodulator for frequency shift keying signal
JP3608230B2 (en) Receiver
JP2692440B2 (en) FSK data reception method
JP3097582B2 (en) Frequency sweep circuit
JPH07107126A (en) Frequency shift keying data demodulator
JPH11261658A (en) Demodulator

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080413

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090413

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees