KR100419255B1 - Collection Method Of System Information In Master/Slave System - Google Patents
Collection Method Of System Information In Master/Slave System Download PDFInfo
- Publication number
- KR100419255B1 KR100419255B1 KR10-2001-0083479A KR20010083479A KR100419255B1 KR 100419255 B1 KR100419255 B1 KR 100419255B1 KR 20010083479 A KR20010083479 A KR 20010083479A KR 100419255 B1 KR100419255 B1 KR 100419255B1
- Authority
- KR
- South Korea
- Prior art keywords
- slave
- master
- frame
- system information
- sub
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/037—Bistable circuits
- H03K3/0372—Bistable circuits of the master-slave type
Abstract
본 발명은 마스터/슬레이브(Master/Slave) 시스템에서 마스터와 슬레이브 사이의 시그널(Signal) 인터페이스를 간소화시켜 보다 효율적인 시스템 정보의 수집 및 시그널 활용이 가능하도록 한 마스터/슬레이브 시스템에서의 시스템 정보 수집 방법에 관한 것으로, 종래의 경우 시스템 정보를 수집하기 위해서는 다수의 시그널 인터페이스가 필요함에 따라 마스터와 슬레이브 사이의 시그널 활용도가 좋지 않은 문제점이 있었다.The present invention relates to a method for collecting system information in a master / slave system that enables a more efficient collection of system information and signal utilization by simplifying a signal interface between a master and a slave in a master / slave system. In the related art, in order to collect system information, there is a problem in that signal utilization between a master and a slave is not good as a plurality of signal interfaces are required.
따라서, 본 발명은 마스터/슬레이브 시스템에서 시스템 정보를 수집하는 경우에 마스터에서 슬레이브 측으로 송출하는 리셋, 클럭, 마스터 프레임, 슬레이브 프레임과 같은 마스터 제어 시그널과, 마스터 제어 시그널에 따라 슬레이브 측에서 마스터로 시스템 정보를 제공하기 위한 슬레이브 데이터 시그널만을 사용하여 시스템 정보인 시스템 ID 및 알람 정보를 선택적으로 수집할 수 있게 되고, 이로 인해 마스터와 슬레이브 사이의 시그널 활용도를 향상시킬 수 있게 된다.Therefore, in the present invention, when collecting system information in a master / slave system, a master control signal such as a reset, a clock, a master frame, and a slave frame transmitted from the master to the slave side, and the slave side to the master system according to the master control signal By using only slave data signals to provide information, system information and system ID and alarm information can be selectively collected, thereby improving signal utilization between the master and the slave.
Description
본 발명은 마스터/슬레이브 시스템에서의 시스템 정보 수집에 관한 것으로, 특히 마스터와 슬레이브 사이의 시그널 인터페이스를 간소화시켜 보다 효율적인 시스템 정보의 수집 및 시그널 활용이 가능하도록 한 마스터/슬레이브 시스템에서의 시스템 정보 수집 방법에 관한 것이다.The present invention relates to system information collection in a master / slave system. In particular, a method for collecting system information in a master / slave system by simplifying a signal interface between a master and a slave enables more efficient system information collection and signal utilization. It is about.
일반적으로, 마스터(Master)/슬레이브(Slave) 구조를 갖는 시스템(이하, '마스터/슬레이브 시스템'이라 칭하기로 함)에서 마스터가 슬레이브 측의 시스템 정보(System Information)를 수집하기 위해서는 해당되는 시스템 정보 수집을 위한 인터페이스가 마스터와 슬레이브 사이에 구성되어 있어야 한다.In general, in a system having a master / slave structure (hereinafter, referred to as a “master / slave system”), in order for a master to collect system information of a slave side, corresponding system information The collection interface must be configured between the master and the slave.
이때, 마스터가 슬레이브 측의 시스템 정보를 수집하는 방식으로는 N 수집 방식('N'은 시그널 개수)과, N/X+X 수집 방식('N'은 시그널 개수, 'X'는 선택신호의 개수)이 있다.At this time, the master collects the system information of the slave side, N collection method ('N' is the number of signals), N / X + X collection method ('N' is the number of signals, 'X' is the selection signal Number).
이러한 시스템 정보 수집 방식을 설명하면, 첫째로 N 수집 방식은 첨부된 도면 도 1에 도시된 바와 같이, 마스터(11)에서 슬레이브(12) 측의 시스템 정보를 수집하기 위하여 마스터(11)와 슬레이브(12) 사이에 시스템 정보인 시스템 ID 및 알람 개수 만큼의 즉, N 개의 시그널 인터페이스(Signal Interface)가 필요하며, 각각의 시그널 인터페이스를 통해 일대일(1:1)로 매핑(mapping)되어 시스템 정보를 수집하는 방식이다.Referring to this system information collection method, first, the N collection method, as shown in the accompanying drawings, Figure 1, in order to collect the system information on the slave 12 side from the master 11, the master 11 and the slave ( 12) As many as system information and number of alarms, that is, N signal interfaces (Signal Interfaces) are required, and system information is collected by mapping one-to-one (1: 1) through each signal interface. That's the way it is.
전술한 N 수집 방식의 동작 순서를 설명하면, 먼저 마스터(11)는 슬레이브(12) 측의 시스템 정보 수집을 위해 시스템 정보 개수 만큼의 시그널 인터페이스를 슬레이브(12)와 일대일로 매핑시킨 후에 레지스터(register)를 초기화하고, 일대일로 매핑된 시그널 인터페이스를 통해 슬레이브(12)로부터 수집되는 시스템 정보를 레지스터에 저장한다.Referring to the operation sequence of the aforementioned N collection method, first, the master 11 maps as many signal information as the number of system information to the slave 12 in order to collect system information on the slave 12 side, and then registers. ) And store system information collected from the slave 12 through a one-to-one mapped signal interface in a register.
이후, 상위 프로세서(도면에 도시되어 있지 않음)로부터 시스템 정보의 요구가 있는 경우 마스터(11)는 슬레이브(12)로부터 수집하여 레지스터에 저장해 놓은 시스템 정보를 상위 프로세서로 전송한 후, 다시 레지스터를 초기화하는 절차로 귀환하여 슬레이브(12) 측의 시스템 정보를 수집한다.Subsequently, when there is a request for system information from an upper processor (not shown), the master 11 transmits system information collected from the slave 12 and stored in a register to the upper processor, and then initializes the register again. It returns to the procedure to collect the system information of the slave (12) side.
둘째로, N/X+X 수집 방식은 첨부된 도면 도 2에 도시된 바와 같이, 마스터(21)에서 슬레이브(22) 측의 시스템 정보를 수집하기 위하여 마스터(21)와 슬레이브(22) 사이에 시스템 정보인 시스템 ID 및 알람 개수에서 선택신호의 개수 'X'로 분배된 만큼의 시스템 정보를 한번에 판독하는 방식으로, 모든 시스템 정보를 수집하기 위해서는 선택신호의 개수 'X' 만큼 반복하여 판독하는 구조로, 이때 마스터(21)와 슬레이브(22) 사이에는 'N/X+X'개의 시그널 개수가 필요하다.Secondly, the N / X + X collection scheme is provided between the master 21 and the slave 22 in order to collect system information of the slave 22 side from the master 21, as shown in FIG. By reading system information distributed by the number of selection signals 'X' from the system ID and the number of alarms, which are system information at once, the system repeatedly reads the number of selection signals by 'X' to collect all the system information. In this case, the number of signals 'N / X + X' is required between the master 21 and the slave 22.
전술한 N/X+X 수집 방식의 동작 순서를 설명하면, 먼저 마스터(21)는 슬레이브(22) 측의 시스템 정보 수집을 위해 N/X+X 개의 시그널 인터페이스를 슬레이브(22)와 매핑시킨 후에 레지스터(register)를 초기화하고, 선택신호에 따라 슬레이브(22)로부터 시그널 인터페이스를 통해 수집되는 시스템 정보를 저장하되, 이때 선택신호에 대응하는 시스템 정보를 수집하여 레지스터에 저장한다.Referring to the operation sequence of the aforementioned N / X + X acquisition method, first, the master 21 maps N / X + X signal interfaces with the slave 22 for collecting system information on the slave 22 side. Initialize a register and store the system information collected from the slave 22 through the signal interface according to the selection signal. In this case, system information corresponding to the selection signal is collected and stored in the register.
이후, 해당 선택신호의 개수 만큼 슬레이브(22)로부터 시스템 정보를 수집하는 절차를 반복 수행함으로써, 각각의 선택신호에 대응하는 시스템 정보를 슬레이브(22)로부터 수집하여 레지스터에 저장한다.Thereafter, the procedure of collecting system information from the slave 22 as many times as the number of the selection signal is repeated, thereby collecting system information corresponding to each selection signal from the slave 22 and storing the system information in the register.
그리고, 상위 프로세서(도면에 도시되어 있지 않음)로부터 시스템 정보의 요구가 있는 경우 마스터(21)는 슬레이브(22)로부터 수집하여 레지스터에 저장해 놓은 시스템 정보를 상위 프로세서로 전송한 후, 다시 레지스터를 초기화하는 절차로 귀환하여 슬레이브(22) 측의 시스템 정보를 수집한다.If there is a request for system information from an upper processor (not shown), the master 21 transmits the system information collected from the slave 22 and stored in the register to the upper processor, and then initializes the register again. It returns to the procedure to collect the system information of the slave 22 side.
그런데, 전술한 종래의 마스터/슬레이브 시스템에서 마스터가 슬레이브 측의 시스템 정보를 수집하기 위해서는 다수의 시그널 인터페이스가 필요함에 따라 즉, N 수집 방식의 경우에는 마스터와 슬레이브 사이에 수집하고자 하는 시스템 정보의 개수인 N 개의 시그널 인터페이스가 필요하고, N/X+X 수집 방식의 경우에는 N/X+X(여기서, N은 시그널 개수, X는 선택신호의 개수) 개 만큼의 시그널 인터페이스가 필요함에 따라 마스터와 슬레이브 사이의 시그널 활용도가 좋지 않은 문제점이 있었다.However, in the above-described conventional master / slave system, a plurality of signal interfaces are required for the master to collect system information of the slave side, that is, in the case of the N collection method, the number of system information to be collected between the master and the slave. For N / X + X acquisition method, N / X + X (where N is the number of signals and X is the number of selection signals) is required. There was a problem of poor signal utilization between slaves.
본 발명은 전술한 바와 같은 문제점을 해결하기 위한 것으로 그 목적은, 마스터/슬레이브 시스템에서 시스템 정보인 시스템 ID 및 알람 정보를 마스터에서 슬레이브 측으로 송출하는 리셋, 클럭, 마스터 프레임, 슬레이브 프레임과 같은 마스터 제어 시그널과, 마스터 제어 시그널에 따라 슬레이브 측에서 마스터로 시스템 정보를 제공하기 위한 슬레이브 데이터 시그널만을 사용하여 수집할 수 있도록 하는데 있다.The present invention is to solve the problems as described above, the purpose of the master control, such as reset, clock, master frame, slave frame to send the system ID and alarm information, which is system information in the master / slave system from the master to the slave side It is possible to collect using only slave data signal to provide system information from slave side to master according to signal and master control signal.
또한, 본 발명의 다른 목적은, 시스템 정보 수집을 위한 시그널 인터페이스를 간소화시킴으로써, 마스터와 슬레이브 사이의 시그널 활용도를 향상시킬 수 있도록 하는데 있다.In addition, another object of the present invention is to simplify the signal interface for collecting system information, thereby improving the signal utilization between the master and the slave.
도 1은 종래의 마스터/슬레이브 시스템에서 N 수집 방식에 따른 시스템 정보 수집 구조를 도시한 도면.1 is a diagram showing a system information collection structure according to N collection method in a conventional master / slave system.
도 2는 종래의 마스터/슬레이브 시스템에서 N/X+X 수집 방식에 따른 시스템 정보 수집 구조를 도시한 도면.2 is a diagram illustrating a system information collection structure according to N / X + X collection scheme in a conventional master / slave system.
도 3은 본 발명에 따른 마스터/슬레이브 시스템에서의 시스템 정보 수집 구조를 도시한 도면.3 is a diagram illustrating a system information collection structure in a master / slave system according to the present invention.
도 4의 도 3에 있어, 마스터 측의 시그널 인터페이스에 대한 타이밍도.3 is a timing diagram for a signal interface on the master side.
도 5는 도 3에 있어, 슬레이브 측의 시그널 인터페이스에 대한 타이밍도.FIG. 5 is a timing diagram of a signal interface on the slave side in FIG. 3; FIG.
상술한 바와 같은 목적을 달성하기 위한 본 발명의 특징은, 마스터/슬레이브 시스템에서 시스템 정보를 수집하는 방법에 있어서, 상기 마스터에서 슬레이브 측의 시스템 정보를 수집하기 위해 송출하는 리셋 신호, 클럭 신호, 마스터 프레임 및, 슬레이브 프레임을 포함하는 마스터 제어 시그널과, 상기 마스터 제어 시그널에 따라 상기 슬레이브 측에서 마스터로 시스템 정보를 제공하기 위한 슬레이브 데이터 시그널을 포함하는 시그널 인터페이스 구조를 구비하고; 상기 마스터가 상기 마스터 제어 시그널을 슬레이브 측에게 전송하고, 상기 슬레이브가 상기 슬레이브 데이터 시그널을 마스터 측에게 전송하는 동작을 수행하여, 상기 마스터 측에서 상기 슬레이브 측으로부터 시스템 정보를 수집하는데 있다.A feature of the present invention for achieving the object as described above, in the method for collecting system information in the master / slave system, the reset signal, the clock signal, the master to send out to collect the system information of the slave side from the master A signal interface structure including a frame, a master control signal including a slave frame, and a slave data signal for providing system information from the slave side to the master according to the master control signal; The master transmits the master control signal to the slave side, and the slave performs the operation of transmitting the slave data signal to the master side, so that the master side collects system information from the slave side.
여기서, 상기 마스터 제어 시그널은, 리셋 신호가 비활성 상태에서 활성 레벨로 전환되는 경우 마스터 프레임은 클럭 신호에 동기를 맞추어 한 주기 클럭에 비활성에서 활성 레벨로 전환되고, 슬레이브 프레임은 상기 마스터 프레임에 동기를 맞추어 서브 슬레이브 프레임 단위로 비활성에서 활성 레벨로 전환되는 것을 특징으로 한다.Here, when the reset signal is switched from the inactive state to the active level, the master frame is switched from the inactive to the active level at one periodic clock in synchronization with the clock signal, and the slave frame is synchronized with the master frame. According to the present invention, the sub-slave frame unit is configured to switch from inactive to active level.
그리고, 상기 마스터는, 시스템 정보를 선택적으로 수집하고자 하는 경우 수집하고자 하는 시스템 정보가 속한 각 서브 슬레이브 프레임 정보를 슬레이브 측으로 전송하고, 동시에 해당되는 서브 슬레이브 프레임을 활성화시켜 상기 슬레이브 측으로부터 시스템 정보를 선택적으로 수집하는 것을 특징으로 한다.When the master wants to selectively collect system information, the master transmits information on each sub-slave frame to which the system information to be collected belongs to the slave side, and simultaneously activates the corresponding sub-slave frame to selectively select system information from the slave side. Characterized in that the collection.
본 발명의 다른 특징은, 마스터/슬레이브 시스템에서 시스템 정보를 수집하는 방법에 있어서, 상기 마스터에서 시스템 정보를 수집하고자 하는 경우 마스터프레임 및 서브 슬레이브 프레임을 발생시켜 시스템 ID 및 활성화시킬 서브 슬레이브 프레임의 개수 정보를 상기 슬레이브로부터 판독하여 수집하는 과정과; 상기 서브 슬레이브 프레임의 개수 정보를 수집한 후에는 다음 마스터 프레임을 발생시키고, 다수의 서브 슬레이브 프레임을 발생시켜 해당되는 시스템 정보를 수집하는 과정을 포함하는 마스터/슬레이브 시스템에서의 시스템 정보 수집 방법을 제공하는데 있다.According to another aspect of the present invention, in a method of collecting system information in a master / slave system, when the system information is to be collected from the master, a master frame and a sub slave frame are generated to generate a system ID and the number of sub slave frames to be activated. Reading and collecting information from the slave; After collecting the information on the number of sub-slave frames, the next master frame is generated, and a plurality of sub-slave frames are generated to collect the corresponding system information. It is.
이때, 상기 시스템 ID 및 서브 슬레이브 프레임의 개수 정보를 수집하는 과정은, 마스터에서 리셋 신호를 활성 레벨로 전환시킨 후에 겟아이디 상태로 천이하는 단계와; 상기 겟아이디 상태로 천이하고 한 클럭이 경과하는 경우 상기 클럭에 동기된 첫번째 마스터 프레임을 발생시킴과 동시에 상기 첫번째 마스터 프레임에 동기된 첫번째 서브 슬레이브 프레임을 발생시키는 단계와; 상기 첫번째 슬레이브 프레임 구간 동안에 슬레이브 측으로부터 시스템 ID를 판독하여 수집하는 단계와; 상기 시스템 ID를 수집한 후에 두번째 서브 슬레이브 프레임을 발생시켜 해당되는 구간 동안에 활성화시킬 서브 슬레이브 프레임의 개수 정보를 판독하는 수집하는 단계를 포함하는 것을 특징으로 하되, 상기 슬레이브 측으로부터 시스템 ID를 수집하는 단계는, 상기 슬레이브 측에서 마스터 제어 시그널에 따라 첫번째 서브 슬레이브 프레임 구간 동안에 ID 선택 신호를 활성화시켜 시스템 ID를 상기 마스터로 보내는 단계를 포함하는 것을 특징으로 한다.In this case, the collecting of the system ID and the number of sub-slave frames includes: transitioning to a get ID state after converting a reset signal to an active level in a master; Generating a first master frame synchronized with the clock and generating a first sub slave frame synchronized with the first master frame when the clock transitions to the getID state; Reading and collecting a system ID from a slave side during the first slave frame period; Generating a second sub-slave frame after collecting the system ID and collecting the number of information of the number of sub-slave frames to be activated during a corresponding period; collecting the system ID from the slave side; The method may further include activating an ID selection signal during a first sub slave frame period according to a master control signal at the slave side, and sending a system ID to the master.
또한, 상기 서브 슬레이브 프레임을 발생시켜 해당되는 시스템 정보를 수집하는 과정은, 서브 슬레이브 프레임의 개수 정보를 수집한 후에는 겟알람 상태로 천이하여 클럭에 동기된 다음 마스터 프레임을 발생시키는 단계와; 상기 서브 슬레이브 프레임의 개수만큼 서브 슬레이브 프레임을 발생시켜 슬레이브로부터 해당되는 시스템 정보를 판독하여 수집하는 단계를 포함하는 것을 특징으로 한다.In addition, the process of generating the sub-slave frame to collect the corresponding system information, after collecting the number information of the sub-slave frame transition to the get alarm state to generate the next master frame synchronized to the clock; Generating as many sub-slave frames as the number of sub-slave frames, and reading and collecting the corresponding system information from the slaves.
이하, 본 발명에 따른 실시예를 첨부한 도면을 참조하여 상세하게 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
본 발명에 따른 마스터/슬레이브 시스템에서 슬레이브 측의 시스템 정보를 수집하기 위한 시그널 인터페이스는 첨부한 도면 도 3에 도시한 바와 같이, 마스터(31)에서 슬레이브(32) 측의 시스템 정보를 수집하기 위해 송출하는 리셋 신호(RESET), 클럭 신호(CLOCK), 마스터 프레임(MFRAME*), 슬레이브 프레임(SFRAME*)과 같은 마스터 제어 시그널과, 마스터 제어 시그널에 따라 슬레이브(32) 측에서 마스터(31)로 시스템 정보를 제공하기 위한 슬레이브 데이터(SD) 시그널을 포함하는 시그널 인터페이스 구조를 갖는다.In the master / slave system according to the present invention, the signal interface for collecting system information of the slave side is transmitted to collect system information of the slave 32 side from the master 31, as shown in FIG. The master control signal such as a reset signal (RESET), a clock signal (CLOCK), a master frame (MFRAME *), and a slave frame (SFRAME *), and the master 31 from the slave 32 side to the master 31 according to the master control signal. It has a signal interface structure that contains slave data (SD) signals to provide information.
이때, 마스터(31)가 슬레이브(32) 측의 시스템 정보를 수집하기 위해 송출하는 마스터 제어 시그널을 설명하면, 리셋 신호(RESET)가 비활성 상태에서 활성 레벨로 전환되는 경우 마스터 프레임(MFRAME*)은 클럭 신호(CLOCK)에 동기를 맞추어 256개 클럭에 한번씩 '1'에서 '0'으로 즉, 비활성에서 활성 레벨로 전환하고, 슬레이브 프레임(SFRAME*)은 마스터 프레임에 동기를 맞추어 16개 클럭에 한번씩 '1'에서 '0'으로 즉, 비활성에서 활성 레벨로 전환한다.At this time, when the master 31 describes the master control signal transmitted to collect the system information on the slave 32 side, when the reset signal RESET is switched from the inactive state to the active level, the master frame MFRAME * Synchronize with the clock signal (CLOCK) once every 256 clocks from '1' to '0', ie from inactive to active level, slave frame (SFRAME *) once every 16 clocks in synchronization with the master frame Switch from '1' to '0', ie from inactive to active level.
그리고, 슬레이브(32)는 마스터(31)에서 제공하는 마스터 제어 시그널 즉,리셋 신호(RESET), 클럭 신호(CLOCK), 마스터 프레임(MFRAME*), 슬레이브 프레임(SFRAME*)에 따라 슬레이브 데이터(SD) 시그널 인터페이스를 통해 시스템 정보를 제공한다.In addition, the slave 32 may transmit slave data SD according to a master control signal provided from the master 31, that is, a reset signal RESET, a clock signal CLOCK, a master frame MFRAME *, and a slave frame SFRAME *. Provides system information through the signal interface.
예를 들어, 슬레이브(32) 측의 시스템 정보인 알람 정보가 256개인 경우 슬레이브(32)는 16개 단위로 조합하여 16개의 서브 슬레이브 프레임(sub slave frame) 데이터를 구성하며, 각 서브 슬레이브 프레임 데이터를 제어하기 위해 내부 제어신호를 각 서브 슬레이브 프레임 구간에서 활성화시킨다.For example, when the alarm information, which is the system information on the slave 32 side, is 256, the slave 32 configures 16 sub slave frame data by combining 16 units, and each sub slave frame data. In order to control the internal control signal is activated in each sub-slave frame period.
이때, 마스터 프레임(MFRAME*)은 256개의 클럭에 한번씩 발생하고, 슬레이브 프레임(SFRAME*)은 마스터 프레임(MFRAME*)에 동기를 맞추어 16개의 클럭에 한번씩 발생하여 마스터 프레임(MFRAME*)과 슬레이브 프레임(SFRAME*) 사이에 16번 발생하게 된다.At this time, the master frame (MFRAME *) occurs once every 256 clocks, and the slave frame (SFRAME *) occurs once every 16 clocks in synchronization with the master frame (MFRAME *), the master frame (MFRAME *) and slave frames It occurs 16 times between (SFRAME *).
그리고, 슬레이브(32) 측의 시스템 정보인 256개의 알람 정보를 수집할 필요가 없을 경우 마스터(31)는 실제 필요로 하는 알람 정보가 속한 각 서브 슬레이브 프레임 정보(# of Sub-Frames)를 슬레이브(32) 측으로 전송하게 되고, 이와 동시에 슬레이브 프레임(SFRAME*)을 선택적으로 활성화시켜 슬레이브(32) 측의 알람 정보를 선택적으로 수집하게 된다.In addition, when there is no need to collect 256 alarm information, which is system information on the slave 32 side, the master 31 assigns each sub slave frame information (# of Sub-Frames) to which the alarm information actually needed belongs. 32) side, and simultaneously activate the slave frame (SFRAME *) to selectively collect the alarm information of the slave (32) side.
이와 같이 구성된 마스터/슬레이브 시스템에서 슬레이브(32) 측의 시스템 정보를 수집하는 절차를 첨부한 도면 도 4의 마스터 인터페이스 타이밍도 및 도 5의 슬레이브 인터페이스 타이밍도를 참조하여 설명하면 다음과 같다.Referring to the master interface timing diagram of FIG. 4 and the slave interface timing diagram of FIG. 5, the procedure of collecting system information on the slave 32 side in the master / slave system configured as described above is as follows.
먼저, 마스터(31)가 슬레이브(32) 측의 시스템 정보인 알람 정보를 수집하기 위한 상태를 살펴보면, 최초에는 아이들 상태(IDLE)에서 겟아이디 상태(GETID)를 거쳐 겟알람 상태(GETALM)로 천이하는 동작을 반복하게 되는데, 아이들 상태(IDLE)에서 리셋 신호(RESET)는 비활성 레벨을 유지하고 있다가 어느 순간에 활성 레벨로 전환(하이레벨→로우레벨)되면 시스템 정보 수집을 위해 겟아이디 상태(GETID)로 천이하게 된다.First, when the master 31 looks at a state for collecting alarm information, which is system information on the slave 32 side, initially transitions from the idle state IDLE to the get alarm state GETALM through the get ID state GETID. In the idle state IDLE, the reset signal RESET maintains an inactive level, and when a transition is made to an active level at any moment (from high level to low level), the get ID state ( GETID).
그리고, 겟아이디 상태(GETID)로 천이하게 되면, 첫번째 한 클럭이 경과한 후에 해당 클럭에 동기된 첫번째 마스터 프레임(MFRAME*)을 발생(즉, 마스터 프레임이 하이레벨에서 로우레벨로 한 클럭 동안 전환했다가 하이레벨을 유지함)시킴과 동시에 해당 첫번째 마스터 프레임(MFRAME*)에 동기된 슬레이브 프레임(SFRAME*)인 첫번째 서브 슬레이브 프레임을 발생(즉, 16 클럭을 주기로 하이레벨에서 로우레벨로 한 클럭 동안 전환했다가 하이레벨을 유지함)시키게 되고, 첫번째 슬레이브 프레임 구간 동안에 슬레이브(32) 측으로부터 시스템 ID를 판독하여 수집하게 되는데, 이때 슬레이브(32) 측에서는 마스터(31)에서 송출하는 제어 시그널 즉, 리셋 신호(RESET), 클럭 신호(CLOCK), 마스터 프레임(MFRAME*), 슬레이브 프레임(SFRAME*)에 따라 첫번째 서브 슬레이브 프레임 구간 동안에 ID 선택 신호(IDSEL*)를 '1'에서 '0'으로 활성화시켜 시스템 ID를 마스터(31)로 보내게 된다.Then, when the transition to the getID state GETID occurs, the first master frame (MFRAME *) synchronized with the clock after the first one clock has elapsed (that is, the master frame transitions from the high level to the low level for one clock). While maintaining the high level and generating the first sub-slave frame that is the slave frame (SFRAME *) that is synchronized to the first master frame (MFRAME *) (that is, during one clock from high level to low level every 16 clock cycles). Switching and maintaining a high level), and during the first slave frame period, the system ID is read and collected from the slave 32 side. At this time, the slave 32 side receives a control signal transmitted from the master 31, that is, a reset signal. First sub-slave frame section according to (RESET), clock signal (CLOCK), master frame (MFRAME *), slave frame (SFRAME *) In activating the ID selection signal (IDSEL *) from '1' to '0', it sends the ID to the master system (31).
이후, 두번째 서브 슬레이브 프레임을 발생시키게 되면 해당되는 구간 동안에 활성화시킬 서브 슬레이브 프레임의 개수 정보(# of Sub-Frames)를 판독하여 수집하게 되는데, 이때 슬레이브(32) 측에서는 프레임 개수 신호(#FRAME)를 활성화시켜 자신이 활성화시킬 서브 슬레이브 프레임의 개수 정보(# of Sub-Frames)를 마스터(31)로 보내게 된다.Subsequently, when the second sub slave frame is generated, the number of sub-frames (# of Sub-Frames) to be activated during the corresponding period is read and collected. At this time, the slave 32 receives a frame number signal (#FRAME). It activates and sends the information (# of Sub-Frames) of the number of sub-slave frames to be activated to the master 31.
다음으로, 서브 슬레이브 프레임의 개수 정보(# of Sub-Frames)를 수집한 후에는 겟알람 상태(GETALM)로 천이하게 되고, 해당 겟알람 상태(GETALM)에서 클럭에 동기된 다음 마스터 프레임(MFRAME*)을 발생시킴과 동시에 해당 마스터 프레임(MFRAME*)과 동기된 제1서브 슬레이브 프레임(SUB-FRAME 0)을 발생(활성화)시키게 되는데, 이때부터 슬레이브(32) 측의 시스템 정보인 알람 정보를 판독하여 수집하게 된다.Next, after collecting the number of sub-slave frames (# of Sub-Frames), the transition to the get alarm state (GETALM), the next master frame (MFRAME *) synchronized to the clock in the get alarm state (GETALM) ) And simultaneously generate (activate) the first sub-slave frame (SUB-FRAME 0) synchronized with the master frame (MFRAME *), from which the alarm information, which is system information on the slave 32 side, is read. Will be collected.
그리고, 마스터(31)는 겟알람 상태(GETALM)에서 슬레이브(32) 측이 활성화시킬 서브 슬레이브 프레임의 개수만큼 서브 슬레이브 프레임(SUB-FRAME N)을 발생시켜 해당되는 알람 정보를 수집하게 되며, 이렇게 하여 모든 활성화되는 알람 정보를 수집한 후에는 마스터 프레임(MFRAME*)을 다시 발생시킴과 동시에 서브 슬레이브 프레임을 발생시켜 다시 알람 정보를 순차적으로 판독하여 수집하게 된다.In addition, the master 31 generates sub-slave frames SUB-FRAME N as many as the number of sub-slave frames to be activated by the slave 32 in the get alarm state GETALM to collect corresponding alarm information. After collecting all the activated alarm information, the master frame (MFRAME *) is generated again and the sub slave frame is generated to read and collect the alarm information sequentially.
이때, 슬레이브(32) 측에서는 마스터(31)의 겟알람 상태(GETALM)에서 서브 슬레이브 프레임(SUB-FRAME 0~15)이 발생하는 구간 동안에 각 서브 슬레이브 프레임(SUB-FRAME 0~15)에 대응하는 버퍼 선택 신호(BSEL*(N))를 활성화시켜 해당되는 알람 정보를 보내게 된다.At this time, the slave 32 corresponds to each sub slave frame SUB-FRAME 0 to 15 during a period in which the sub slave frames SUB-FRAME 0 to 15 occur in the get alarm state GETALM of the master 31. The buffer selection signal BSEL * (N) is activated to send the corresponding alarm information.
여기서, 알람 정보를 판독하여 수집하는 절차는 시스템 정보인 알람 정보가 256개인 경우 서브 슬레이브 프레임(SUB-FRAME 0~15)은 16개 주기로 반복하여 발생시키게 되며, 마스터 프레임(MFRAME*)은 256개 클럭마다 한번씩 반복적으로 발생시키게 된다.Here, when the alarm information is read and collected, 256 sub-slave frames (SUB-FRAME 0 to 15) are repeatedly generated in 16 cycles and 256 master frames (MFRAME *) are generated when the alarm information is 256 system information. It will be generated repeatedly once per clock.
그리고, 본 발명에서 마스터(31)는 마스터 프레임(MFRAME*)과 슬레이브 프레임(SFRAME*)의 발생을 제어함으로써, 슬레이브(32) 측의 시스템 정보인 시스템 ID 및 알람 정보를 선택적으로 판독하여 수집할 수 있게 된다.In addition, in the present invention, the master 31 controls the generation of the master frame MFRAME * and the slave frame SFRAME * to selectively read and collect system ID and alarm information, which are system information on the slave 32 side. It becomes possible.
또한, 본 발명에 따른 실시예는 상술한 것으로 한정되지 않고, 본 발명과 관련하여 통상의 지식을 가진자에게 자명한 범위내에서 여러 가지의 대안, 수정 및 변경하여 실시할 수 있다.In addition, the embodiments according to the present invention are not limited to the above-described embodiments, and various alternatives, modifications, and changes can be made within the scope apparent to those skilled in the art.
이상과 같이, 본 발명은 마스터/슬레이브 시스템에서 시스템 정보를 수집하는 경우에 마스터에서 슬레이브 측으로 송출하는 리셋, 클럭, 마스터 프레임, 슬레이브 프레임과 같은 마스터 제어 시그널과, 마스터 제어 시그널에 따라 슬레이브 측에서 마스터로 시스템 정보를 제공하기 위한 슬레이브 데이터 시그널만을 사용하여 시스템 정보인 시스템 ID 및 알람 정보를 선택적으로 수집할 수 있게 되고, 이로 인해 마스터와 슬레이브 사이의 시그널 활용도를 향상시킬 수 있게 된다.As described above, the present invention provides a master control signal such as a reset, a clock, a master frame, and a slave frame transmitted from the master to the slave when collecting system information in the master / slave system, and the master on the slave according to the master control signal. By using only slave data signals to provide system information, system ID and alarm information, which are system information, can be selectively collected, thereby improving signal utilization between the master and the slave.
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0083479A KR100419255B1 (en) | 2001-12-22 | 2001-12-22 | Collection Method Of System Information In Master/Slave System |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0083479A KR100419255B1 (en) | 2001-12-22 | 2001-12-22 | Collection Method Of System Information In Master/Slave System |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030053301A KR20030053301A (en) | 2003-06-28 |
KR100419255B1 true KR100419255B1 (en) | 2004-02-21 |
Family
ID=29577899
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2001-0083479A KR100419255B1 (en) | 2001-12-22 | 2001-12-22 | Collection Method Of System Information In Master/Slave System |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100419255B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101967466B1 (en) * | 2017-07-04 | 2019-04-09 | 현대오트론 주식회사 | Spi monitoring device and method for determining mode operation of spi monitoring device |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59143447A (en) * | 1983-02-03 | 1984-08-17 | Mitsubishi Electric Corp | Serial data transmission system |
US5361260A (en) * | 1991-03-22 | 1994-11-01 | Mitsubishi Denki Kabushiki Kaisha | Communication system |
KR950007335A (en) * | 1993-08-28 | 1995-03-21 | 김광호 | Serial I / O Interface Device and Method |
KR950009409A (en) * | 1993-09-09 | 1995-04-24 | 미따라이 하지메 | Image processing method and apparatus |
KR960015264A (en) * | 1994-10-13 | 1996-05-22 | 정장호 | Device and method for transmitting / receiving serial data between master / slave board |
KR19980026617A (en) * | 1996-10-10 | 1998-07-15 | 김광호 | Serial data communication system |
KR20010017264A (en) * | 1999-08-10 | 2001-03-05 | 전주범 | Data communication method |
-
2001
- 2001-12-22 KR KR10-2001-0083479A patent/KR100419255B1/en not_active IP Right Cessation
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59143447A (en) * | 1983-02-03 | 1984-08-17 | Mitsubishi Electric Corp | Serial data transmission system |
US5361260A (en) * | 1991-03-22 | 1994-11-01 | Mitsubishi Denki Kabushiki Kaisha | Communication system |
KR950007335A (en) * | 1993-08-28 | 1995-03-21 | 김광호 | Serial I / O Interface Device and Method |
KR950009409A (en) * | 1993-09-09 | 1995-04-24 | 미따라이 하지메 | Image processing method and apparatus |
KR960015264A (en) * | 1994-10-13 | 1996-05-22 | 정장호 | Device and method for transmitting / receiving serial data between master / slave board |
KR19980026617A (en) * | 1996-10-10 | 1998-07-15 | 김광호 | Serial data communication system |
KR20010017264A (en) * | 1999-08-10 | 2001-03-05 | 전주범 | Data communication method |
Also Published As
Publication number | Publication date |
---|---|
KR20030053301A (en) | 2003-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101689209B (en) | Method and system for reducing triggering latency in universal serial bus data acquisition | |
JP5467891B2 (en) | Information processing apparatus, debugging apparatus, and debugging method | |
JPH11149445A (en) | Serial interface device having register for both transmission and reception | |
CN100405343C (en) | Asynchronous data buffer storage | |
US5548794A (en) | Data processor and method for providing show cycles on a fast multiplexed bus | |
KR100419255B1 (en) | Collection Method Of System Information In Master/Slave System | |
JP3191701B2 (en) | Transmission frame format conversion circuit | |
CN108628780B (en) | Data communication method and system and electric vehicle | |
JPS62139A (en) | Signal multiplex transmission system | |
JP2000099195A (en) | Timer device | |
JP2000241389A (en) | Control interface making use of bidirectional memory of analyzer | |
KR940003337B1 (en) | Data processor | |
JP2001282186A (en) | Led display device | |
KR100200560B1 (en) | Atm cell mapping apparatus | |
JPH01185039A (en) | Condition transferring circuit | |
KR100350465B1 (en) | Apparatus and method for synchronizing serial lines using fifo memory | |
JPH09282141A (en) | Buffer memory circuit | |
JP2504615B2 (en) | Signal transmission timing control system | |
CN111130675A (en) | Time synchronization device based on time trigger network | |
JPH03222539A (en) | Start bit detection circuit | |
JPH11341030A (en) | Repeating device and repeating method | |
JPH05252039A (en) | Multi-channel d/a converter of 3-line serial data transfer system | |
JPH01181358A (en) | Digital communication equipment | |
JP2004094864A (en) | Bus control device, bus master and bus slave | |
JPH0278399A (en) | Time switch circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130117 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20140115 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |