KR100418582B1

KR100418582B1 - Sense amplifier

Info

Publication number: KR100418582B1
Application number: KR1019960026475A
Authority: KR
Inventors: 김택무
Original assignee: 주식회사 하이닉스반도체
Priority date: 1996-06-29
Filing date: 1996-06-29
Publication date: 2004-05-07
Also published as: KR980004969A

Abstract

PURPOSE: A sense amplifier is provided to perform a stable operation by forming sufficiently a sensing margin without delaying a cycle time. CONSTITUTION: A sense amplifier includes a first amplifier, an inverter delay unit, and a second amplifier. The first amplifier(1) is enabled by the first strobe signal. In addition, the first amplifier is used for amplifying a voltage difference between the first and the second signals applied to a couple of bit lines by a cross-coupled differential amplifier. The inverter delay unit(2) outputs the second strobe signal by delaying the first strobe signal. The second amplifier(3) is used for amplifying and latching the amplified voltage difference between the first and the second signals in response to the second strobe signal.

Description

Sense amplifier

본 발명은 반도체 장치에 사용되는 센스 증폭기에 관한 것으로서 특히 안정된 동작특성을 가진 센스 증폭기에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to sense amplifiers used in semiconductor devices, and more particularly to sense amplifiers having stable operating characteristics.

종래에 사용되어진 센스 증폭기는 스트로브 신호(ST)가 인가될 때에 입력신호의 차이를 감지하여 데이터를 읽어들이게 되며, 한 번 읽은 데이터는 스트로브 신호(ST)가 다시 한 번 상위레벨로 인가되지 않으면 그 데이터를 계속 유지하게 된다.A conventionally used sense amplifier senses a difference in an input signal when a strobe signal ST is applied, and reads data. When the strobe signal ST is once applied to a higher level, the sense amplifier reads the data. Keep your data.

이러한 종래기술의 센스 증폭기는 응답속도가 빠른 장점은 있으나 입력신호의 차이가 작은 경우, 외부의 영향(노이즈 등)을 받으면 오동작을 일으켜 반도체 디바이스의 동작특성이 불안하게 되는 문제점이 있었다.Such a conventional sense amplifier has an advantage in that the response speed is high, but when the difference in the input signal is small, there is a problem in that an operation characteristic of the semiconductor device becomes unstable due to an external influence (noise, etc.).

따라서 상기의 문제점을 해결하기 위하여 안출된 본 발명은 크로스커플(Cross-coupled)된 NMOS를 이용하는 방법으로 입력신호의 차이를 크게하여, 외부의 영향을 받아도 안정된 동작특성을 지닌 센스 증폭기를 제공하는 것을 그 목적으로 하고 있다.Accordingly, the present invention has been made to solve the above problems by providing a sense amplifier having a stable operation characteristics by increasing the difference of the input signal by using a cross-coupled NMOS method, even under external influences. It is for that purpose.

상기의 목적을 달성하기 위하여 본 발명은 반도체 메모리 장치의 비트라인쌍에 인가되는 전압차를 감지, 증폭하여 출력하는 센스 증폭기에 있어서, 제1스트로브신호(ST)에 인에이블 되며, 구비된 크로스 커플드(Cross coupled) 차동증폭기에 의해 상기 비트라인쌍에 인가되는 제1 및 제2 신호의 전압차를 소정의 제1 간격으로 증폭하는 제1 증폭수단(1); 상기 제1 스트로브신호(ST)를 지연시킨 제2 스트로브신호(ST1)로 출력하기 위한 인버터 지연수단(2); 및 상기 제2 스트로브신호(ST1)에 응답하여, 상기 제1 증폭수단에 의해 증폭된 제1 및 제2 신호의 전압차를 소정의 제2 간격으로 증폭하고, 래치하는 증폭수단(3)을 구비하는 센스증폭기를 제공한다.In order to achieve the above object, the present invention provides a sense amplifier that senses, amplifies, and outputs a voltage difference applied to a pair of bit lines of a semiconductor memory device. First amplifying means (1) for amplifying the voltage difference between the first and second signals applied to the bit line pairs by a predetermined first interval by a cross coupled amplifier; Inverter delay means (2) for outputting the first strobe signal (ST) as a delayed second strobe signal (ST1); And amplifying means (3) for amplifying and latching a voltage difference between the first and second signals amplified by the first amplifying means at predetermined second intervals in response to the second strobe signal (ST1). To provide a sense amplifier.

이하 첨부된 도면을 참조하여 본 발명에 따른 일 실시예를 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

제1도는 종래의 센스 증폭기의 구조를 보여주는 회로도로서, 읽어낼 수 있는 데이터의 범위도 크고 응답속도도 빠르나 입력신호가 외부의 영향을 받으면 오동작을 하는 경우가 있어서 사이클 타임을 늦추면서 센싱마진(Sensing Margin)을 개선하였었다.1 is a circuit diagram showing the structure of a conventional sense amplifier, which has a wide range of data that can be read and a fast response speed, but may malfunction when the input signal is affected by an external influence. Margin).

제2도는 본 발명의 일 실시예에 따른 센스증폭기의 회로도로서, 도면에서 1은 입력신호차 증폭부, 2는 인버터(Inverter) 지연부, 3은 증폭부를 각각 나타낸다.2 is a circuit diagram of a sense amplifier according to an embodiment of the present invention, in which 1 represents an input signal difference amplifier, 2 represents an inverter delay unit, and 3 represents an amplifier.

입력신호차 증폭부(1)는 크로스 커플된 형태의 NMOS(N76, N77, N79 및 N80)와 PMOS(P92)로 구성되었는데, N76과 N77은 소오스와 드레인이 직렬로 상호연결되어 이 연결점은. 다시 N79의 게이트와 PMOS인 P92의 드레인과 연결되었고, N79와 N80의 소오스와 드레인이 또한 직렬로 상호연결되어 이 연결점은 다시 N76의 게이트로 연결되어 있다. 또한 N76과 N79의 드레인이 상호연결되어 N78의 소오스와 다시 연결된다.The input signal difference amplifier 1 is composed of NMOSs (N76, N77, N79, and N80) and PMOS (P92) in a cross-coupled form. N76 and N77 have a source and a drain interconnected in series. Again connected to the gate of N79 and the drain of P92, which is a PMOS, the sources and drains of N79 and N80 are also interconnected in series, which in turn connects to the gate of N76. In addition, the drains of N76 and N79 are interconnected and reconnected to the source of N78.

상기 입력신호차 증폭부(1)의 동작원리를 살펴보면 다음과 같다. 비트라인 신호 DB1과 DB1#이 각각 N80과 N77의 게이트로 인가된다. DB1이 DB1# 보다 높은 전압을 가지면 센스 증폭기는 상위레벨인 1의 값을 읽게되는데 이 경우를 설명하면, DB1이 DB1#보다 높은 전압을 갖고 있으므로 N80과 N77이 흘려주는 전류의 차이로 인해 상기 증폭부(3)의 입력신호가 되는 IN, IN# 신호중 IN 신호가 IN# 신호보다 높은 전압을 가진다. 이때 IN과 IN2 노드의 전압차이로 인해 N76과 N79가 흘려주는 전류가 서로 다르게 된다.The operation principle of the input signal difference amplifier 1 is as follows. The bit line signals DB1 and DB1 # are applied to the gates of N80 and N77, respectively. When DB1 has a higher voltage than DB1 #, the sense amplifier reads the value of 1, which is the upper level. In this case, DB1 has a higher voltage than DB1 #, so the amplification is caused by the difference in current flowing between N80 and N77. The IN signal among the IN and IN # signals serving as the input signal of the negative portion 3 has a higher voltage than the IN # signal. At this time, due to the voltage difference between the IN and IN2 nodes, the currents flowing through N76 and N79 are different.

한편 N78의 게이트로 인가되는 스트로브 신호(ST)는 상위레벨에 있으며, 또한 N76이 더 많은 양의 전류를 흘리기 때문에 IN# 노드가 하위 레벨이 된다. 이로인해 DB1은 상위레벨이 되고, N79에서 IN# 노드가 하위레벨로 되기에 IN 노드는 상위레벨로 된다. 그런데 IN 노드와 IN# 노드는 CMOS 레벨로 움직이는 것이 아니라1/2 Vcc에서 DB1과 DB1#의 전압차를 3 내지 4배 정도 더 증폭하는 역할을 한다. 증폭된 신호 IN 과 IN# 은 상기 증폭부(3)의 입력신호가 된다.On the other hand, the strobe signal ST applied to the gate of N78 is at the upper level, and the IN # node is at the lower level because N76 flows a larger amount of current. This causes DB1 to go to the upper level, and the IN node goes to the upper level because the IN # node goes to the lower level in N79. However, the IN node and the IN # node do not move to the CMOS level, but serve to amplify the voltage difference between DB1 and DB1 # three to four times at 1/2 Vcc. The amplified signals IN and IN # become input signals of the amplifier 3.

한편 상기 증폭부(3)로 입력되는 스트로브 신호(ST1)는 상기 입력신호차 증폭부(1)로 인가되는 스트로브 신호(ST)보다 약간 더 지연된 신호이어야 한다. 따라서 6개의 인버터가 직렬연결된 상기 인버터(Inverter)지연부(2)를 통해 스트로브 신호(ST)가 지연되어 상기 입력신호차 증폭부(1)로 인가된다. 이처럼 스트로브 신호(ST)가지연되어야 하는 이유는, 상기 입력신호차 증폭부(1)는 스트로브 신호(ST)가 인에이블(enable)되는 동안 입력의 영향을 받아 출력도 변화하는 회로이지만, 상기 증폭부(3)는 스트로브 신호(ST1)가 하위레벨에서 상위레벨로 천이될 때에만 데이터를 읽어내기 때문에 상기 입력신호차 증폭부(1)의 IN 과 IN# 노드의 전압차를 충분히 크게 한 뒤 스트로브 신호(ST1)를 천이하여야 하기 때문이다.On the other hand, the strobe signal ST1 input to the amplifier 3 should be a signal delayed slightly more than the strobe signal ST applied to the input signal difference amplifier 1. Accordingly, the strobe signal ST is delayed through the inverter delay unit 2 having six inverters connected in series, and is applied to the input signal difference amplifier 1. The reason why the strobe signal ST is delayed is that the input signal difference amplifier 1 is a circuit in which the output is also changed by the influence of the input while the strobe signal ST is enabled. The unit 3 reads data only when the strobe signal ST1 transitions from a lower level to a higher level, so that the voltage difference between the IN and IN # nodes of the input signal difference amplifier 1 is sufficiently large. This is because the signal ST1 needs to be transitioned.

또한 상기 증폭부(3)에서 IN 노드가 IN# 노드보다 노드보다 높은 전압를 가지므로 N16과 N28로 흐르는 전류가 더 많아지게 된다. 따라서 B노드에는 전류가 흐르게 되어 하위레벨로 떨어지게 되고 B 노드의 제어를 받는 N2와 N27 이 오프(OFF)가 되어 A 노드는 상위레벨로 된다. B노드에 의해 N2와 N27이 디세이블(disable)되기에 N15가 계속 열려 있더라도 상기 증폭부(3)는 동작하지 않는다.In addition, since the IN node has a higher voltage than that of the IN # node in the amplifier 3, more current flows to N16 and N28. Therefore, current flows to node B and falls to the lower level. N2 and N27, which are controlled by node B, are turned off, and node A becomes higher level. Since N2 and N27 are disabled by the B node, the amplifier 3 does not operate even if N15 is kept open.

DB1의 신호가 DB1#의 신호보다 작아서 센스 증폭기가 하위레벨인 0의 값을 읽게되는 경우는 상기의 동작과는 반대로 된다.When the signal of DB1 is smaller than that of DB1 # and the sense amplifier reads a value of 0, which is a lower level, the operation is reversed.

종래기술의 센스증폭기가 응답속도는 빠른 이점이 있지만 입력신호가 노이즈에 영향을 받으면 오동작을 하는 경우의 문제점이 있기에 사이클 타임(Cycle Time)을 늦추면서 센싱 마아진(Sensing Margin)을 개선하는 방법이 사용되었다.The response amplifier of the prior art has the advantage that the response speed is fast, but there is a problem when the input signal is affected by the noise. Therefore, a method of improving the sensing margin by slowing down the cycle time is used. It became.

그러나 상기와 같이 구성되어 동작하는 본 발명의 센스 증폭기는 사이클 타임(Cycle Time)을 늦추지 않고도 충분한 센싱 마아진(Sensing Margin)을 만들어 줄 수 있고 외부의 영향에도 안정된 동작을 수행하는 효과가 있다.However, the sense amplifier of the present invention configured and operated as described above can produce sufficient sensing margin without slowing down the cycle time, and has an effect of performing a stable operation even from external influences.

제1도는 종래의 센스 증폭기의 구조를 보여주는 회로도1 is a circuit diagram showing the structure of a conventional sense amplifier.

제2도는 본 발명의 일 실시예에 따른 센스증폭기의 회로도2 is a circuit diagram of a sense amplifier according to an embodiment of the present invention.

* 도면의 부호에 대한 설명* Explanation of symbols in the drawings

1: 입력신호차 증폭부1: input signal difference amplifier

2: 인버터(Inverter) 지연부2: Inverter delay

3: 증폭부3: amplifier

Claims

A sense amplifier for sensing, amplifying and outputting a voltage difference applied to a pair of bit lines of a semiconductor memory device,

First amplification means enabled for a first strobe signal and amplifying a voltage difference between the first and second signals applied to the pair of bit lines by a cross coupled differential amplifier provided at a predetermined first interval;

Inverter delay means for outputting the first strobe signal as a delayed second strobe signal; And

Second amplifying means for amplifying and latching a voltage difference between the first and second signals amplified by the first amplifying means at a predetermined second interval in response to the second strobe signal

Sense amplifier having a.

The method of claim 1,

The first amplification means

First and second morph transistors having one side connected to a first voltage supply terminal and receiving first and second signals respectively applied to the bit line pair to a gate terminal;

Third and fourth MOS transistors, one side of which is connected to the other end of the first and second MOS transistors, respectively, and a gate end of which is cross-coupled with each other and connected to the other end of the first and second MOS transistors; And

The first strobe signal is input to the gate, one end of which is connected to the other end of the third and fourth morph transistors, and the other end has a fifth MOS transistor connected to the second power supply terminal. Sense amplifier.

The method of claim 1,

The inverter delay unit

Six inverters are connected in series to delay the first strobe signal to output as the second strobe signal sense amplifier.