KR100408418B1 - Laser link structure capable protecting upper crack and broadening energy window of laser beam and fuse box using the same - Google Patents

Laser link structure capable protecting upper crack and broadening energy window of laser beam and fuse box using the same Download PDF

Info

Publication number
KR100408418B1
KR100408418B1 KR20010072985A KR20010072985A KR100408418B1 KR 100408418 B1 KR100408418 B1 KR 100408418B1 KR 20010072985 A KR20010072985 A KR 20010072985A KR 20010072985 A KR20010072985 A KR 20010072985A KR 100408418 B1 KR100408418 B1 KR 100408418B1
Authority
KR
Grant status
Grant
Patent type
Prior art keywords
conductive line
laser
line pattern
formed
fuse box
Prior art date
Application number
KR20010072985A
Other languages
Korean (ko)
Other versions
KR20030042497A (en )
Inventor
방광규
신경선
강상석
주현욱
방정호
최호정
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C17/00Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/78Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

A laser link structure used in semiconductor devices and a fuse box using the laser link structure preferably include a plurality of first conductive line patterns positioned in parallel at predetermined intervals, and a second conductive line pattern broadly formed on the plurality of first conductive line patterns for forming hole regions which link the second conductive line pattern to the plurality of first conductive line patterns. Preferably, at least one hole region is formed on each of the plurality of first conductive line patterns, and via holes are formed in the hole regions.

Description

상부 크랙을 방지하고 레이저 빔의 에너지 윈도우를 넓힐 수 있는 레이저 링크 구조 및 이를 이용하는 퓨즈박스{Laser link structure capable protecting upper crack and broadening energy window of laser beam and fuse box using the same} Prevent crack upper link structure and the laser and the fuse box using the same, which can broaden the energy window of a laser beam {Laser link structure capable protecting upper crack and broadening energy window of laser beam and fuse box using the same}

본 발명은 반도체장치에 관한 것으로, 특히 반도체장치에 사용되는 레이저 링크 구조(Laser Link Structure) 및 이를 이용하는 퓨즈박스에 관한 것이다. The present invention relates to a semiconductor device and, more particularly, to a laser link structure (Laser Link Structure) and a fuse box using the same for use in semiconductor devices.

일반적으로 반도체 메모리 장치는 수율(yield)을 증가시키기 위하여, 노말 메모리 셀 어레이와 리던던시 메모리 셀 어레이를 구비하고 결함이 발생된 노말 메모리 셀 (이하 '결함 셀(defect cell)'이라 한다.)을 리던던시 메모리 셀(이하 '리던던트 셀(redundant cell)'이하 한다.)로 대체(repair)한다. A generally so as to the semiconductor memory device to increase the yield (yield), (hereinafter referred to as "defective cell (defect cell) '.) Normal memory cell array and having a redundancy memory cell array and the normal memory cells are defective redundancy memory cells (hereinafter referred to as the "redundant cell (redundant cell)".) The alternative (repair) to.

당업계에서 잘 알려진 바와 같이, 반도체 메모리 장치는 결함 셀을 리던던트 셀로 대체하기 위한 리던던시 회로를 구비하고, 리던던시 회로는 결함 셀의 어드레스를 프로그램하기 위한 프로그램수단 및 리던던시 회로를 제어하기 위한 소정의 제어회로를 구비한다. As is well known in the art, a semiconductor memory device having a redundancy circuit for replacing a defective cell, the redundant cells, and a redundancy circuit is a predetermined control for controlling the application means and the redundancy circuit for programming the address of the defective cell circuit and a. 프로그램 수단은 결함 셀을 리던던트 셀로 대체하기 위하여 레이저나 전류에 의하여 결함 셀의 어드레스를 디코딩하기 위한 다수개의 퓨즈들을 구비한다. Program means is provided with a plurality of fuses for decoding the address of a defective cell by the laser or a current in order to replace the defective cell, a redundant cell. 프로그램 수단은 통상적으로 퓨즈박스라 불리운다. Program means is typically referred la fuse box.

일반적으로 퓨즈들은 폴리실리콘 퓨즈 또는 메이크 링크(Make-link)로 구성된다. In general, fuses are constructed with a polysilicon fuse link or make (Make-link). 메이크 링크는 레이저 링크라고도 불리운다. Make a link is also called laser link. 그런데 퓨즈들이 폴리실리콘으로 구성되는 경우에는 퓨즈박스가 레이아웃되는 면적이 커지는 단점이 있으므로, 근래에는 퓨즈들이 메이크 링크로 구성되는 것이 선호된다. But if the fuse are composed of polysilicon, so there is a disadvantage of enlarging the area that the fuse box layout, recently, it is preferred that the fuse link are configured to make.

도 1은 종래의 레이저 링크 구조를 나타내는 레이아웃 도면이고 도 2는 도 1에서 XX' 절단면의 수직 구조를 나타내는 도면이다. 1 is a view showing a vertical structure of an XX 'cut in the layout diagram, and Figure 2 is Figure 1 showing a conventional laser link structure.

도 1 및 도 2를 참조하면, 실리콘 웨이퍼(21)위에 절연물질인 PTEOS(Plasmaenhanced TEOS)(23)가 형성되고 PTEOS(23)위에 질화막인 SiN(25)이 형성된다. 1 and 2, a silicon wafer 21 on the insulating material of PTEOS (Plasmaenhanced TEOS) (23) is formed is a nitride film of SiN (25) formed on the PTEOS (23). SiN(25)위에 제1도전라인 패턴(11)이 형성되고 다시 그 위에 PTEOS(27)가 형성된다. SiN (25) over the first conductive line pattern 11 is formed is formed with a re-PTEOS (27) thereon. 제1도전라인 패턴(11) 상부에는 제2도전라인 패턴(13)이 형성되고, 제1도전라인 패턴(11)과 제2도전라인 패턴(13)을 링크시키고자 할때 홀 영역(15)에 레이저 빔이 주사된다. A first conductive line pattern 11, the upper portion a second conductive line pattern 13, the hole region (15) in forming and, to link to the first conductor line pattern 11 and the second conductor line pattern 13 characters the laser beam is scanned in.

좀더 설명하면, 홀 영역(15)에 레이저 빔을 소정시간 주사하면 레이저 빔이 제1도전라인 패턴(11)에 포커스(Focus)되어 열 에너지가 제1도전라인 패턴(11)에 침투된다. If further described, if a predetermined time scan the laser beam at the hole region (15) is a laser beam penetrates the first conductive line pattern 11 in the focus (Focus) is a first conductive line pattern 11 of heat energy. 이에 따라 제1도전라인 패턴(11)이 팽창하여 하부 크랙(Crack)이 형성됨으로써 제1도전라인 패턴(11)과 제2도전라인 패턴(13)이 서로 링크된다. Accordingly, the first conductive line pattern 11 is expanded to the lower crack (Crack) is formed by a first conductive line pattern 11 and the second conductor line pattern 13 is linked to each other.

그런데 도 1에 도시된 종래의 레이저 링크 구조에서는, 홀 영역(15)에 약간 높은 에너지를 갖는 레이저 빔이 주사되면 제2도전라인 패턴(13)의 측면 부분이 터지던가 또는 제2도전라인 패턴(13)에도 크랙이 형성될 수 있다. However, in the conventional laser link structure shown in Fig. 1, when a laser beam having a slightly higher energy injected into the hole region 15 deonga pop the side portion of the second conductor line pattern 13 or the second conductive line pattern ( 13) has a crack can be formed also. 이러한 경우에는 제1도전라인 패턴(11)과 제2도전라인 패턴(13) 사이에 링크가 제대로 형성되지 않는다. In such a case the link between the first conductor line pattern 11 and the second conductor line pattern 13 is not formed correctly.

또한 도 1에 도시된 종래의 레이저 링크 구조를 이용하여 퓨즈박스를 구성하는 경우에는, 레이저 빔의 에너지 윈도우(Window)가 좁아지게 됨으로 인하여 퓨즈박스의 면적을 줄이는 데 한계가 있다. In addition, there is a limit in reducing the conventional case of using a laser link structure constituting the fuse box, the area of ​​the fuse box due doemeuro narrowing the energy window (Window) of the laser beam shown in Fig. 다시말해 제1도전라인 패턴(11)으로부터 또 다른 제1도전라인 패턴(11)까지의 거리, 즉 퓨즈 피치를 줄일 경우 홀 영역(15)도 역시 줄여야 한다. In other words, the first conductive line road distance, that is, to reduce the fuse pitch hole region 15 to the other first conductive line pattern 11 from the pattern 11 is also reduced. 그런데 홀 영역(15)이 줄어들게 되면, 링크를 형성하고자 할때 홀 영역(15)에 상당히 많은 에너지를 갖는 레이저가 주사되어야 하며 이로 인하여레이저 빔의 에너지 윈도우가 좁아지는 단점이 있다. However, there is a disadvantage hole region 15 are reduced if, when trying to form a link with the scanning laser to be having a considerable energy in the hole region 15, and which is narrowed due to the energy window of a laser beam.

따라서 본 발명이 이루고자 하는 기술적인 과제는, 제2도전라인 패턴에 발생되는 크랙, 즉 상부 크랙을 방지하고 또한 퓨즈박스의 면적을 줄이는 동시에 레이저 빔의 에너지 윈도우를 넓힐 수 있는 레이저 링크 구조를 제공하는 것이다. Therefore, the technical Problem The present invention, the second conductive line cracks generated in the pattern, that is, to prevent the upper crack and also provides a laser link structure that can broaden the energy window of a laser beam at the same time reducing the area of ​​the fuse box, will be.

본 발명이 이루고자 하는 다른 기술적인 과제는, 상기 레이저 링크 구조를 이용하는 퓨즈박스를 제공하는 것이다. Another technical Problem The present invention is to provide a fuse box using the laser link structure.

본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다. A brief description of each drawing is provided in order to fully understand the drawings referred to in detailed description of the invention.

도 1은 종래의 레이저 링크 구조를 나타내는 레이아웃 도면이다. 1 is a layout diagram showing a conventional laser link structure.

도 2는 도 1에서 XX' 절단면의 수직 구조를 나타내는 도면이다. Figure 2 is a view showing a vertical structure of an XX 'cut surface in Fig.

도 3은 본 발명에 따른 레이저 링크 구조를 나타내는 레이아웃 도면이다. 3 is a layout diagram showing a laser link structure according to the present invention.

도 4는 도 3에서 YY' 절단면의 수직 구조를 나타내는 도면이다. Figure 4 is a view showing a vertical structure of the YY 'cut surface in Fig.

도 5는 하부 크랙에 의해 제1도전라인 패턴과 제2도전라인 패턴이 서로 링크된 모습을 나타내는 도면이다. 5 is a view showing a first conductive line pattern and the second conductive lines form a pattern linked to each other by the lower crack.

도 6은 본 발명에 따른 레이저 링크를 이용한 퓨즈박스를 구비하는 리던던트 로우 어드레스 디코더의 일례를 나타내는 회로도이다. 6 is a circuit diagram showing an example of a redundant row address decoder having a fuse box using the laser link in accordance with the present invention.

도 7은 도 6에 도시된 퓨즈 박스의 레이아웃을 나타내는 도면이다. 7 is a diagram showing the layout of the fuse box shown in FIG.

상기 기술적 과제를 달성하기 위한 본 발명에 따른 레이저 링크 구조는, 소정의 간격을 두고 나란히 배치되는 복수개의 제1도전라인 패턴들; The technical problem laser link structure according to the present invention is to achieve, with a predetermined spacing a plurality of first conductive line patterns arranged side by side; 및 상기 제1도전라인 패턴들과 링크시키기 위한 홀 영역들 이외에 상기 제1도전라인 패턴들 위에 넓게 형성되는 제2도전라인 패턴을 구비하는 것을 특징으로 한다. And characterized by a second conductive line pattern which is widely formed on the first conductive line patterns in addition to the first conductive line hole area for linking with the pattern.

상기 홀 영역들은 상기 각각의 제1도전라인 패턴 위에 적어도 한 개 이상 형성되는 것이 바람직하다. The hole areas are preferably formed at least on one or more of each of the first conductive line pattern. 또한 상기 홀 영역들에는 비아 홀이 형성되는 것이 바람직하다. In addition to the hole area, it is preferable that the via hole is formed.

상기 다른 기술적 과제를 달성하기 위한 본 발명에 따른 퓨즈박스는 소정의 어드레스를 디코딩하기 위한 복수개의 레이저 링크들을 구비하고, 상기 레이저 링크들의 구조는, 소정의 간격을 두고 나란히 배치되는 복수개의 제1도전라인 패턴들; The fuse box according to the invention to achieve another aspect is provided with a plurality of laser link for decoding a predetermined address, the structure of the laser link, with a predetermined spacing a plurality of first conductive side-by-side the line pattern; 및 상기 제1도전라인 패턴들과 링크시키기 위한 홀 영역들 이외에 상기 제1도전라인 패턴들 위에 넓게 형성되는 제2도전라인 패턴을 구비하는 것을 특징으로 한다. And characterized by a second conductive line pattern which is widely formed on the first conductive line patterns in addition to the first conductive line hole area for linking with the pattern.

상기 홀 영역들은 상기 각각의 제1도전라인 패턴 위에 적어도 한 개 이상 형성되는 것이 바람직하다. The hole areas are preferably formed at least on one or more of each of the first conductive line pattern. 또한 상기 홀 영역들에는 비아 홀이 형성되는 것이 바람직하다. In addition to the hole area, it is preferable that the via hole is formed.

본 발명과 본 발명의 동작 상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다. It should be reference to information described in the present invention and the advantages on the operation of the invention and the accompanying drawings and the accompanying drawings, which in order to fully understand the objectives achieved by the practice of the present invention illustrating a preferred embodiment of the present invention.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. Below, by describing the preferred embodiments of the invention with reference to the accompanying drawings, the present invention will be described in detail. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다. Like reference numerals in the drawings denote like elements.

도 3은 본 발명에 따른 레이저 링크 구조를 나타내는 레이아웃 도면이다. 3 is a layout diagram showing a laser link structure according to the present invention.

도 3을 참조하면, 본 발명에 따른 레이저 링크 구조는 제2도전라인 패턴(33)이 소정의 간격을 두고 나란히 배치되는 두 개 이상의 제1도전라인 패턴들(31) 위에 넓게 형성되는 점이 도 1에 도시된 종래기술과 다르다. 3, a laser link structure according to the present invention is a point that the second conductive line pattern 33 is formed widely over the two or more first of the conductive line pattern 31 to be disposed side by side at a predetermined distance 1 the different from the prior art shown in. 각각의 제1도전라인 패턴들(31) 위에는 한 개 이상의 홀 영역들(35)이 형성된다. Each of the first conductive line patterns (31) at least one hole region (35) above is formed. 도 1에서는 각각의 제1도전라인 패턴들(31) 위에 두 개의 홀 영역들(35)이 형성된 경우가 도시되어 있다. In Figure 1 there is shown a case provided with two holes area 35 on each of the first conductive line pattern 31.

도 4는 도 3에서 YY' 절단면의 수직 구조를 나타내는 도면이고, 도 5는 하부 크랙에 의해 제1도전라인 패턴(31)과 제2도전라인 패턴(33)이 서로 링크된 모습을 나타내는 도면이다. Figure 4 is a view showing a vertical structure of the YY 'cutting face in Figure 3, Figure 5 is a view showing a first conductive line pattern 31 and the second conductive lines form a pattern 33 are linked together by the lower crack .

도 4를 참조하면, 실리콘 웨이퍼(41)위에 절연물질인 PTEOS(43)가 형성되고PTEOS(43)위에 질화막인 SiN(45)이 형성된다. 4, the silicon wafer 41 is formed on top of the PTEOS (43) of insulating material is a nitride film of SiN (45) formed on the PTEOS (43). SiN(45)위에 제1도전라인 패턴(31)이 형성되고 다시 그 위에 PTEOS(47)가 형성된다. SiN (45) over the first conductive line pattern 31 is formed is formed with a re-PTEOS (47) thereon. 제1도전라인 패턴(31) 상부에는 제2도전라인 패턴(33)이 형성되고 그 위에 다시 질화막인 SiN(45)이 형성된다. A first upper conductive line pattern 31, the second conductive line pattern 33 is formed on the back of the nitride film SiN (45) is formed on.

제1도전라인 패턴(31)과 제2도전라인 패턴(33)을 링크시키고자 할때는 홀 영역들(35)중 하나에 레이저 빔이 주사된다. The laser beam is scanned in one of the first conductive line pattern 31 and the second conductive line halttaeneun link and a character pattern 33 of the hole region (35). 홀 영역(35)에 레이저 빔을 소정시간 주사하면 레이저 빔이 제1도전라인 패턴(31)에 포커스(Focus)되어 열 에너지가 제1도전라인 패턴(31)에 침투된다. When a predetermined time scans the laser beam in the hole area 35. The laser beam is to penetrate the first conductive line pattern 31 in the focus (Focus) is a first conductive line pattern 31 of heat energy. 이에 따라 도 5에 도시된 바와 같이 제1도전라인 패턴(31)이 팽창하여 크랙(Crack)(51)이 형성됨으로써 제1도전라인 패턴(31)과 제2도전라인 패턴(33)이 서로 링크된다. Accordingly, the first conductive line pattern 31, the first conductive line pattern 31 and the second conductor line pattern 33 are linked to each other by being a crack (Crack) (51) formed by the expansion as shown in Figure 5 do.

한편 링크의 성공률을 높이기 위해 상기 홀 영역들에 비아(Via) 홀을 형성시켜 비아 홀을 통해 레이저 빔이 포커스되도록 할 수 있다. In order to increase the success rate of the link so as to form a via (Via) hole in the hole area can be such that the laser beam focus by a via hole.

상술한 본 발명에 따른 레이저 링크 구조에서는 제2도전라인 패턴(33)이 넓기 때문에 홀 영역(35)에 높은 에너지를 갖는 레이저 빔이 주사되더라도 제2도전라인 패턴(33)에 의해 레이저 빔의 에너지가 분산된다. In the laser link structure according to the invention as described above the second conductive line pattern 33, the energy of the laser beam by a second conductive line pattern 33, the laser beam having a high energy in the hole region 35, even if the scan since the wide It is dispersed. 이에 따라 제2도전라인 패턴(33)에 상부 크랙이 형성되는 것이 방지되고, 결국 제1도전라인 패턴(31)과 제2도전라인 패턴(33) 사이에 링크가 형성되는 성공률이 종래기술에 비하여 훨씬 높아진다. Accordingly, the second conductive line is prevented from being a top crack pattern 33 formed in the end the first conductive line pattern 31 and the success rate of a link is formed between the second conductive line pattern 33 over the prior art much higher. 또한 높은 에너지를 갖는 레이저 빔이 주사될 수 있으므로 레이저 빔의 에너지 윈도우(Window)가 넓어지는 장점이 있다. In addition, since a laser beam having a high energy can be injected has the advantage of widening an energy window (Window) of the laser beam.

또한 하나의 제2도전라인 패턴(33)이 여러개의 제1도전라인 패턴들(31)에 의해 공유되므로 퓨즈 피치, 즉 제1도전라인 패턴(31)으로부터 또 다른 제1도전라인패턴(31)까지의 거리가 줄어들 수 있으며 또한 홀 영역(35)도 줄어들 수 있다. In addition, a second conductive line pattern 33 are a number of first, because the conductive lines shared by a pattern (31), the fuse pitch, that is, another first conductive line pattern 31 from the first conductor line pattern 31 the distance to be reduced and may also reduce Fig hole region 35. 따라서 본 발명에 따른 레이저 링크 구조를 이용하여 퓨즈박스를 구성하면 퓨즈박스의 면적이 크게 감소된다. Therefore, when using a laser link structure according to the invention constituting the fuse box in the area of ​​the fuse boxes is greatly reduced.

또한 본 발명에 따른 레이저 링크 구조에서는 각각의 제1도전라인 패턴들(31) 위에 다수개의 홀 영역들(35)이 형성될 수 있으므로, 어느 하나의 홀 영역을 이용한 레이저 링킹이 실패할 경우 다른 홀 영역을 이용하여 다시 레이저 링킹을 할 수 있다. In addition, since the laser link structure according to the invention can be a (35) a plurality of hole area formed on each first conductive line pattern (31), when the laser linking using any one hole region for the failure other hole using an area can be a re-linking laser. 따라서 링크 성공률이 매우 높아지는 장점이 있다. Therefore, there is an advantage this link success rate is very high.

도 6은 본 발명에 따른 레이저 링크를 이용한 퓨즈박스를 구비하는 리던던트 로우 어드레스 디코더의 일례를 나타내는 회로도이다. 6 is a circuit diagram showing an example of a redundant row address decoder having a fuse box using the laser link in accordance with the present invention. 도 6의 리던던트 로우 어드레스 디코더(400)는 하나의 결함 셀을 하나의 리던던트 셀로 대체하기 위한 구조를 갖는다. A redundant row address decoder 400 of Figure 6 has a structure for replacing a redundant cell for a defective cell.

도 6을 참조하면, 리던던트 로우 어드레스 디코더(400)는 다수개의 트랜지스터들과 퓨즈 박스(500), 리던던시 워드 라인 선택회로들(510, 610, 710, 810)을 구비한다. And 6, the redundant row address decoder 400 is provided with a plurality of transistors and a fuse box 500, the redundancy word line selection circuit (510, 610, 710, 810).

퓨즈 박스(500)는 제 1퓨즈 박스(501), 제 2퓨즈 박스(503), 제 3퓨즈 박스(505) 및 제 4퓨즈 박스(507)를 구비하며, 각각의 퓨즈 박스(501, 503, 505, 507)는 다수개의 레이저 링크들을 구비한다. Fuse box 500 is a first fuse box 501, the second fuse box 503, a third fuse box 505 and the fourth provided with a fuse box 507, each of the fuse box (501, 503, 505, 507) is provided with a plurality of laser link. 레이저 링크들은 결함 셀의 어드레스를 디코딩할 수 있도록 선택적으로 링크된다. Laser link are selectively linked to decode the address of the defective cell. 어드레스(DRA01)는 하나의 워드 라인을 선택하기 위한 어드레스이다. Address (DRA01) is an address for selecting one word line. 각각의 퓨즈 박스(501,503,505,507)의 디코딩 방법은 통상적인 것이므로 여기에서 상세한 설명은 생략된다. The decoding method of each of the fuse box (501 503 505 507) is conventional, because a detailed description here is omitted.

도 6을 참조하여 워드 라인(WL1)이 선택되는 경우를 설명하면 다음과 같다. With reference to FIG. 6 will be described a case in which a word line (WL1) is selected as follows. 레이저 링크들(F100 내지 F103)은 결함 셀의 어드레스(DRA01)를 나타내기 위하여 디코딩되고, 레이저 링크들(F104 내지 F127)은 결함 셀의 어드레스(DRA234, DRA56, DRA78, DRA910, DRA1112)에 상응하게 디코딩된다. In correspondence to the laser link (F100 to F103) is decoded to indicate the address (DRA01) of the defective cell, the laser link (F104 to F127) is the address of the defective cell (DRA234, DRA56, DRA78, DRA910, DRA1112) It is decoded.

리던던시 워드 라인 선택회로(510)는 제 1NAND게이트(511), 제 2NAND게이트(513), 제 3NAND게이트(515) 및 NOR 게이트(517)를 구비하며, 리던던시 워드 라인 선택회로(510)는 노드(N27 내지 N32)의 신호들에 응답하여 리던던시 워드라인 인에이블 신호(WL1)를 리던던시 워드 드라이버(미도시)로 출력한다. A redundancy word line select circuit 510 comprises a 1NAND gate 511, the 2NAND gate 513, the 3NAND gate 515 and provided with a NOR gate 517, a redundancy word line selection circuit 510 is a Node ( in response to the signal of the N27 to N32), and outputs a redundancy wordline enable signal (WL1) to the redundancy word driver (not shown). 그리고 리던던시 워드 드라이버는 리던던시 워드라인 인에이블신호(WL1)에 응답하여 리던던트 셀의 워드라인을 인에이블시켜 리던던트 셀을 구동시킴으로써 결함 셀을 리던던트 셀로 대체한다. And a redundancy word driver, by driving the redundant cell enable the word line of the redundant cell in response to the enable signal (WL1) redundancy word lines replace defective cells redundant cell.

도 7은 도 6에 도시된 퓨즈 박스(500)의 레이아웃을 나타내는 도면이다. 7 is a diagram showing the layout of the fuse box 500 shown in FIG. 도 7은 하나의 결함 셀을 하나의 리던던트 셀로 대체하기 위한 퓨즈 박스(500)의 레이아웃 구조로, 4개의 퓨즈 박스들(501, 503, 505, 507)을 구비한다. 7 is provided with a one fault cell to a layout structure of a fuse box (500) for replacing a redundant cell, the four fuse boxes (501, 503, 505, 507). 레이저빔을 홀로 주사시켜 레이저에 의한 반응에 의해 제1도전라인 패턴(METAL1)과 제2도전라인 패턴(METAL2)이 서로 링크된다. Hole injection to the first conductive line pattern (METAL1) and the second conductor line pattern (METAL2) by reaction with the laser with a laser beam are linked together.

도 7에서 알 수 있듯이 하나의 제2도전라인 패턴(METAL2)이 여러개의 제1도전라인 패턴들(METAL1)에 의해 공유되므로 퓨즈 피치, 즉 어느 제1도전라인 패턴으로부터 또 다른 제1도전라인 패턴까지의 거리가 줄어들 수 있으며 또한 홀 영역도 줄어들 수 있다. It can be seen in Figure 7, as a second conductive line pattern (METAL2) the multiple of the first conductive line patterns are shared by the (METAL1) fuse pitch, i.e., any first conductive line further first conductive line patterns from a pattern the distance to be reduced and may also reduce Fig hole area. 따라서 도 7에 도시된 바와 같은 본 발명에 따른 레이저 링크를이용한 퓨즈박스는 그 레이아웃 면적이 크게 감소된다. Thus, the fuse box with the laser link in accordance with the present invention as shown in Figure 7 is much less that the layout area. 따라서 상기 퓨즈 박스를 구비하는 리던던트 로우 어드레스 디코더가 레이아웃되는 면적도 상당히 감소될 수 있다. Thus also the area where the redundant row address decoder having a fuse box, the layout can be significantly reduced.

본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. The present invention has been described for the embodiment shown in the drawings as it will be understood that s only, and those skilled in the art from available various modifications and equivalent other embodiments this being exemplary. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다. Therefore, the true technical protection scope of the invention as defined by the technical spirit of the appended claims registration.

상술한 바와 같이 본 발명에 따른 레이저 링크 구조에서는 제2도전라인 패턴에 상부 크랙이 형성되는 것이 방지되고, 그 결과 제1도전라인 패턴과 제2도전라인 패턴 사이에 링크가 형성되는 성공률이 종래기술에 비하여 훨씬 높아진다. Laser link structure according to the invention as described above, the second conductive line is prevented from being a top cracking in the pattern, as a result, the first conductive line pattern and a second conductive line is the prior art success rate links are formed between the pattern much higher than the. 또한 높은 에너지를 갖는 레이저 빔이 주사될 수 있으므로 레이저 빔의 에너지 윈도우 넓어지는 장점이 있다. In addition, since a laser beam having a high energy can be injected has the advantage of widening the energy window of a laser beam. 또한 하나의 제2도전라인 패턴이 여러개의 제1도전라인 패턴들에 의해 공유되므로 퓨즈 피치가 줄어들 수 있으며 또한 홀 영역도 줄어들 수 있다. In addition, since one of the second conductive line patterns are shared by a number of first conductive line pattern may reduce the fuse pitch and may also reduce Fig hole area. 따라서 본 발명에 따른 레이저 링크 구조를 이용하여 퓨즈박스를 구성하면 퓨즈박스의 면적이 크게 감소된다. Therefore, when using a laser link structure according to the invention constituting the fuse box in the area of ​​the fuse boxes is greatly reduced. 또한 본 발명에 따른 레이저 링크 구조에서는 각각의 제1도전라인 패턴들 위에 다수개의 홀 영역들이 형성될 수 있으므로, 어느 하나의 홀 영역을 이용한 레이저 링킹이 실패할 경우 다른 홀 영역을 이용하여 다시 레이저 링킹을 할 수 있다. In addition, since the laser link structure according to the present invention may be a plurality of hole areas are formed on each of the first conductive line pattern, when the laser linking using any of hole area of ​​the failure back laser linking using other hole area can do. 따라서 링크 성공률이 매우 높아지는 장점이 있다. Therefore, there is an advantage this link success rate is very high.

Claims (8)

  1. 소정의 간격을 두고 나란히 배치되는 복수개의 제1도전라인 패턴들; With a predetermined spacing a plurality of first conductive line patterns arranged side by side; And
    상기 제1도전라인 패턴들과 링크시키기 위한 홀 영역들 이외에 상기 제1도전라인 패턴들 위에 넓게 형성되는 제2도전라인 패턴을 구비하는 것을 특징으로 하는 반도체장치의 레이저 링크 구조. Laser link structure of a semiconductor device comprising a second conductive line pattern which is widely formed on the first conductive line patterns in addition to the hole area for linking with the first conductive line pattern.
  2. 제1항에 있어서, 상기 홀 영역들은 상기 각각의 제1도전라인 패턴 위에 적어도 한 개 이상 형성되는 것을 특징으로 하는 반도체장치의 레이저 링크 구조. The method of claim 1, wherein the laser link structure of the hole regions are semiconductor device characterized in that formed at least on one or more each of the first conductive line pattern.
  3. 제1항에 있어서, 상기 제1도전라인 패턴들과 상기 제2도전라인 패턴 사이에는 절연층이 형성되는 것을 특징으로 하는 반도체장치의 레이저 링크 구조. The method of claim 1, wherein the laser link structure of a semiconductor device, characterized in that with the first conductive line pattern and the second conductive line has an insulating layer formed between the patterns.
  4. 제1항에 있어서, 상기 홀 영역들에 비아 홀이 형성되는 것을 특징으로 하는 반도체장치의 레이저 링크 구조. The method of claim 1, wherein the link structure of a semiconductor laser device characterized in that the via-holes formed in the hole region.
  5. 소정의 어드레스를 디코딩하기 위한 복수개의 레이저 링크들을 구비하고, And comprising a plurality of laser link for decoding a predetermined address,
    상기 레이저 링크들의 구조는, The structure of the laser link,
    소정의 간격을 두고 나란히 배치되는 복수개의 제1도전라인 패턴들; With a predetermined spacing a plurality of first conductive line patterns arranged side by side; And
    상기 제1도전라인 패턴들과 링크시키기 위한 홀 영역들 이외에 상기 제1도전라인 패턴들 위에 넓게 형성되는 제2도전라인 패턴을 구비하는 것을 특징으로 하는 반도체장치의 퓨즈박스. Fuse box of a semiconductor device comprising a second conductive line pattern which is widely formed on the first conductive line patterns in addition to the hole area for linking with the first conductive line pattern.
  6. 제5항에 있어서, 상기 홀 영역들은 상기 각각의 제1도전라인 패턴 위에 적어도 한 개 이상 형성되는 것을 특징으로 하는 반도체장치의 퓨즈박스. The method of claim 5, wherein the hole areas are a fuse box of the semiconductor device characterized in that formed at least on one or more each of the first conductive line pattern.
  7. 제5항에 있어서, 상기 제1도전라인 패턴들과 상기 제2도전라인 패턴 사이에는 절연층이 형성되는 것을 특징으로 하는 반도체장치의 퓨즈박스. Claim 5 wherein, the fuse box of a semiconductor device, characterized in that with the first conductive line pattern and the second conductive lines, the insulating layer between the patterns formed on.
  8. 제5항에 있어서, 상기 홀 영역들에 비아 홀이 형성되는 것을 특징으로 하는 반도체장치의 퓨즈박스. The method of claim 5, wherein a fuse box of the semiconductor device characterized in that the via-holes formed in the hole region.
KR20010072985A 2001-11-22 2001-11-22 Laser link structure capable protecting upper crack and broadening energy window of laser beam and fuse box using the same KR100408418B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20010072985A KR100408418B1 (en) 2001-11-22 2001-11-22 Laser link structure capable protecting upper crack and broadening energy window of laser beam and fuse box using the same

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20010072985A KR100408418B1 (en) 2001-11-22 2001-11-22 Laser link structure capable protecting upper crack and broadening energy window of laser beam and fuse box using the same
US10290269 US6861682B2 (en) 2001-11-22 2002-11-08 Laser link structure capable of preventing an upper crack and broadening an energy window of a laser beam, and fuse box using the same
TW91134072A TW200409215A (en) 2001-11-22 2002-11-22 Laser link structure capable of preventing an upper crack and broadening an energy window of a laser beam, and fuse box using the same
JP2002339590A JP4503227B2 (en) 2001-11-22 2002-11-22 Laser link structure and fuse box using the same

Publications (2)

Publication Number Publication Date
KR20030042497A true KR20030042497A (en) 2003-06-02
KR100408418B1 true KR100408418B1 (en) 2003-12-06

Family

ID=19716197

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20010072985A KR100408418B1 (en) 2001-11-22 2001-11-22 Laser link structure capable protecting upper crack and broadening energy window of laser beam and fuse box using the same

Country Status (3)

Country Link
US (1) US6861682B2 (en)
JP (1) JP4503227B2 (en)
KR (1) KR100408418B1 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7208094B2 (en) * 2003-12-17 2007-04-24 Hewlett-Packard Development Company, L.P. Methods of bridging lateral nanowires and device using same
KR100586548B1 (en) * 2004-06-22 2006-06-08 주식회사 하이닉스반도체 Fuse of the memory device and method for repairing the same
JP2006324306A (en) * 2005-05-17 2006-11-30 Nec Electronics Corp Semiconductor device
US7307345B2 (en) * 2005-11-01 2007-12-11 Hewlett-Packard Development Company, L.P. Crossbar-array designs and wire addressing methods that tolerate misalignment of electrical components at wire overlap points
US20070176295A1 (en) * 2006-02-01 2007-08-02 International Business Machines Corporation Contact via scheme with staggered vias

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6348837A (en) * 1986-08-19 1988-03-01 Fujitsu Ltd Inverted fuse element
JPS6459934A (en) * 1987-08-31 1989-03-07 Nec Yamaguchi Ltd Semiconductor device with redundant function
JPH01307243A (en) * 1988-06-06 1989-12-12 Fujitsu Ltd Semiconductor integrated circuit device
JP3350828B2 (en) * 1993-12-14 2002-11-25 株式会社 沖マイクロデザイン The semiconductor integrated circuit device using the same and capacitive weld switch
JPH09510320A (en) * 1994-03-10 1997-10-14 マサチユセツツ・インスチチユート・オブ・テクノロジー Method for producing a connection conductive link
JP3156497B2 (en) * 1994-05-06 2001-04-16 松下電器産業株式会社 Processing method of the metal film
US5940727A (en) * 1994-10-11 1999-08-17 Massachusetts Institute Of Technology Technique for producing interconnecting conductive links
JP2952581B2 (en) * 1997-09-12 1999-09-27 エルジイ・セミコン・カンパニイ・リミテッド The method of forming the anti-fuse
JP2000123592A (en) * 1998-10-19 2000-04-28 Mitsubishi Electric Corp Semiconductor device

Also Published As

Publication number Publication date Type
JP2003229484A (en) 2003-08-15 application
KR20030042497A (en) 2003-06-02 application
US20030095451A1 (en) 2003-05-22 application
US6861682B2 (en) 2005-03-01 grant
JP4503227B2 (en) 2010-07-14 grant

Similar Documents

Publication Publication Date Title
US6008523A (en) Electrical fuses with tight pitches and method of fabrication in semiconductors
US5684733A (en) Fixed resistance high density parallel ROM device
US6713839B2 (en) Antifuse structure with low resistance
US6803804B2 (en) Programmable latch array using antifuses
US6867441B1 (en) Metal fuse structure for saving layout area
US4853758A (en) Laser-blown links
US4970686A (en) Semiconductor memory cells and semiconductor memory device employing the semiconductor memory cells
US6265778B1 (en) Semiconductor device with a multi-level interconnection structure
US6872990B1 (en) Layout method of semiconductor device
US5869383A (en) High contrast, low noise alignment mark for laser trimming of redundant memory arrays
US6677649B2 (en) SRAM cells with two P-well structure
US4562639A (en) Process for making avalanche fuse element with isolated emitter
US5589706A (en) Fuse link structures through the addition of dummy structures
US5286993A (en) One-sided ozone TEOS spacer
US4507757A (en) Avalanche fuse element in programmable memory
US20040004877A1 (en) Semiconductor storage device with signal wiring lines RMED above memory cells
US4507756A (en) Avalanche fuse element as programmable device
US20070257331A1 (en) Anti-fuse memory cell
US6423582B1 (en) Use of DAR coating to modulate the efficiency of laser fuse blows
US6320243B1 (en) Defect removable semiconductor devices and manufacturing methods thereof
US20040178425A1 (en) Semiconductor device having fuse
US5233206A (en) Double digitlines for multiple programming of prom applications and other anti-fuse circuit element applications
US6256227B1 (en) Non-volatile semiconductor memory having column sub-selector layout pattern adaptable to miniaturization of memory cell
US6541290B1 (en) Architecture of laser fuse box of semiconductor integrated circuit and method for fabricating the same
US4783424A (en) Method of making a semiconductor device involving simultaneous connection and disconnection

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121031

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20141031

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20181031

Year of fee payment: 16