KR20030097019A

KR20030097019A - Laser link structure in a semiconductor device

Info

Publication number: KR20030097019A
Application number: KR1020020034145A
Authority: KR
Inventors: 방광규; 이영석
Original assignee: 삼성전자주식회사
Priority date: 2002-06-18
Filing date: 2002-06-18
Publication date: 2003-12-31

Abstract

PURPOSE: A laser link structure of a semiconductor device is provided to link the first and second conductive line patterns by tilting the first conductive line patterns inside hole regions. CONSTITUTION: A plurality of the first conductive line patterns(51) are disposed in parallel with each other, separated from each other by a predetermined interval. The second conductive line patterns(55) having the hole regions(53) for linking the first conductive line patterns are formed on the first conductive line patterns. The first conductive line patterns are tilted in a lengthwise axis direction in the hole regions. An insulation layer is formed between the first and second conductive line patterns.

Description

Laser link structure in a semiconductor device

본 발명은 반도체 장치에 관한 것으로, 특히 반도체 장치에 사용되는 레이저 링크 구조(Laser Link Structure)에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor devices, and more particularly, to a laser link structure used in semiconductor devices.

일반적으로 반도체 메모리 장치는 수율(yield)을 증가시키기 위하여, 노말 메모리 셀 어레이와 리던던시 메모리 셀 어레이를 구비하고 결함이 발생된 노말 메모리 셀 (이하 '결함 셀(defect cell)'이라 한다.)을 리던던시 메모리 셀(이하 '리던던트 셀(redundant cell)'이하 한다.)로 대체(repair)한다.In general, a semiconductor memory device includes a normal memory cell array and a redundant memory cell array to increase yield, and redundancy a defective normal memory cell (hereinafter referred to as a 'defect cell'). Replace with a memory cell (hereinafter referred to as a "redundant cell").

당업계에서 잘 알려진 바와 같이, 반도체 메모리 장치는 결함 셀을 리던던트 셀로 대체하기 위한 리던던시 회로를 구비하고, 리던던시 회로는 결함 셀의 어드레스를 프로그램하기 위한 프로그램수단 및 리던던시 회로를 제어하기 위한 소정의 제어회로를 구비한다. 프로그램 수단은 결함 셀을 리던던트 셀로 대체하기 위하여 레이저나 전류에 의하여 결함 셀의 어드레스를 디코딩하기 위한 다수개의 퓨즈들을 구비한다. 프로그램 수단은 통상적으로 퓨즈박스라 불리운다.As is well known in the art, a semiconductor memory device includes a redundancy circuit for replacing a defective cell with a redundant cell, wherein the redundancy circuit includes program means for programming an address of the defective cell and a predetermined control circuit for controlling the redundancy circuit. It is provided. The program means comprises a plurality of fuses for decoding the defective cell's address by laser or current to replace the defective cell with a redundant cell. The programming means is commonly called a fuse box.

일반적으로 퓨즈들은 폴리실리콘 퓨즈 또는 메이크 링크(Make-link)로 구성된다. 메이크 링크는 레이저 링크라고도 불리운다. 그런데 퓨즈들이 폴리실리콘으로 구성되는 경우에는 퓨즈박스가 레이아웃되는 면적이 커지는 단점이 있으므로, 근래에는 퓨즈들이 메이크 링크로 구성되는 것이 선호된다.Typically, the fuses are made of polysilicon fuses or make-links. Make links are also called laser links. However, when the fuses are made of polysilicon, there is a disadvantage in that the area in which the fuse box is laid out is large. In recent years, it is preferable that the fuses are made of make links.

도 1은 종래의 반도체 장치의 레이저 링크 구조를 나타내는 레이아웃 도면이고 도 2는 도 1에서 X-X' 절단면의 수직 구조를 나타내는 도면이다.FIG. 1 is a layout diagram illustrating a laser link structure of a conventional semiconductor device, and FIG. 2 is a diagram illustrating a vertical structure of an X-X ′ cut surface in FIG. 1.

도 1 및 도 2를 참조하면, 반도체 기판(21), 예컨대 실리콘 웨이퍼 위에 산화막이나 질화막으로 제1 절연층(23)이 형성되어 있다. 상기 제1 절연층(23) 상에는 제1 도전라인 패턴(25)이 형성되고 다시 그 위에 제2 절연층(27)이 형성된다. 상기 제1 도전라인 패턴(25) 상부의 제2 절연층(27) 상에는 제2 도전라인 패턴(29)이 형성된다. 상기 제2 도전 라인 패턴(29) 및 제2 절연층(27) 상에는 제3 절연층(31)이 형성된다. 상기 제2 절연층 및 제3 절연층은 고밀도 플라즈마 산화막으로 형성되고, 제1 도전 라인 패턴(25) 및 제2 도전 라인 패턴(29)은 알루미늄 합금막으로 형성된다. 상기 제3 절연층(31) 상에는 폴리마이드막(polymide, 33)이 형성된다. 상기 제1 도전라인 패턴(25)과 제2 도전라인 패턴(29)을 링크시키고자 할 때 홀 영역(28)에 레이저빔이 주사된다.1 and 2, a first insulating layer 23 is formed of an oxide film or a nitride film on a semiconductor substrate 21, for example, a silicon wafer. A first conductive line pattern 25 is formed on the first insulating layer 23, and a second insulating layer 27 is formed thereon. A second conductive line pattern 29 is formed on the second insulating layer 27 on the first conductive line pattern 25. A third insulating layer 31 is formed on the second conductive line pattern 29 and the second insulating layer 27. The second insulating layer and the third insulating layer are formed of a high density plasma oxide film, and the first conductive line pattern 25 and the second conductive line pattern 29 are formed of an aluminum alloy film. A polymide 33 is formed on the third insulating layer 31. When the first conductive line pattern 25 and the second conductive line pattern 29 are to be linked, a laser beam is scanned in the hole region 28.

좀더 설명하면, 홀 영역(28)에 레이저빔을 소정시간 주사하면 레이저빔이 제1 도전라인 패턴(25)에 포커스(Focus)되어 열 에너지가 제1 도전라인 패턴(25)에 침투된다. 이에 따라 제1 도전라인 패턴(25)이 팽창하여 하부 크랙(Crack)이 형성됨으로써 제1 도전라인 패턴(25)과 제2 도전라인 패턴(29)이 서로 링크된다.In detail, when the laser beam is scanned in the hole region 28 for a predetermined time, the laser beam is focused on the first conductive line pattern 25, and thermal energy penetrates into the first conductive line pattern 25. As a result, the first conductive line pattern 25 is expanded to form a lower crack so that the first conductive line pattern 25 and the second conductive line pattern 29 are linked to each other.

그런데 도 1에 도시된 종래의 반도체 장치의 레이저 링크 구조는 홀 영역(28)의 크기가 작아지게 되면서 실제로 제1 도전라인 패턴(25)과 제2 도전라인 패턴(29)이 잘 링크되지 않는 문제점이 발생한다.However, the laser link structure of the conventional semiconductor device illustrated in FIG. 1 has a problem that the first conductive line pattern 25 and the second conductive line pattern 29 are not easily linked as the size of the hole region 28 becomes smaller. This happens.

따라서 본 발명이 이루고자 하는 기술적인 과제는 제1 도전라인 패턴과 제2 도전라인 패턴이 잘 링크될 수 있는 반도체 장치의 레이저 링크 구조를 제공하는 데 있다.Accordingly, a technical object of the present invention is to provide a laser link structure of a semiconductor device in which a first conductive line pattern and a second conductive line pattern can be well linked.

도 1은 종래의 반도체 장치의 레이저 링크 구조를 나타내는 레이아웃 도면이다.1 is a layout diagram showing a laser link structure of a conventional semiconductor device.

도 2는 도 1에서 X-X' 절단면의 수직 구조를 나타내는 도면이다.FIG. 2 is a view illustrating a vertical structure of the cutting plane X-X 'in FIG. 1.

도 3a 및 도 3b는 본 발명에 따른 반도체 장치의 레이저 링크 구조를 나타내는 레이아웃 도면이다.3A and 3B are layout diagrams showing a laser link structure of the semiconductor device according to the present invention.

도 4는 도 3에서 Y-Y' 절단면의 수직 구조를 나타내는 도면이다.4 is a view showing a vertical structure of the Y-Y 'cutting surface in FIG.

도 5는 본 발명 및 종래 기술에 따른 반도체 장치의 레이저 링크 구조의 저항을 측정한 그래프이다.5 is a graph measuring the resistance of the laser link structure of the semiconductor device according to the present invention and the prior art.

상기 기술적 과제를 달성하기 위한 본 발명의 일 예에 따른 반도체 장치의 레이저 링크 구조는 소정의 간격을 두고 나란히 배치되는 복수개의 제1 도전라인 패턴들과, 상기 제1 도전라인 패턴들 상에 상기 제1 도전라인 패턴들과 링크시키기 위한 홀 영역들을 갖는 제2 도전라인 패턴들을 구비하되, 상기 제1 도전라인 패턴들은 상기 홀 영역들 안에서 세로축 방향으로 경사지게 형성되어 있는 것을 특징으로 한다.A laser link structure of a semiconductor device according to an embodiment of the present invention for achieving the technical problem is a plurality of first conductive line patterns are arranged side by side at a predetermined interval and the first on the first conductive line patterns And second conductive line patterns having hole regions for linking with the first conductive line patterns, wherein the first conductive line patterns are formed to be inclined in the longitudinal axis direction in the hole regions.

상기 제1 도전라인 패턴들과 상기 제2 도전라인 패턴들 사이에는 절연층이 형성될 수 있다. 상기 제1 도전라인 패턴들은 상기 홀 영역들의 중심점을 기준으로 한 세로축 방향의 좌측 또는 우측으로 경사지게 형성될 수 있다.An insulating layer may be formed between the first conductive line patterns and the second conductive line patterns. The first conductive line patterns may be formed to be inclined to the left or right in the vertical axis direction based on the center points of the hole regions.

또한, 본 발명의 다른 예에 따른 반도체 장치의 레이저 링크 구조는 소정의 간격을 두고 나란히 배치되는 복수개의 제1 도전라인 패턴들과, 상기 제1 도전라인 패턴들 상에 상기 제1 도전라인 패턴들과 링크시키기 위한 홀 영역들을 갖는 제2 도전라인 패턴들을 구비하되, 상기 홀 영역들은 상기 홀 영역들의 중심이 가로축 방향으로 일치되지 않게 상하로 엇갈리게 형성되고 상기 제1 도전라인 패턴들은 상기 홀 영역들 안에서 세로축 방향으로 경사지게 형성되어 있는 것을 특징으로 한다.In addition, the laser link structure of the semiconductor device according to another embodiment of the present invention includes a plurality of first conductive line patterns arranged side by side at a predetermined interval, and the first conductive line patterns on the first conductive line patterns. And second conductive line patterns having hole regions for linking with each other, wherein the hole regions are alternately formed up and down so that the centers of the hole regions are not coincident in the horizontal axis direction and the first conductive line patterns are formed in the hole regions. It is characterized by being inclined in the longitudinal axis direction.

상기 제1 도전라인 패턴들은 상기 홀 영역들의 중심점을 기준으로 한 세로축 방향의 좌측 또는 우측으로 경사지게 형성될 수 있다.The first conductive line patterns may be formed to be inclined to the left or right in the vertical axis direction based on the center points of the hole regions.

상술한 바와 같이 본 발명에 의한 반도체 장치의 레이저 링크 구조는 제1 도전 라인 패턴을 홀 영역들 상에서 경사지게 형성함으로써 저항 균일도도 높고 링크도 잘될 수 있다.As described above, the laser link structure of the semiconductor device according to the present invention may have a high resistance uniformity and a good link by forming the first conductive line pattern to be inclined on the hole regions.

이하, 첨부도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 그러나, 다음에 예시하는 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예들에 한정되는 것은 아니다. 본 발명의실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다. 도면에서 막 또는 영역들의 크기 또는 두께는 명세서의 명확성을 위하여 과장되어진 것이다. 또한, 어떤 막이 다른 막 또는 기판의 "위(상)"에 있다라고 기재된 경우, 상기 어떤 막이 상기 다른 막의 위에 직접 존재할 수도 있고, 그 사이에 제3의 다른 막이 개재될 수도 있다.Hereinafter, with reference to the accompanying drawings will be described embodiments of the present invention; However, embodiments of the present invention illustrated below may be modified in various other forms, and the scope of the present invention is not limited to the embodiments described below. Embodiments of the present invention are provided to more fully explain the present invention to those skilled in the art. In the drawings, the size or thickness of films or regions is exaggerated for clarity. In addition, when a film is described as "on" another film or substrate, the film may be directly on top of the other film, and a third other film may be interposed therebetween.

도 3a 및 도 3b를 참조하면, 본 발명에 따른 반도체 장치의 레이저 링크 구조는 반도체 기판 상에 가로축으로 소정의 간격을 두고 나란히 배치되는 복수개의 제1 도전라인 패턴들(51)이 형성되어 있다. 상기 제1 도전라인 패턴들(51) 상에 상기 제1 도전라인 패턴들(51)과 링크시키기 위한 홀 영역들(53)을 갖는 제2 도전라인 패턴들(55)이 형성되어 있다.Referring to FIGS. 3A and 3B, in the laser link structure of the semiconductor device according to the present invention, a plurality of first conductive line patterns 51 arranged side by side at a predetermined interval on a horizontal axis are formed on a semiconductor substrate. Second conductive line patterns 55 having hole regions 53 for linking with the first conductive line patterns 51 are formed on the first conductive line patterns 51.

특히, 상기 제1 도전라인 패턴들(51)은 종래와 다르게 상기 홀 영역들(51) 안에서 세로축 방향으로 경사지게 형성되어 있다. 다시 말해, 상기 제1 도전라인 패턴들(51)은 종래와 다르게 상기 홀 영역들(51) 안에서 세로축 방향으로 수직이 아닌(즉 기울기가 90도보다 작게) 방향으로 경사지게 형성되어 있다.In particular, the first conductive line patterns 51 are formed to be inclined in the vertical axis direction in the hole regions 51 unlike the conventional art. In other words, unlike the related art, the first conductive line patterns 51 are formed to be inclined in the hole regions 51 in a direction that is not vertical in the vertical axis direction (that is, the slope is smaller than 90 degrees).

도 3a 및 도 3b에서는 상기 제1 도전라인 패턴들(51)은 상기 홀 영역들(53)의 중심점을 기준으로 한 세로축 방향의 좌측(즉 기울기가 90도보다 작게)으로 경사지게 형성되어 있으나, 우측으로 경사지게(기울기가 90도보다 크게) 형성될 수도 있다.In FIGS. 3A and 3B, the first conductive line patterns 51 are formed to be inclined to the left side (that is, the slope is smaller than 90 degrees) in the vertical axis direction with respect to the center points of the hole regions 53, but the right side is inclined. It may be formed to be inclined at an angle of greater than 90 degrees.

더하여, 도 3b에서의 홀 영역들(53)의 중심이 가로축 방향으로 일치되지 않게 상하로 엇갈리게 형성될 수 도 있다. 물론, 상기 제1 도전라인 패턴들(51)과 상기 제2 도전라인 패턴들(55) 사이에는 절연층이 형성되어 있다.In addition, the centers of the hole regions 53 in FIG. 3B may be alternately formed up and down so as not to coincide in the horizontal axis direction. Of course, an insulating layer is formed between the first conductive line patterns 51 and the second conductive line patterns 55.

도 4를 참조하면, 반도체 기판(21), 예컨대 실리콘 웨이퍼 위에 산화막이나 질화막으로 제1 절연층(103)이 형성되어 있다. 상기 제1 절연층(103) 상에는 도 3a 및 도 3b와 같은 레이아웃으로 제1 도전라인 패턴(51)이 형성된다. 즉 제1 도전라인 패턴(51)이 경사지게 형성된다. 상기 제1 도전 라인 패턴(51) 상에 제2 절연층(105)이 형성된다. 상기 제1 도전라인 패턴(51) 상부의 제2 절연층(105) 상에는 홀 영역(53)을 갖는 제2 도전라인 패턴(55)이 형성된다.Referring to FIG. 4, the first insulating layer 103 is formed of an oxide film or a nitride film on the semiconductor substrate 21, for example, a silicon wafer. The first conductive line pattern 51 is formed on the first insulating layer 103 in the layout as shown in FIGS. 3A and 3B. That is, the first conductive line pattern 51 is formed to be inclined. A second insulating layer 105 is formed on the first conductive line pattern 51. A second conductive line pattern 55 having a hole region 53 is formed on the second insulating layer 105 on the first conductive line pattern 51.

상기 제2 도전 라인 패턴(55) 및 제2 절연층(105) 상에는 제3 절연층(107)이 형성된다. 제1 도전 라인 패턴(51) 및 제2 도전 라인 패턴(55)은 알루미늄 합금막으로 형성되고, 상기 제2 절연층(105) 및 제3 절연층(107)은 고밀도 플라즈마 산화막으로 형성된다. 상기 제3 절연층(107) 상에는 폴리마이드막(polymide, 109)이 형성된다. 상기 제1 도전라인 패턴(51)과 제2 도전라인 패턴(55)을 링크시키고자 할 때 홀 영역(53)에 레이저빔이 주사된다.A third insulating layer 107 is formed on the second conductive line pattern 55 and the second insulating layer 105. The first conductive line pattern 51 and the second conductive line pattern 55 are formed of an aluminum alloy film, and the second insulating layer 105 and the third insulating layer 107 are formed of a high density plasma oxide film. A polymide layer 109 is formed on the third insulating layer 107. When the first conductive line pattern 51 and the second conductive line pattern 55 are to be linked, a laser beam is scanned in the hole region 53.

좀더 설명하면, 홀 영역들(53)중 하나에 레이저빔을 소정시간 주사하면 레이저빔이 제1 도전라인 패턴(51)에 포커스(Focus)되어 열 에너지가 제1 도전라인 패턴(51)에 침투된다. 이에 따라 제1 도전라인 패턴(51)이 팽창하여 하부 크랙(Crack)이 형성됨으로써 제1 도전라인 패턴(51)과 제2 도전라인 패턴(55)이 서로 링크된다.In detail, when a laser beam is scanned in one of the hole regions 53 for a predetermined time, the laser beam is focused on the first conductive line pattern 51, and thermal energy penetrates into the first conductive line pattern 51. do. As a result, the first conductive line pattern 51 expands to form a lower crack, so that the first conductive line pattern 51 and the second conductive line pattern 55 are linked to each other.

특히, 본 발명의 반도체 장치의 레이저 링크 구조는 제1 도전라인 패턴들을 상기 홀영역들 내에서 경사지게 형성함으로써 홀 영역(53)의 크기가 작아지더라도 후술하는 바와 같이 실제로 저항이 여러 가지 샘플(시료에서) 균일도가 종래 기술보다 높게 나타나 제1 도전라인 패턴(51)과 제2 도전라인 패턴(55)이 잘 링크되지 않는 종래 문제점을 해결할 수 있다.In particular, in the laser link structure of the semiconductor device of the present invention, even if the size of the hole region 53 is reduced by forming the first conductive line patterns in the hole regions inclined in the hole regions, a plurality of samples (samples) are actually used as described below. Since the uniformity is higher than that of the related art, the conventional problem that the first conductive line pattern 51 and the second conductive line pattern 55 are not well linked can be solved.

구체적으로, 도 5에서, X축은 시료수(샘플수)를 나타내며, Y축은 저항을 나타낸다. 본 발명에 의한 반도체 장치의 레이저 링크 구조는 마름모(◆) 모양으로 표시한 바와 같이 저항이 많은 샘플에서 균일하게 나타나고 링크도 잘 됨을 알 수 있다. 그러나, 종래 기술에 의한 반도체 장치의 레이저 링크 구조는 사각형( ■)모양으로 표시한 바와 같이 많은 샘플에서 저항이 높아 링크가 잘 되지 않고 저항도 균일하게 나타나지 않음을 알 수 있다.Specifically, in FIG. 5, the X axis represents the sample number (sample number), and the Y axis represents the resistance. It can be seen that the laser link structure of the semiconductor device according to the present invention appears uniformly in a sample having many resistances and has a good link as indicated by a rhombus shape. However, it can be seen that the laser link structure of the semiconductor device according to the prior art has a high resistance in many samples, as shown by the square (■) shape, so that the link does not become well and the resistance does not appear uniformly.

상술한 바와 같이 본 발명에 따른 반도체 장치의 반도체 장치의 레이저 링크 구조는 제1 도전라인 패턴들을 상기 홀영역들 내에서 경사지게 형성함으로써 홀 영역의 크기가 작아지더라도 실제로 저항이 여러 가지 샘플(시료에서) 균일도가 높게 나타나 제1 도전라인 패턴과 제2 도전라인 패턴을 잘 링크시킬 수 있다.As described above, in the laser link structure of the semiconductor device of the semiconductor device according to the present invention, the first conductive line patterns are formed to be inclined in the hole regions so that even if the size of the hole region is small, the resistance is actually different from various samples (in the sample). The uniformity is high so that the first conductive line pattern and the second conductive line pattern can be well linked.

Claims

A plurality of first conductive line patterns arranged side by side at a predetermined interval; And

Second conductive line patterns having hole regions for linking with the first conductive line patterns on the first conductive line patterns, wherein the first conductive line patterns are formed to be inclined in the longitudinal direction in the hole regions; The laser link structure of the semiconductor device characterized by the above-mentioned.

The laser link structure of claim 1, wherein an insulating layer is formed between the first conductive line patterns and the second conductive line patterns.

2. The laser link structure of claim 1, wherein the first conductive line patterns are formed to be inclined to the left or the right in the vertical axis direction with respect to the center point of the hole regions.

Second conductive line patterns having hole regions for linking the first conductive line patterns with the first conductive line patterns are provided on the first conductive line patterns, and the hole regions are formed so that the centers of the hole regions do not coincide in the horizontal axis direction. And the first conductive line patterns are inclined in the longitudinal axis direction in the hole regions.

5. The laser link structure of claim 4, wherein the first conductive line patterns are formed to be inclined to the left or right in the vertical axis direction with respect to the center point of the hole regions. 6.