KR101139485B1 - Fuse of semiconductor device and method for forming the same - Google Patents
Fuse of semiconductor device and method for forming the same Download PDFInfo
- Publication number
- KR101139485B1 KR101139485B1 KR1020090019892A KR20090019892A KR101139485B1 KR 101139485 B1 KR101139485 B1 KR 101139485B1 KR 1020090019892 A KR1020090019892 A KR 1020090019892A KR 20090019892 A KR20090019892 A KR 20090019892A KR 101139485 B1 KR101139485 B1 KR 101139485B1
- Authority
- KR
- South Korea
- Prior art keywords
- fuse
- semiconductor device
- blowing
- abandoned
- forming
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
본 발명은 반도체소자의 퓨즈 및 그 형성방법에 관한 것으로, The present invention relates to a fuse of a semiconductor device and a method of forming the same.
퓨즈 블로잉 영역의 퓨즈 양측으로 연결된 퓨즈 연결부의 퓨즈가 지그재그 형태로 형성된 퓨즈를 제공하여 퓨즈 블로잉 공정시 열분산을 최소화시켜 블로잉 공정시 특성을 향상시켜 리페어 공정의 마진을 향상시키고 그에 따른 반도체소자의 특성 및 신뢰성을 향상시킬 수 있도록 하는 기술이다. The fuse of the fuse connection part connected to both sides of the fuse blowing area is provided with a zigzag-shaped fuse to minimize heat dissipation during the fuse blowing process, thereby improving characteristics during the blowing process, thereby improving the margin of the repair process and thereby characteristics of the semiconductor device. And it is a technology to improve the reliability.
퓨즈 연결부, 지그재그 Fuse Connection, Zigzag
Description
본 발명은 반도체소자의 퓨즈 및 그 형성방법에 관한 것으로, 레이저를 이용한 퓨즈 블로잉에 의하여 유발되는 문제점을 해결하는 기술에 관한 것이다. The present invention relates to a fuse of a semiconductor device and a method of forming the same, and more particularly, to a technique for solving a problem caused by fuse blowing using a laser.
일반적으로, 반도체소자, 특히 메모리소자의 제조시 수많은 미세 셀 중에서 한 개라도 결함이 있으면 메모리로서의 기능을 수행하지 못하므로 불량품으로 처리된다.In general, in the manufacture of a semiconductor device, especially a memory device, if any one of the many fine cells is defective, the semiconductor device does not perform a function as a memory and thus is treated as a defective product.
그러나 메모리 내의 일부 셀에만 결함이 발생하였는데도 불구하고 소자 전체를 불량품으로 폐기하는 것은 수율(yield) 측면에서 비효율적인 처리방법이다.However, even though only a few cells in the memory have failed, discarding the entire device as defective is an inefficient method of yield.
따라서, 현재는 메모리 소자 내에 미리 설치해둔 예비 메모리 셀(redundancy cell)을 이용하여 불량 셀을 대체함으로써, 전체 메모리를 되살려주는 방식으로 수율 향상을 이루고 있다.Therefore, the current yield is improved by replacing the defective cells by using a redundancy cell pre-installed in the memory device, thereby restoring the entire memory.
예비 메모리 셀을 이용한 리페어(repair) 작업은 통상, 일정 셀 어레이(cell array)마다 스페어 로우(spare row)와 스페어 컬럼(spare column)을 미리 설치해 두어 결함이 발생된 불량 메모리 셀을 로우/컬럼 단위로 스페어 메모리 셀로 치완 해 주는 방식으로 진행된다.In the repair operation using spare memory cells, a spare row and a spare column are pre-installed in each cell array so that defective memory cells having defects are stored in row / column units. The process proceeds as a replacement with a spare memory cell.
이를 자세히 살펴보면, 웨이퍼 가공 완료 후 테스트를 통해 불량 메모리 셀을 선별하여 그에 해당하는 어드레스(address)를 스페어 셀의 어드레스 신호로 바꾸어 주는 프로그램을 내부회로에 행하게 된다.In detail, after the wafer processing is completed, a program that selects a defective memory cell through a test and replaces the corresponding address with an address signal of the spare cell is performed in the internal circuit.
따라서, 실제 사용시에는 불량라인에 해당하는 어드레스 신호가 입력되면 그 대신 예비 라인으로 선택이 바뀌는 것이다.Therefore, in actual use, when an address signal corresponding to a bad line is input, the selection is switched to a spare line instead.
이 프로그램 방식 중의 하나가 바로 레이저 빔으로 퓨즈를 태워 끊어버리는 방식인 데, 이렇게 레이저의 조사에 의해 끊어지는 배선을 퓨즈 또는 퓨즈라인(fuse line)이라 하고, 그 끊어지는 부위와 이를 둘러싸는 영역을 퓨즈박스(fuse box)라 한다.One of the programming methods is a method of burning a fuse with a laser beam, which is called a fuse or fuse line. The wiring broken by the laser irradiation is called a fuse or fuse line. It is called a fuse box.
도 1 은 종래기술의 제1 실시예에 따른 퓨즈 구조를 설명하기 위한 단면도로서, 구리를 퓨즈 재료로 사용하는 경우를 도시한 것이다. 1 is a cross-sectional view for explaining a fuse structure according to a first embodiment of the prior art, showing a case where copper is used as a fuse material.
도 1 을 참조하면, 반도체기판상에 하부절연층을 형성하고 그 상부에 트렌치를 형성하기 위한 제1 질화막을 형성하고 그 상부에 산화막을 형성한다. Referring to FIG. 1, a lower insulating layer is formed on a semiconductor substrate, and a first nitride film for forming a trench is formed thereon, and an oxide film is formed thereon.
그리고, 퓨즈용 노광마스크 ( 이하 "퓨즈 마스크"라 함 ) 를 이용한 사진식각공정으로 트렌치를 형성한다. 이때, 사진식각공정은 제1 질화막을 노출시키는 1차 식각공정과, 제1 질화막을 식각하는 2차 식각공정 그리고 그 하측의 하부절연층을 식각하는 3차 식각공정으로 형성된다. 여기서, 3차 식각공정은 2차 식각공정시 수반되는 과도식각 공정으로 대신할 수도 있다. The trench is then formed by a photolithography process using a fuse exposure mask (hereinafter referred to as a "fuse mask"). In this case, the photolithography process includes a first etching process for exposing the first nitride film, a second etching process for etching the first nitride film, and a tertiary etching process for etching the lower insulating layer below. In this case, the third etching process may be replaced by a transient etching process accompanying the second etching process.
그 다음, 트렌치를 매립하는 구리막을 증착하고 산화막을 식각장벽으로 하는 CMP 공정으로 트렌치 내에만 매립되는 퓨즈(13)를 형성한다. 이때, 퓨즈(13)는 퓨즈(13) 양 끝단의 패드(21)에 연결된 것이다. Next, a copper film filling the trench is deposited, and a
여기서, 퓨즈(13)는 퓨즈 블로잉 영역과 퓨즈 연결부가 동일한 선폭으로 형성된 것이다. Here, the
도 2 는 종래기술의 제2 실시예에 따른 퓨즈를 도시한 평면도로서, 본원발명과 같은 발명으로 패드(21)에 연결되는 퓨즈 연결부의 퓨즈(23)를 형성하되, 퓨즈 블로잉 영역의 퓨즈(25)는 퓨즈 연결부의 퓨즈(23)보다 선폭이 큰 평면구조로 형성한 것이다. FIG. 2 is a plan view illustrating a fuse according to a second embodiment of the prior art, in which the
이는 퓨즈 블로잉, 즉 퓨징 ( fusing ) 이 더 잘 일어나도록 퓨즈 블로잉 영역의 선폭을 넓게 형성한 것이다. This results in a wider line width of the fuse blowing area so that fuse blowing, ie fusing, occurs better.
그러나, 반도체소자의 고집적화에 따라 퓨즈로 사용하게 되는 구리는 기존의 알루미늄이나 텅스텐보다 열전도성이 큰 물성을 가지고 있기 때문에 기존의 퓨즈 패턴을 그대로 이용하게 되면 퓨징시 열이 퓨즈 타겟점에 충분히 가해지지 못하고 금속배선을 따라 열분산하게 되어 퓨징이 안되는 경우가 많아지게 되는 문제점이 있다. However, copper, which is used as a fuse due to high integration of semiconductor devices, has physical properties that are higher than those of aluminum or tungsten. Therefore, if the fuse pattern is used as it is, heat is sufficiently applied to the fuse target point. There is a problem that the heat dissipation along the metal wiring is often not fused.
상기와 같은 종래기술에 따른 퓨즈는 퓨즈 블로잉 공정시 퓨즈 블로잉 영역에 조사되는 레이저의 열이 퓨즈를 따라 빠르게 확산되는 열분산 현상이 유발되어 필요한 부분만 불로잉 하기 어렵게 하고 그에 따른 반도체소자의 특성 및 신뢰성을 저하시키는 문제점이 있다. The fuse according to the prior art as described above causes a heat dissipation phenomenon in which the heat of the laser irradiated to the fuse blowing region is rapidly diffused along the fuse during the fuse blowing process, making it difficult to blow only the necessary portion, and thus the characteristics of the semiconductor device and There is a problem of lowering reliability.
본 발명은 퓨즈 블로잉시 퓨즈를 따라 열분산 ( thermal dispersion ) 현상이 유발되는 현상을 방지하기 위하여 퓨즈의 선폭을 최소한으로 줄이고 길이를 확장하여 전달면적을 최소화시키는 동시에 퓨즈를 구성하는 금속 자체의 저항을 증폭시켜 열분산을 최소화시킬 수 있도록 함으로써 공정마진을 향상시킬 수 있는 반도체 소자의 퓨즈 및 그 형성 방법을 제공하는데 그 목적으로 한다. The present invention minimizes the transfer area by minimizing the transfer area by minimizing the line width of the fuse and extending the length to prevent thermal dispersion along the fuse during fuse blowing. It is an object of the present invention to provide a fuse of a semiconductor device and a method of forming the same, which can improve process margins by minimizing thermal dispersion by amplification.
본 발명에 따른 반도체소자의 퓨즈는,The fuse of the semiconductor device according to the present invention,
퓨즈 블로잉 영역의 퓨즈 양측으로 연결된 퓨즈 연결부의 퓨즈가 지그재그 형태로 형성된 것과,A fuse formed in a zigzag form in a fuse connection part connected to both sides of the fuse in the fuse blowing area;
상기 퓨즈 블로잉 영역 및 상기 퓨즈 연결부의 퓨즈는 구리로 형성한 것과,The fuse of the fuse blowing region and the fuse connection portion is formed of copper,
상기 퓨즈 연결부의 퓨즈는 상기 퓨즈 블로잉 영역의 퓨즈 대비 1/7 이상 1 이하 크기의 선폭으로 형성된 것과,The fuse of the fuse connecting portion is formed with a line width of 1/7 or more than the size of the fuse of the fuse blowing area,
상기 퓨즈 연결부의 퓨즈는 상기 퓨즈 블로잉 영역의 퓨즈 대비 1/5 이상 1/3 이하 크기의 선폭으로 형성된 것과,The fuse of the fuse connection portion is formed with a line width of 1/5 or more than 1/3 of the fuse of the fuse blowing area,
상기 퓨즈 블로잉 영역의 퓨즈는 패드형태로 형성한 것과,The fuse of the fuse blowing region is formed in the form of a pad,
상기 퓨즈 블로잉 영역의 퓨즈는 퓨즈의 타입에 따라 지그재그 형태로 패터닝하여 형성한 것과, 상기 퓨즈의 타입이 로우 타입인 경우는 퓨즈 블로잉 영역의 퓨즈의 지그재그 방향이 워드라인 방향인 것과, 상기 퓨즈의 타입이 컬럼 타입인 경우는 퓨즈 블로잉 영역의 퓨즈의 지그재그 방향이 비트라인 방향인 것과,The fuse of the fuse blowing region is formed by patterning in a zigzag pattern according to the type of the fuse, when the fuse type is a low type, the zigzag direction of the fuse of the fuse blowing region is a word line direction, and the type of the fuse In the case of this column type, the zigzag direction of the fuse in the fuse blowing area is the bit line direction;
상기 퓨즈는 퓨즈 블로잉시 사용되는 레이저의 편광 방향에 따라 로우 타입의 퓨즈와 컬럼 타입의 퓨즈로 형성한 것을 특징으로 한다.The fuse may be formed of a row-type fuse and a column-type fuse according to the polarization direction of the laser used when the fuse is blown.
또한, 본 발명에 따른 반도체소자의 퓨즈 형성방법은, In addition, the fuse forming method of the semiconductor device according to the present invention,
반도체기판 상에 다마신 방법으로 퓨즈 블로잉 영역 및 퓨즈 연결부에 퓨즈를 형성하되, 상기 퓨즈 연결부의 퓨즈를 지그재그 형태로 형성하는 것과,Forming a fuse in the fuse blowing region and the fuse connecting portion by a damascene method on the semiconductor substrate, and forming a zigzag fuse in the fuse connecting portion;
상기 퓨즈 블로잉 영역의 퓨즈를 패드 형태로 형성하는 것과,Forming a fuse in the fuse blowing region in the form of a pad;
상기 퓨즈 블로잉 영역의 퓨즈는 퓨즈의 타입에 따라 지그재그 형태로 형성하는 것과,The fuse of the fuse blowing region is formed in a zigzag form according to the type of the fuse,
상기 퓨즈 블로잉 영역 및 상기 퓨즈 연결부의 퓨즈는 구리로 형성하는 것을 특징으로 한다. The fuses of the fuse blowing area and the fuse connection part may be formed of copper.
본 발명에 따른 반도체소자의 퓨즈 및 그 형성방법은, 블로잉되는 타겟점의 면적을 최대한 유지하여 블로잉시 열팽창률을 최대한 증가시키고, 열전도대의 길이를 최대한 늘려 퓨즈를 구성하는 금속의 저항을 증가시킴으로써 퓨즈 블로잉 공정시 열분산을 최대로 억제할 수 있도록 하여 퓨즈 블로잉 공정의 공정 마진을 향상시키고 그에 따른 반도체소자의 특성 및 신뢰성을 향상시킬 수 있도록 효과를 제공한다. The fuse of the semiconductor device and the method of forming the fuse according to the present invention maintain the area of the target point to be blown to the maximum to increase the coefficient of thermal expansion during blowing, and to increase the length of the heat conduction band to the maximum to increase the resistance of the metal constituting the fuse. The heat dissipation can be suppressed to the maximum during the blowing process, thereby improving the process margin of the fuse blowing process and thereby improving the characteristics and reliability of the semiconductor device.
본 발명의 기술적 원리는 다음과 같다. The technical principle of the present invention is as follows.
퓨즈 블로잉시 금속배선 물질인 구리로 형성된 퓨즈를 따라 열분산이 일어나는 현상을 방지하기 위하여 퓨즈의 선폭을 최소한으로 작게하고, 길이를 확장하여 열의 전달면적을 줄임과 동시에 퓨즈의 자체 저항을 증폭시켜 열분산을 최소화하는 패턴을 구현함으로써 퓨즈 블로잉 영역 내에서 숏컷 ( short cut ) 이 가능하게 하는 것이다. In order to prevent heat dissipation along the fuse made of copper, which is a metal wiring material, the line width of the fuse is minimized, and the length is extended to reduce the heat transfer area and amplify the self resistance of the fuse. By implementing a pattern that minimizes dispersion, short cuts are possible within the fuse blowing area.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 3 은 본 발명의 제1 실시예에 따른 반도체 소자의 퓨즈를 도시한 평면도로서, 퓨즈로 구리를 이용한 것이다. 3 is a plan view illustrating a fuse of a semiconductor device according to a first exemplary embodiment of the present invention, in which copper is used as the fuse.
도 3 를 참조하면, 퓨즈는 퓨즈 블로잉 영역(200)을 중심으로 양측으로 퓨즈 연결부(100)로 패드(31)에 연결된 평면구조를 갖는다. Referring to FIG. 3, the fuse has a planar structure connected to the
이때, 레이저가 조사되는 퓨즈 블로잉 영역(200)의 퓨즈(35)는 퓨즈 연결부(100)의 퓨즈(33) 보다 넓은 선폭을 갖는 사각구조를 갖는다. In this case, the
그리고, 퓨즈 연결부(100)의 퓨즈(33)는 퓨즈 블로잉 영역(200)의 퓨즈(35)보다 작은 선폭으로 퓨즈 블로잉 영역(200)의 퓨즈(35) 선폭을 벗어나지 않도록 지그재그 형태로 형성함으로써 퓨즈 블로잉 영역(200)으로부터 외측으로의 열분산을 최소화시킬 수 있도록 형성한다. In addition, the
보다 상세하게는, 퓨즈 연결부(100)의 퓨즈(33)는 퓨즈 블로잉 영역(200)의 퓨즈(35) 선폭의 1/7 이상 1 이하의 선폭을 갖도록 한다. More specifically, the
바람직하게는, 퓨즈 블로잉 영역(200)의 퓨즈(35) 대비 1/5 이상 1/3 이하의 선폭을 갖는 퓨즈 연결부(100)의 퓨즈(33)를 형성하는 것이다. Preferably, the
상기한 내용은 알루미늄이나 텅스텐에 비해 구리의 열전도 값이 상당히 큰 것을 고려하여 단면적(A)을 줄이는 방향으로 퓨징되는 타겟점의 면적을 최대한 유지하면서 열전도대의 길이를 최대한으로 늘리는 방법을 택하여 퓨즈 연결부(100)의 퓨즈(33)를 패터닝한 것이다. In consideration of the considerably higher thermal conductivity of copper than aluminum or tungsten, the fuse connection part is selected to maximize the length of the thermal conduction band while maintaining the maximum area of the target point fused in the direction of reducing the cross-sectional area (A). The
그리고, 퓨즈(33,35)는 금속배선의 형성공정시 형성한다. The
일반적으로, 열전도(I) 는 k * A * (△T/△X) 이다. In general, the thermal conductivity I is k * A * (ΔT / ΔX).
여기서, k 는 열전도 계수, A 는 단면적, △X 는 열전도 되는 물체의 길이, △T 는 온도 변화량을 나타낸다. Where k is the thermal conductivity coefficient, A is the cross-sectional area, ΔX is the length of the object to be thermally conductive, and ΔT is the temperature change.
도 4 는 본 발명의 제2 실시예에 따른 반도체 소자의 퓨즈를 도시한 평면도로서, 퓨즈로 구리를 이용한 것이다. 4 is a plan view illustrating a fuse of a semiconductor device according to a second exemplary embodiment of the present invention, in which copper is used as the fuse.
도 4 의 일측은 로우 타입의 퓨즈를 도시한 것이고, 타측은 컬럼 타입의 퓨즈를 도시한 것으로, 도 3 의 퓨즈 블로잉 영역(200)의 퓨즈(35)를 퓨즈의 타입에 따라 다르게 도시한 것이다. 4 illustrates a row-type fuse, and the other side illustrates a column-type fuse, and the
이때, 퓨즈의 타입에 따라 도 3 의 퓨즈 블로잉 영역(200)의 퓨즈(35)를 지그재그로 패터닝하는 이유는 퓨즈 블로잉 공정시 레이저의 편광효과로 블로잉이 원활하게 이루어질 수 있도록 하기 위한 것이다. 그리고, 퓨즈는 레이저의 편광방향에 따라 로우 타입과 컬럼 타입으로 나눌 수 있다. In this case, the reason for zigzag patterning the
여기서, 로우 타입의 퓨즈는 퓨즈(35)의 지그재그 방향이 워드라인 방향인 것을 말하고, 컬럼 타입의 퓨즈는 퓨즈(35)의 지그재그 방향이 비트라인 방향인 것 을 말하는 것이다. Here, the row type fuse refers to the zigzag direction of the
그리고, 퓨즈(33,35)는 금속배선의 형성공정시 형성한다. The
아울러, 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다. In addition, the preferred embodiment of the present invention is for the purpose of illustration, those skilled in the art will be able to various modifications, changes, substitutions and additions through the spirit and scope of the appended claims, such modifications and modifications are as follows It should be regarded as belonging to the claims.
도 1 및 도 2 는 종래기술에 따라 형성된 반도체소자의 퓨즈를 도시한 평면도.1 and 2 are a plan view showing a fuse of a semiconductor device formed according to the prior art.
도 3 은 본 발명의 제1 실시예에 따른 반도체소자의 퓨즈를 도시한 평면도.3 is a plan view showing a fuse of the semiconductor device according to the first embodiment of the present invention;
도 4 는 본 발명의 제2 실시예에 따른 반도체소자의 퓨즈를 도시한 평면도.4 is a plan view illustrating a fuse of a semiconductor device according to a second exemplary embodiment of the present invention.
Claims (13)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090019892A KR101139485B1 (en) | 2009-03-09 | 2009-03-09 | Fuse of semiconductor device and method for forming the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090019892A KR101139485B1 (en) | 2009-03-09 | 2009-03-09 | Fuse of semiconductor device and method for forming the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100101416A KR20100101416A (en) | 2010-09-17 |
| KR101139485B1 true KR101139485B1 (en) | 2012-05-02 |
Family
ID=43006944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090019892A KR101139485B1 (en) | 2009-03-09 | 2009-03-09 | Fuse of semiconductor device and method for forming the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101139485B1 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010087496A (en) * | 2000-03-07 | 2001-09-21 | 윤종용 | method for forming fuces of semiconductor devices |
| JP2005039220A (en) | 2003-06-26 | 2005-02-10 | Nec Electronics Corp | Semiconductor device |
| KR20050057262A (en) * | 2002-09-19 | 2005-06-16 | 인터내셔널 비지네스 머신즈 코포레이션 | Reduced splattering of unpassivated laser fuses |
| US7176551B2 (en) | 2004-05-19 | 2007-02-13 | United Microelectronics Corp. | Fuse structure for a semiconductor device |
-
2009
- 2009-03-09 KR KR1020090019892A patent/KR101139485B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010087496A (en) * | 2000-03-07 | 2001-09-21 | 윤종용 | method for forming fuces of semiconductor devices |
| KR20050057262A (en) * | 2002-09-19 | 2005-06-16 | 인터내셔널 비지네스 머신즈 코포레이션 | Reduced splattering of unpassivated laser fuses |
| JP2005039220A (en) | 2003-06-26 | 2005-02-10 | Nec Electronics Corp | Semiconductor device |
| US7176551B2 (en) | 2004-05-19 | 2007-02-13 | United Microelectronics Corp. | Fuse structure for a semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20100101416A (en) | 2010-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20120306048A1 (en) | Electrically programmable metal fuse | |
| US7645645B2 (en) | Electrically programmable fuse structures with terminal portions residing at different heights, and methods of fabrication thereof | |
| JP2011097061A (en) | Electrical fuse structure and method of the formation | |
| JP2008171953A (en) | Semiconductor device | |
| US8642399B2 (en) | Fuse of semiconductor device and method of forming the same | |
| JP2009295673A (en) | Electrical fuse, semiconductor device, and method of disconnecting electrical fuse | |
| US7176551B2 (en) | Fuse structure for a semiconductor device | |
| US7190044B1 (en) | Fuse structure for a semiconductor device | |
| KR101139485B1 (en) | Fuse of semiconductor device and method for forming the same | |
| US8629049B2 (en) | Electrically programmable fuse using anisometric contacts and fabrication method | |
| KR101177483B1 (en) | Fuse of semiconductor device and method for forming the same | |
| US9196527B2 (en) | Fuse structure for high integrated semiconductor device | |
| KR101102048B1 (en) | The fuse of semicondutor device and method for fabricating the same | |
| KR20080098893A (en) | Semiconductor memory device, method for fabricating the same and semiconductor fuse programming circuit | |
| CN113451263A (en) | Electric fuse structure and forming method thereof | |
| KR100909755B1 (en) | Fuse of Semiconductor Device and Formation Method | |
| KR101043363B1 (en) | Semiconductor device and method for manufacturing the same | |
| KR101060714B1 (en) | Fuses in semiconductor devices and methods of forming them | |
| KR20120003237A (en) | Fuse of semiconductor device | |
| KR20100002673A (en) | The fuse in semiconductor device and method for forming the same | |
| KR20110026756A (en) | Fuse of semiconductor device and method for forming the same | |
| KR20030097019A (en) | Laser link structure in a semiconductor device | |
| KR20100074992A (en) | Fuse of semiconductor device and method for forming the same | |
| JP2009064893A (en) | Semiconductor device | |
| KR20030058281A (en) | Semiconductor device and method for fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |