KR20100074992A - Fuse of semiconductor device and method for forming the same - Google Patents

Fuse of semiconductor device and method for forming the same Download PDF

Info

Publication number
KR20100074992A
KR20100074992A KR1020080133569A KR20080133569A KR20100074992A KR 20100074992 A KR20100074992 A KR 20100074992A KR 1020080133569 A KR1020080133569 A KR 1020080133569A KR 20080133569 A KR20080133569 A KR 20080133569A KR 20100074992 A KR20100074992 A KR 20100074992A
Authority
KR
South Korea
Prior art keywords
fuse
forming
semiconductor device
film
blowing
Prior art date
Application number
KR1020080133569A
Other languages
Korean (ko)
Inventor
최기수
김찬우
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080133569A priority Critical patent/KR20100074992A/en
Publication of KR20100074992A publication Critical patent/KR20100074992A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

PURPOSE: A fuse of a semiconductor device and a forming method thereof are provided to reduce the energy of a laser in a blowing process by thinly forming a fuse blowing part. CONSTITUTION: A fuse of a semiconductor device includes a nitride layer, an insulation layer(23), and a fuse(33). The nitride layer is formed on a fuse region. The insulation layer is formed on the fuse blowing part of the nitride layer. The fuse is planarized on the insulation layer and the nitride layer. The fuse blowing part is thinner than the others. The fuse is made of copper.

Description

반도체소자의 퓨즈 및 그 형성방법{FUSE OF SEMICONDUCTOR DEVICE AND METHOD FOR FORMING THE SAME}Fuse of Semiconductor Device and Formation Method {FUSE OF SEMICONDUCTOR DEVICE AND METHOD FOR FORMING THE SAME}

본 발명은 반도체소자의 퓨즈 및 그 형성방법에 관한 것으로, 레이저를 이용한 퓨즈 블로잉에 의하여 유발되는 문제점을 해결하기 위하여 퓨즈 블로잉 영역에 형성되는 퓨즈의 두께를 얇게 형성하는 기술이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a fuse of a semiconductor device and a method of forming the same. In order to solve a problem caused by fuse blowing using a laser, a thickness of a fuse formed in a fuse blowing region is reduced.

일반적으로, 반도체소자, 특히 메모리소자의 제조시 수많은 미세 셀 중에서 한 개라도 결함이 있으면 메모리로서의 기능을 수행하지 못하므로 불량품으로 처리된다.In general, in the manufacture of a semiconductor device, especially a memory device, if any one of the many fine cells is defective, the semiconductor device does not perform a function as a memory and thus is treated as a defective product.

그러나 메모리 내의 일부 셀에만 결함이 발생하였는데도 불구하고 소자 전체를 불량품으로 폐기하는 것은 수율(yield) 측면에서 비효율적인 처리방법이다.However, even though only a few cells in the memory have failed, discarding the entire device as defective is an inefficient method of yield.

따라서, 현재는 메모리 소자 내에 미리 설치해둔 예비 메모리 셀(redundancy cell)을 이용하여 불량 셀을 대체함으로써, 전체 메모리를 되살려주는 방식으로 수율 향상을 이루고 있다.Therefore, the current yield is improved by replacing the defective cells by using a redundancy cell pre-installed in the memory device, thereby restoring the entire memory.

예비 메모리 셀을 이용한 리페어(repair) 작업은 통상, 일정 셀 어레이(cell array)마다 스페어 로우(spare row)와 스페어 컬럼(spare column)을 미리 설치해 두어 결함이 발생된 불량 메모리 셀을 로우/컬럼 단위로 스페어 메모리 셀로 치완해 주는 방식으로 진행된다.In the repair operation using spare memory cells, a spare row and a spare column are pre-installed in each cell array so that defective memory cells having defects are stored in row / column units. The process proceeds in a manner of laziness to a spare memory cell.

이를 자세히 살펴보면, 웨이퍼 가공 완료 후 테스트를 통해 불량 메모리 셀을 선별하여 그에 해당하는 어드레스(address)를 스페어 셀의 어드레스 신호로 바꾸어 주는 프로그램을 내부회로에 행하게 된다.In detail, after the wafer processing is completed, a program that selects a defective memory cell through a test and replaces the corresponding address with an address signal of the spare cell is performed in the internal circuit.

따라서, 실제 사용시에는 불량라인에 해당하는 어드레스 신호가 입력되면 그 대신 예비 라인으로 선택이 바뀌는 것이다.Therefore, in actual use, when an address signal corresponding to a bad line is input, the selection is switched to a spare line instead.

이 프로그램 방식 중의 하나가 바로 레이저 빔으로 퓨즈를 태워 끊어버리는 방식인 데, 이렇게 레이저의 조사에 의해 끊어지는 배선을 퓨즈라인(fuse line)이라 하고, 그 끊어지는 부위와 이를 둘러싸는 영역을 퓨즈박스(fuse box)라 한다.One of the programming methods is a method of burning a fuse with a laser beam, and the wiring broken by the laser irradiation is called a fuse line, and the broken portion and the area surrounding the fuse box are referred to as fuse lines. It is called a fuse box.

도 1a 내지 도 1c는 종래기술에 따른 퓨즈 구조를 설명하기 위한 도면이다.1A to 1C are diagrams for describing a fuse structure according to the prior art.

도 1a를 참조하면, 종래의 퓨즈(10)는 일반적으로 바(bar) 형태를 갖는 도전 라인으로 구성되며, 일렬로 배열된 어레이 구조를 갖는다.Referring to FIG. 1A, a conventional fuse 10 generally includes conductive lines having a bar shape, and has an array structure arranged in a line.

도 1b를 참조하면, 블로잉(blowing) 공정시 상기 퓨즈(10) 상부에 소정 두께의 절연막(12)을 남긴 후 레이저를 조사하여 불량이 발생된 상기 퓨즈(10)을 컷팅한다. Referring to FIG. 1B, in the blowing process, an insulating film 12 having a predetermined thickness is left on the fuse 10, and then the laser is irradiated to cut the fuse 10 in which a failure occurs.

여기서, 상기 절연막(12)은 유리와 같은 성질을 갖기 때문에, 레이저 에너지는 상기 절연막(12)에 흡수되지 않고 그대로 통과하게 된다. 이에 따라, 대부분의 레이저 에너지는 상기 퓨즈(10)에 흡수된다. 그러면, 상기 퓨즈(10)는 레이저 에너지에 의해 열 팽창하게 되고, 그 결과 상기 퓨즈(10)가 터짐으로써 컷팅되게 된다.Here, since the insulating film 12 has a glass-like property, the laser energy is not absorbed by the insulating film 12 and passes through as it is. Accordingly, most of the laser energy is absorbed in the fuse 10. Then, the fuse 10 is thermally expanded by the laser energy, and as a result, the fuse 10 is cut by the explosion.

도 1c를 참조하면, 레이저 에너지에 의한 열 팽창의 압력으로 상기 퓨즈(10) 에지부에 스트레스가 집중되어 크랙(crack)이 발생되게 된다. 이로 인해, 상기 퓨즈(10)의 상측부가 터지게 되는데, 이때 끊어진 퓨즈의 잔여물 대부분은 기화되어 공기 중에 날아가게 된다. Referring to FIG. 1C, cracks are generated by stress concentration at the edge portion of the fuse 10 due to the pressure of thermal expansion due to laser energy. As a result, the upper portion of the fuse 10 is blown, and most of the residuals of the blown fuse are vaporized and blown into the air.

도 2a 및 도 2b는 종래기술에 따른 퓨즈 구조의 문제점을 설명하기 위한 사진이다.2A and 2B are photographs for explaining a problem of a fuse structure according to the related art.

도 2a를 참조하면, 블로잉 공정시 레이저 에너지를 받은 퓨즈 블로잉 영역은 모두 기화되어 공기 중에 날아가야 한다. 그런데, 상기 퓨즈(10)가 레이저 에너지를 충분히 흡수하기 전에 상기 퓨즈(10) 상측부가 터져나가 퓨즈 블로잉 영역이 모두 기화되지 못하게 된다. 이로 인해, 퓨즈 블로잉 영역에 잔유물(residue)(A)이 남아 퓨즈 컷팅이 제대로 이루어지지 않는 문제점이 있다.Referring to FIG. 2A, all of the fuse blowing regions subjected to laser energy during the blowing process should be vaporized and blown into the air. However, before the fuse 10 sufficiently absorbs the laser energy, the upper portion of the fuse 10 blows out so that the fuse blowing regions are not all vaporized. As a result, a residue A remains in the fuse blowing area, and thus the fuse cutting is not properly performed.

도 2b를 참조하면, 레이저 에너지에 의한 열 팽창의 압력으로 상기 퓨즈(10) 상측부가 터져야 하는데, 상기 퓨즈(10)의 상측부가 늦게 터지는 경우 상기 퓨즈(10) 하측부에 스트레스가 가해지게 된다. 이로 인해, 상기 퓨즈(10) 하측부에도 크랙(crack)(B)이 발생하는 문제점이 있다. Referring to FIG. 2B, the upper part of the fuse 10 is to be blown out by the pressure of thermal expansion due to laser energy, and when the upper part of the fuse 10 is blown late, stress is applied to the lower part of the fuse 10. For this reason, there is a problem that a crack B occurs in the lower portion of the fuse 10.

또한, 반도체소자의 고집적화에 따라 금속 물질, 즉 구리 등과 같이 전도성이 높은 물질을 퓨즈로 사용하는 경우, 블로잉 영역의 두께가 필요이상으로 두껍게 형성되어 레이저의 에너지를 증가시키게 되고 그로 인하여 부작용이 증가하고 문제점으로 부각된다. In addition, according to the high integration of the semiconductor device, when using a metal material, that is, a conductive material such as copper, as a fuse, the thickness of the blowing area is thicker than necessary to increase the energy of the laser, thereby increasing the side effects It is a problem.

본 발명은 듀얼 다마신 방법을 이용하여 퓨즈 블로잉 영역의 퓨즈를 다른 부분보다 얇게 형성함으로써 블로잉시 레이저의 에너지를 낮출 수 있도록 형성한 반도체소자의 퓨즈 및 그 형성방법을 제공하는 것을 목적으로 한다. An object of the present invention is to provide a fuse of a semiconductor device and a method of forming the fuse formed in the fuse blowing area to be thinner than other parts by using a dual damascene method to lower the energy of the laser when blowing.

본 발명에 따른 반도체소자의 퓨즈는,The fuse of the semiconductor device according to the present invention,

퓨즈 블로잉 영역의 퓨즈가 타부분보다 얇게 형성된 것과,The fuse in the fuse blowing area is formed thinner than the other part,

상기 퓨즈는 구리로 형성된 것을 제1 특징으로 한다. The fuse is first formed of copper.

또한, 본 발명에 따른 반도체소자의 퓨즈는, In addition, the fuse of the semiconductor device according to the present invention,

퓨즈 영역에 형성된 질화막과,A nitride film formed in the fuse region,

상기 질화막 상의 퓨즈 블로잉 영역에 형성된 절연막과,An insulating film formed in the fuse blowing region on the nitride film;

상기 절연막 및 질화막 상에 평탄화되어 형성된 퓨즈를 포함하는 것과,It includes a fuse formed on the insulating film and the nitride film planarized;

상기 퓨즈는 상기 절연막의 높이에 따라 퓨즈 블로잉 영역의 퓨즈 두께가 결정되는 것을 제2 특징으로 한다. The fuse is characterized in that the fuse thickness of the fuse blowing region is determined according to the height of the insulating film.

한편, 본 발명에 따른 반도체소자의 퓨즈 형성방법은, On the other hand, the fuse forming method of a semiconductor device according to the present invention,

하부구조물이 형성된 반도체기판 상부에 질화막을 형성하는 공정과,Forming a nitride film on the semiconductor substrate on which the lower structure is formed;

상기 질화막 상부에 산화막을 형성하는 공정과,Forming an oxide film on the nitride film;

상기 질화막을 노출시키는 퓨즈 블로잉 영역을 형성하는 공정과,Forming a fuse blowing region exposing the nitride film;

상기 퓨즈 블로잉 영역을 매립하는 절연막을 형성하는 공정과,Forming an insulating film filling the fuse blowing region;

퓨즈 마스크를 이용하여 퓨즈 영역을 정의하는 공정과,Defining a fuse area using a fuse mask;

상기 퓨즈 영역을 매립하는 퓨즈를 형성하는 공정을 포함하는 것과,Forming a fuse filling the fuse region;

상기 절연막은 상기 산화막과 식각선택비 차이를 갖는 절연물질로 형성하는 것과,The insulating film is formed of an insulating material having an etching selectivity difference from the oxide film;

상기 퓨즈 블로잉 영역을 형성하는 공정은 블로잉 마스크를 이용한 사진식각공정으로 형성하는 것과,The process of forming the fuse blowing region is formed by a photolithography process using a blowing mask,

상기 퓨즈는 금속층으로 형성한 것과,The fuse is formed of a metal layer,

상기 퓨즈는 구리로 형성하는 것과,The fuse is formed of copper,

상기 퓨즈는 워드라인, 비트라인, 플레이트전극 및 금속배선 형성공정 중 한가지 공정에서 형성하는 것을 제1 특징으로 한다. The fuse may be formed by one of a word line, a bit line, a plate electrode, and a metal wiring forming process.

그리고, 본 발명에 따른 반도체소자의 퓨즈 형성방법은, In addition, the fuse forming method of the semiconductor device according to the present invention,

퓨즈 패드가 구비되는 반도체기판상에 제1 질화막, 제1 산화막, 제2 질화막 및 제2 산화막을 형성하는 공정과,Forming a first nitride film, a first oxide film, a second nitride film, and a second oxide film on a semiconductor substrate having a fuse pad;

상기 제2 질화막을 노출시키는 퓨즈 블로잉 영역을 정의하는 공정과,Defining a fuse blowing region exposing the second nitride film;

상기 퓨즈 블로잉 영역에 절연막을 매립하는 공정과,Embedding an insulating film in the fuse blowing region;

상기 퓨즈 패드에 퓨즈를 연결할 콘택홀을 형성하는 공정과,Forming a contact hole for connecting a fuse to the fuse pad;

상기 콘택홀 및 퓨즈 블로잉 영역을 포함하는 퓨즈 영역을 정의하는 공정과,Defining a fuse region including the contact hole and a fuse blowing region;

상기 퓨즈 영역을 매립하는 퓨즈를 형성하는 공정을 포함하는 것과,Forming a fuse filling the fuse region;

상기 절연막은 제2 산화막 식각선택비 차이를 갖는 절연물질인 것과,The insulating layer is an insulating material having a difference in etching selectivity of a second oxide layer,

상기 퓨즈는 금속으로 형성하는 것과,The fuse is formed of a metal,

상기 퓨즈는 구리로 형성하는 것을 제2 특징으로 한다. The fuse is characterized in that the second is formed of copper.

본 발명에 따른 반도체소자의 퓨즈 및 그 형성방법은, 퓨즈 블로잉 영역의 퓨즈 두께를 타 부분보다 얇게 형성하여 퓨즈 블로잉 공정시 적은 에너지를 이용하여 실시할 수 있도록 하는 효과를 제공한다. The fuse of the semiconductor device and the method of forming the same according to the present invention provide an effect of making the fuse thickness of the fuse blowing region thinner than other portions so that the fuse can be carried out using less energy during the fuse blowing process.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 3a 내지 도 3f 는 본 발명에 따른 반도체 소자의 퓨즈를 도시한 단면도로서, 일부만을 도시한 것이다. 3A to 3F are cross-sectional views illustrating fuses of the semiconductor device according to the present invention, and show only a part of them.

도 3a 를 참조하면, 도시되지 않았으나 반도체기판 상에 퓨즈 회로부 연결용 패드(11)( 이하에서 "퓨즈 패드"라 함 ) 를 포함하는 하부구조물이 형성된 하부절연층을 형성한다. Referring to FIG. 3A, a lower insulating layer having a lower structure including a pad 11 for connecting a fuse circuit part (hereinafter referred to as a “fuse pad”) is formed on a semiconductor substrate.

그 다음, 전체표면상부에 제1 질화막(13), 제1산화막,(15), 제2 질화막(17) 및 제2 질화막(19)을 적층한다. Then, the first nitride film 13, the first oxide film, 15, the second nitride film 17 and the second nitride film 19 are laminated on the entire surface.

도 3b 를 참조하면, 퓨즈 블로잉 영역을 노출시키는 노광마스크 ( 이하, "블로잉 마스크" 라 함 ) 를 이용한 사진식각공정으로 제2 산화막(19)을 식각한다. Referring to FIG. 3B, the second oxide film 19 is etched by a photolithography process using an exposure mask (hereinafter, referred to as a “blowing mask”) that exposes a fuse blowing region.

이때, 블로잉 마스크를 이용한 사진식각공정은 제2 산화막(19) 상부에 감광막을 도포하고 이를 블로잉 마스크를 이용하여 노광 및 현상하여 감광막패턴을 형성한 다음 이를 마스크로 하여 제2 산화막(19)을 식각함으로써 제2 질화막(17)을 노출시키는 퓨즈 블로잉 영역(21)을 형성한다. 감광막패턴이 남아 있는 경우 제거한다. At this time, in the photolithography process using a blowing mask, a photoresist film is coated on the second oxide film 19, and the photoresist film is exposed and developed using a blowing mask to form a photoresist pattern, and then the second oxide film 19 is etched using the mask as a mask. As a result, the fuse blowing region 21 exposing the second nitride film 17 is formed. If the photoresist pattern remains, remove it.

도 3c 를 참조하면, 전체표면상부에 제2 산화막(19)과 식각선택비 차이를 갖는 절연막(23), 예를들면 산화막을 증착하고 이를 평탄화 식각하여 퓨즈 블로잉 영역(21)을 매립하는 절연막(23)을 형성한다. Referring to FIG. 3C, an insulating film 23 having a difference in etching selectivity from the second oxide film 19, for example, an oxide film is deposited on the entire surface of the insulating film 23 and planarized to fill the fuse blowing region 21. 23).

이때, 평탄화 식각공정은 에치백 공정이나 CMP 공정을 이용하여 실시한다. In this case, the planarization etching process may be performed using an etch back process or a CMP process.

도 3d 및 도 3e 를 참조하면, 퓨즈패드(11)와 퓨즈를 연결시키기 위하여 콘택마스크를 이용한 사진식각공정으로 퓨즈 블로잉 영역에 형성된 절연막(23)의 양측으로 각각 이격된 콘택홀(25)을 형성한다.3D and 3E, in order to connect the fuse pad 11 and the fuse, contact holes 25 spaced apart from both sides of the insulating film 23 formed in the fuse blowing region are formed by a photolithography process using a contact mask. do.

이때, 콘택홀(25)은 다음과 같은 공정으로 형성한다. At this time, the contact hole 25 is formed by the following process.

1. 전체표면상부에 감광막을 도포한다. 1. Apply photosensitive film on the entire surface.

2. 콘택마스크를 이용한 노광 및 현상공정으로 감광막패턴을 형성한다. 2. A photoresist pattern is formed by an exposure and development process using a contact mask.

3. 감광막패턴을 마스크로 하여 제2 산화막(19), 제2 질화막(17), 제1 산(15) 및 제1 질화막(13)을 순차적으로 식각하여 콘택홀(25)을 형성한다. 3. The contact hole 25 is formed by sequentially etching the second oxide film 19, the second nitride film 17, the first acid 15 and the first nitride film 13 using the photoresist pattern as a mask.

이때, 제2 산화막(19), 제2 질화막(17), 제1 산(15) 및 제1 질화막(13)의 식각공정은 먼저 식각된 물질과의 식각선택비 차이를 이용하여 실시하되, 식각 공정 중 감광막패턴이 제거된 경우는 먼저 식각되는 물질 중 상부에 위치하는 박막을 마스크로 하여 실시한다. In this case, the etching process of the second oxide film 19, the second nitride film 17, the first acid 15, and the first nitride film 13 is performed by using an etching selectivity difference with the etched material. When the photoresist pattern is removed during the process, a thin film positioned on the upper side of the material to be etched is used as a mask.

그 다음, 퓨즈를 형성하기 위한 노광마스크 ( 이하, "퓨즈 마스크"라 함 ) 를 이용한 사진식각공정으로 콘택홀(25)을 포함하는 퓨즈 영역(27)을 정의한다. 동시에 금속배선 영역을 정의할 수 있다. Next, a fuse area 27 including the contact hole 25 is defined by a photolithography process using an exposure mask (hereinafter, referred to as a “fuse mask”) for forming a fuse. At the same time, the metallization area can be defined.

이때, 사진식각공정은 절연막(23), 제2 질화막(17) 및 퓨즈 패드(11)를 식각선택비 차이를 이용한 식각장벽으로 사용하여 실시함으로써 퓨즈 블로잉 영역(도 3b 의 '21')에 형성된 절연막(23)의 단차가 높게 형성된다. In this case, the photolithography process is performed in the fuse blowing region ('21 'in FIG. 3B) by using the insulating film 23, the second nitride film 17, and the fuse pad 11 as an etch barrier using an etching selectivity difference. The level difference of the insulating film 23 is formed high.

여기서, 절연막(23)은 제2 산화막(19)과의 식각선택비 차이에 따라 퓨즈 영역(27) 내의 두께가 조절되며, 이로 인하여 절연막(23) 상부에 형성되는 퓨즈의 두께가 다르게 된다. Here, the thickness of the insulating layer 23 in the fuse region 27 is adjusted according to the difference in etching selectivity with the second oxide layer 19, and thus the thickness of the fuse formed on the insulating layer 23 is different.

도 3f 를 참조하면, 전체표면상부에 장벽금속층(31)을 형성하고 퓨즈 영역(27)을 매립하는 구리막을 형성한다. Referring to FIG. 3F, a barrier metal layer 31 is formed on the entire surface and a copper film filling the fuse region 27 is formed.

그 다음, 구리막을 평탄화식각하여 퓨즈 영역(27)을 매립하는 퓨즈(33)를 형성한다. 동시에 금속배선(미도시)을 형성한다. Next, the copper film is flattened and etched to form a fuse 33 for filling the fuse region 27. At the same time, metal wiring (not shown) is formed.

이때, 퓨즈 영역(27) 내에서 높은 단차로 형성된 절연막(23) 상부의 퓨즈(33)가 가장 얇게 형성된다. At this time, the fuse 33 on the insulating film 23 formed with the high level in the fuse region 27 is the thinnest.

따라서, 적은 에너지를 갖는 레이저를 이용하여 퓨즈 블로잉 공정을 실시할 수 있다. Therefore, the fuse blowing process can be performed using a laser having a low energy.

본 발명의 다른 실시예는 상기 퓨즈는 워드라인, 비트라인, 플레이트전극 및 금속배선 형성공정 중 한가지 공정에서 형성하는 것이다. Another embodiment of the present invention is to form the fuse in one of the word line, bit line, plate electrode and metal wiring forming process.

아울러, 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다. In addition, the preferred embodiment of the present invention is for the purpose of illustration, those skilled in the art will be able to various modifications, changes, substitutions and additions through the spirit and scope of the appended claims, such modifications and modifications are as follows It should be regarded as belonging to the claims.

도 1a 내지 도 1c 는 종래기술에 따라 형성된 반도체소자의 퓨즈를 도시한 평면도 및 단면도.1A to 1C are plan and cross-sectional views illustrating fuses of a semiconductor device formed according to the prior art.

도 2a 및 도 2b 는 종래기술에 따라 형성된 반도체소자의 퓨즈 블로잉시 유발되는 문제점을 도시한 셈사진.2A and 2B are schematic views illustrating a problem caused when fuse blown of a semiconductor device formed according to the prior art;

도 3a 내지 도 3f 는 본 발명에 따른 반도체소자의 퓨즈 형성방법을 도시한 단면도.3A to 3F are cross-sectional views illustrating a fuse forming method of a semiconductor device according to the present invention.

Claims (14)

퓨즈 블로잉 영역의 퓨즈가 타부분보다 얇게 형성된 것을 특징으로 하는 반도체소자의 퓨즈.A fuse of a semiconductor device, wherein the fuse of the fuse blowing area is thinner than the other part. 제 1 항에 있어서, The method of claim 1, 상기 퓨즈는 구리로 형성된 것을 특징으로 하는 반도체소자의 퓨즈.The fuse of the semiconductor device, characterized in that formed of copper. 퓨즈 영역에 형성된 질화막과,A nitride film formed in the fuse region, 상기 질화막 상의 퓨즈 블로잉 영역에 형성된 절연막과,An insulating film formed in the fuse blowing region on the nitride film; 상기 절연막 및 질화막 상에 평탄화되어 형성된 퓨즈를 포함하는 반도체소자의 퓨즈.And a fuse formed on the insulating film and the nitride film. 제 3 항에 있어서, The method of claim 3, wherein 상기 퓨즈는 상기 절연막의 높이에 따라 퓨즈 블로잉 영역의 퓨즈 두께가 결정되는 것을 특징으로 하는 반도체소자의 퓨즈.The fuse of the semiconductor device, characterized in that the fuse thickness of the fuse blowing area is determined according to the height of the insulating film. 하부구조물이 형성된 반도체기판 상부에 질화막을 형성하는 공정과,Forming a nitride film on the semiconductor substrate on which the lower structure is formed; 상기 질화막 상부에 산화막을 형성하는 공정과,Forming an oxide film on the nitride film; 상기 질화막을 노출시키는 퓨즈 블로잉 영역을 형성하는 공정과,Forming a fuse blowing region exposing the nitride film; 상기 퓨즈 블로잉 영역을 매립하는 절연막을 형성하는 공정과,Forming an insulating film filling the fuse blowing region; 퓨즈 마스크를 이용하여 퓨즈 영역을 정의하는 공정과,Defining a fuse area using a fuse mask; 상기 퓨즈 영역을 매립하는 퓨즈를 형성하는 공정을 포함하는 반도체소자의 퓨즈 형성방법.And forming a fuse to fill the fuse area. 제 5 항에 있어서, The method of claim 5, 상기 절연막은 상기 산화막과 식각선택비 차이를 갖는 절연물질로 형성하는 것을 특징으로 하는 반도체소자의 퓨즈 형성방법.And the insulating film is formed of an insulating material having an etch selectivity difference from the oxide film. 제 5 항에 있어서,The method of claim 5, 상기 퓨즈 블로잉 영역을 형성하는 공정은 블로잉 마스크를 이용한 사진식각공정으로 형성하는 것을 특징으로 하는 반도체소자의 퓨즈 형성방법.The method of forming the fuse blowing region may be performed by a photolithography process using a blowing mask. 제 5 항에 있어서, The method of claim 5, 상기 퓨즈는 금속층으로 형성한 것을 특징으로 하는 반도체소자의 퓨즈 형성방법.And the fuse is formed of a metal layer. 제 5 항에 있어서, The method of claim 5, 상기 퓨즈는 구리로 형성하는 것을 특징으로 하는 반도체소자의 퓨즈 형성방법.The fuse is a fuse forming method of a semiconductor device, characterized in that formed of copper. 제 9 항에 있어서, The method of claim 9, 상기 퓨즈는 워드라인, 비트라인, 플레이트전극 및 금속배선 형성공정 중 한가지 공정에서 형성하는 것을 특징으로 하는 반도체소자의 퓨즈 형성방법.And the fuse is formed in one of a word line, a bit line, a plate electrode, and a metal wiring forming process. 퓨즈 패드가 구비되는 반도체기판상에 제1 질화막, 제1 산화막, 제2 질화막 및 제2 산화막을 형성하는 공정과,Forming a first nitride film, a first oxide film, a second nitride film, and a second oxide film on a semiconductor substrate having a fuse pad; 상기 제2 질화막을 노출시키는 퓨즈 블로잉 영역을 정의하는 공정과,Defining a fuse blowing region exposing the second nitride film; 상기 퓨즈 블로잉 영역에 절연막을 매립하는 공정과,Embedding an insulating film in the fuse blowing region; 상기 퓨즈 패드에 퓨즈를 연결할 콘택홀을 형성하는 공정과,Forming a contact hole for connecting a fuse to the fuse pad; 상기 콘택홀 및 퓨즈 블로잉 영역을 포함하는 퓨즈 영역을 정의하는 공정과,Defining a fuse region including the contact hole and a fuse blowing region; 상기 퓨즈 영역을 매립하는 퓨즈를 형성하는 공정을 포함하는 반도체소자의 퓨즈 형성방법.And forming a fuse to fill the fuse area. 제 11 항에 있어서, The method of claim 11, 상기 절연막은 제2 산화막 식각선택비 차이를 갖는 절연물질인 것을 특징으로 하는 반도체소자의 퓨즈 형성방법.The insulating film is a fuse forming method of the semiconductor device, characterized in that the insulating material having a difference in etching selectivity of the second oxide film. 제 11 항에 있어서, The method of claim 11, 상기 퓨즈는 금속으로 형성하는 것을 특징으로 하는 반도체소자의 퓨즈 형성 방법.The fuse is a method of forming a fuse of the semiconductor device, characterized in that formed of a metal. 제 11 항에 있어서, The method of claim 11, 상기 퓨즈는 구리로 형성하는 것을 특징으로 하는 반도체소자의 퓨즈 형성방법.The fuse is a fuse forming method of a semiconductor device, characterized in that formed of copper.
KR1020080133569A 2008-12-24 2008-12-24 Fuse of semiconductor device and method for forming the same KR20100074992A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080133569A KR20100074992A (en) 2008-12-24 2008-12-24 Fuse of semiconductor device and method for forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080133569A KR20100074992A (en) 2008-12-24 2008-12-24 Fuse of semiconductor device and method for forming the same

Publications (1)

Publication Number Publication Date
KR20100074992A true KR20100074992A (en) 2010-07-02

Family

ID=42637458

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080133569A KR20100074992A (en) 2008-12-24 2008-12-24 Fuse of semiconductor device and method for forming the same

Country Status (1)

Country Link
KR (1) KR20100074992A (en)

Similar Documents

Publication Publication Date Title
KR100972917B1 (en) Semiconductor device and method for manufacturing the same
KR101129772B1 (en) Fuse of semiconductor device and method for formig the using the same
KR20060112117A (en) Fuse structure of semiconductor device and method for fabricating the same
KR20120103982A (en) Fuse pattern and method for manufacturing the same
KR20100074992A (en) Fuse of semiconductor device and method for forming the same
KR100909755B1 (en) Fuse of Semiconductor Device and Formation Method
KR101024715B1 (en) Method for Manufacturing Semiconductor Device
KR20080008046A (en) Method for forming fuse of semiconductor device
KR100967047B1 (en) Method for manufacturing semiconductor device
KR100939160B1 (en) Semiconductor Device and Method of Manufacturing The same
KR100909753B1 (en) Fuse of Semiconductor Device and Formation Method
KR20070079804A (en) Method for manufacturing of semiconductor device
KR101102048B1 (en) The fuse of semicondutor device and method for fabricating the same
KR20100002673A (en) The fuse in semiconductor device and method for forming the same
KR20070078216A (en) Fuse of semiconductor device and method for forming the same
KR20090088678A (en) Fuse and method for manufacturing the same
KR20100005611A (en) Method for manufacturing semiconductor device with fuse and pad
KR20110065658A (en) Fuse of semiconductor device and method for forming using the same
KR20090072674A (en) Method for forming a fuse of semiconductor device
KR20070036463A (en) Method of fabricating semiconductor memory devices having a fuse region
KR20090077585A (en) Semiconductor device and the method for manufacturing semiconductor device
KR20090076140A (en) Method for forming a fuse of semiconductor device
KR20100074991A (en) Fuse of semiconductor device and method for forming the same
KR20090070096A (en) Method for manufacturing semiconductor device
KR20080029258A (en) Fuse of semiconductor device and method of forming the same

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination