KR100401496B1 - 파워업 신호 발생 회로 - Google Patents

파워업 신호 발생 회로 Download PDF

Info

Publication number
KR100401496B1
KR100401496B1 KR10-2000-0085584A KR20000085584A KR100401496B1 KR 100401496 B1 KR100401496 B1 KR 100401496B1 KR 20000085584 A KR20000085584 A KR 20000085584A KR 100401496 B1 KR100401496 B1 KR 100401496B1
Authority
KR
South Korea
Prior art keywords
signal
transistor
power
pull
voltage
Prior art date
Application number
KR10-2000-0085584A
Other languages
English (en)
Other versions
KR20020056262A (ko
Inventor
김하수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2000-0085584A priority Critical patent/KR100401496B1/ko
Publication of KR20020056262A publication Critical patent/KR20020056262A/ko
Application granted granted Critical
Publication of KR100401496B1 publication Critical patent/KR100401496B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits

Landscapes

  • Electronic Switches (AREA)

Abstract

본 발명은 반도체 디바이스의 파워 업 신호 발생 회로에 관한 것으로, 온도 및 공정 조건의 변화에도 안정된 파워업 신호를 발생할 수 있다. 이를 위한 본 발명의 파워 업 신호 발생 회로는 전원전압 및 접지전압 사이에 접속된 풀업 트랜지스터 및 풀다운 트랜지스터와 상기 전원전압 및 접지전압 쪽에 각각 접속된 퓨즈로 구성되며, 상기 전원 전압의 전압 레벨을 검출한 신호를 발생하는 다수개의 레벨 검출부와, 상기 레벨 검출부의 출력 신호를 반전시켜 파워업 신호를 출력하는 제1 인버터부와, 온도를 감지하는 온도 센서부와, 상기 온도 센서부에서 감지된 신호에 의해 상기 레벨 검출부의 출력단으로 보상 전압을 공급해 주는 보상부로 구성된다.

Description

파워업 신호 발생 회로{CIRCUIT FOR GENERATION SIGNAL OF POWER UP}
본 발명은 반도체 디바이스의 파워 업(Power Up) 신호 발생 회로에 관한 것으로, 특히 온도 및 공정 조건의 변화에도 안정된 파워업 신호를 발생하는 파워 업 신호 발생 회로에 관한 것이다.
일반적으로, 파워업(power up) 신호 발생 회로는 반도체 디바이스에서 파워업(power up)시 회로를 초기화시키는 파워업 신호를 발생하는 회로이다.
도 1은 종래의 파워 업 신호 발생 회로도이다.
종래의 파워 업 신호 발생 회로는 전원 전압(Vdd)을 입력하여 그 전위 레벨을 검출한 신호를 발생하는 레벨 검출부(10)와, 레벨 검출부(10)의 출력단(Nd2)과 파워업 신호(PWRUP)를 출력하는 단자(Nd3) 사이에 접속된 인버터(IN2)로 구성된다.
레벨 검출부(10)는 전원 전압(Vdd) 및 노드(Nd1) 사이에 다이오드 구조로 접속된 PMOS 트랜지스터(P1)와, 노드(Nd2)의 전압에 의해 노드(Nd1)의 전압을 접지전압(Vss)으로 방전시키는 NMOS 트랜지스터(N1)와, 상기 노드(Nd1) 및 접지전압(Vss) 사이에 접속된 캐패시터(C1)와, 노드(Nd1)의 신호를 반전시켜 노드(Nd2)로 전송하는 인버터(IN1)와, 전원 전압(Vdd) 및 노드(Nd2) 사이에 접속된 캐패시터(C2)와, 노드(Nd2)의 신호를 반전시켜 파워업 신호(PWRUP)를 출력하는 인버터(IN2)로 구성된다.
종래의 파워업 신호 발생 회로의 동작을 도 2에 도시된 동작 타이밍을 참조하여 상세히 설명한다.
전원(Power)이 온(ON) 되었을 때 전원 전압(Vdd)이 기울기를 가지고 상승하게 되면, 캐패시터(C1)와 캐패시터(C2)의 커플링(coupling)으로 인하여 노드(Nd1)는 '로우(Vss)', 노드(Nd2)는 '하이(Vdd)'로 프리차지 된다.
노드(Nd2)는 NMOS 트랜지스터(N1)의 게이트 입력이 되어 노드(Nd1)를 풀 다운(pull down)하고, 다이오드 구조로 접속된 PMOS 트랜지스터(P1)는 전원 전압(Vdd)이 PMOS 트랜지스터(P1)의 문턱 전압(Vth) 이상이 되면 턴온되어 노드(Nd1)를 '하이'로 만든다. 그러므로, 노드(Nd2)는 인버터(IN1)에 의해 '로우' 상태가 되어 NMOS 트랜지스터(N1)를 턴오프시키고, PMOS 트랜지스터(P2)를 턴온시켜 파워업 신호(PWRUP)를 '하이'로 세트하고 래치(latch)한다. 이때, 파워업신호(PWRUP)가 '로우'인 구간 동안에 내부 회로를 리세트(reset)하여 준다.
그런데, 상기 구성을 갖는 종래의 파워업 신호 발생 회로는 파워업 신호(PWRUP)의 전압레벨이 낮으면 내부 회로가 리세트(reset)되지 않을 수 있으며, 반대로 파워업 신호(PWRUP)의 전압레벨이 높으면 저전압 동작시에 파워업 신호(PWRUP)가 생성되지 않아서 내부 회로를 계속 리세트 할 수가 있다. 그러므로, 종래의 파워업 신호 발생 회로는 적절한 파워업 신호(PWRUP)를 구현하기 위해 PMOS 트랜지스터(P1)와 NMOS 트랜지스터(N1)를 사이징(sizing)하게 된다. 그럼에도 불구하고, 종래의 파워업 신호 발생 회로는 온도와 공정 변화에 따라 파워업 신호(PWRUP)가 민감하게 변하되어 불안정한 동작을 유발하는 문제점이 있었다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 온도 및 공정 조건의 변화에도 안정된 파워업 신호를 발생하는 파워업 신호 발생 회로를 제공하는데 있다.
도 1은 종래의 파워업 신호 발생 회로도
도 2는 종래의 파워업 신호 발생 회로의 동작 타이밍도
도 3는 본 발명에 의한 파워업 신호 발생 회로도
* 도면의 주요부분에 대한 부호의 설명 *
10, 30 : 전압 검출부 20 : 온도 센서부
22 : 보상부
상기 목적을 달성하기 위한 본 발명의 파워업 신호 발생 회로는,
전원전압 및 접지전압 사이에 접속된 풀업 트랜지스터 및 풀다운 트랜지스터와 상기 전원전압 및 접지전압 쪽에 각각 접속된 퓨즈로 구성되며, 상기 전원 전압의 전압 레벨을 검출한 신호를 발생하는 다수개의 레벨 검출부와,
상기 레벨 검출부의 출력 신호를 반전시켜 파워업 신호를 출력하는 제1 인버터부와,
온도를 감지하는 온도 센서부와,
상기 온도 센서부에서 감지된 신호에 의해 상기 레벨 검출부의 출력단으로 보상 전압을 공급해 주는 보상부로 구성된다.
이하, 본 발명의 실시예에 관하여 첨부도면을 참조하면서 상세히 설명한다.
또, 실시예를 설명하기 위한 모든 도면에서 동일한 기능을 갖는 것은 동일한 부호를 사용하고 그 반복적인 설명은 생략한다.
도 3은 본 발명에 의한 파워업 신호 발생 회로도이다.
본 발명에 의한 파워업 신호 발생 회로는 다수개의 풀업 트랜지스터(N12∼N14) 및 다수개의 풀다운 트랜지스터(N15∼N16)로 구성되며 전원 전압의 레벨을 검출한 신호를 노드(Nd15)로 발생하는 레벨 검출부(30)와, 노드(Nd2)의 신호를 반전시켜 파워업 신호(PWRUP)를 발생하는 인버터(IN13)와, 온도를 감지하는 온도 센서부(20)와, 온도 센서부(20)의 출력 신호에 의해 레벨 검출부(30)로 보상 전압을 공급해 주는 보상부(22)로 구성된다.
레벨 검출부(30)는 전원전압(Vdd) 및 노드(Nd14) 사이에 직렬 접속된 퓨즈(F1) 및 다이오드 구조의 NMOS 트랜지스터(N12)와, 전원전압(Vdd) 및 노드(Nd14) 사이에 직렬 접속된 퓨즈(F2) 및 다이오드 구조의 NMOS 트랜지스터(N13)와, 전원전압(Vdd) 및 노드(Nd14) 사이에 직렬 접속된 퓨즈(F3) 및 다이오드 구조의 NMOS 트랜지스터(N14)와, 노드(Nd14) 및 접지전압(Vss) 사이에 직렬 접속된 NMOS 트랜지스터(N15) 및 퓨즈(F4)와, 노드(Nd14) 및 접지전압(Vss) 사이에 직렬 접속된 NMOS 트랜지스터(N16) 및 퓨즈(F5)와, 노드(Nd14) 및접지전압(Vss) 사이에 접속된 캐패시터(C11)와, 노드(Nd14) 및 노드(Nd15) 사이에 접속된 인버터(IN12)로 구성된다. 여기서, NMOS 트랜지스터(N15) 및 NMOS 트랜지스터(N16)는 노드(Nd15)의 신호('하이')에 의해 동작된다.
그리고, 보상부(22)는 온도 센서부(20)의 출력 신호에 의해 동작되는 PMOS 트랜지스터(P11)와 다이오드 구조의 NMOS 트랜지스터(N11)가 전원전압(Vdd) 및 노드(Nd14) 사이에 직렬 접속된다.
본 발명의 파워업 신호 발생 회로는 풀업 트랜지스터(N12∼N14)와 풀다운 트랜지스터(N15∼N16)를 모두 NMOS 트랜지스터로 구성하여 공정 변수 및 온도 변화에 따른 전류 드라이빙 능력의 변화가 같이 나타나도록 하였다.
공정 변화 등의 요인으로 원하는 크기의 파워업 신호(PWRUP)가 생성되지 않으면 풀업 트랜지스터(N12∼N14) 또는 풀다운 트랜지스터(N15∼N16) 쪽에 위치한 트리밍 퓨즈(F1∼F5)를 이용하여 원하는 파워업 신호(PWRUP)의 레벨 값이 되도록 조정한다. 즉, 낮은 레벨의 파워업 신호(PWRUP)가 나오면 풀업 쪽의 퓨즈를 커트(cut)하여 풀업 능력을 줄여서 파워업 신호(PWRUP)의 레벨을 높이고, 반대로 높은 레벨의 파워업 신호(PWRUP)가 나오면 풀다운 쪽의 퓨즈를 커트하여 풀다운 능력을 줄여서 파워업 신호(PWRUP)를 낮추도록 하였다.
그리고, 온도에 따른 파워업 신호(PWRUP)의 변화를 보정하기 위한 목적으로 온도 센서부(20)를 추가하여 온도가 높아질 때 고온이라는 신호를 발생하여 풀업 능력을 증가(또는 감소) 시키는 옵션(option)을 추가하여 온도에 따른 풀업의 변화를 줄이도록 하였다.
본 발명에 의한 파워업 신호 발생 회로는 풀업 NMOS 트랜지스터(N12∼N14)와 풀다운 NMOS 트랜지스터(N15,N16)를 같은 구조를 갖는 풀업 CMOS 트랜지스터와 풀다운 NMOS 트랜지스터로 구성할 수 있다.
이상에서 설명한 바와 같이, 본 발명의 파워업 신호 발생 회로에 의하면, 온도의 변화를 검출하는 온도 센서부(20)와 변화된 온도에 의해 손실된 전압을 보상해주는 보상부(22) 및 퓨즈에 의해 파워업 신호의 전압레벨을 조절할 수 있는 전압 검출부(30)를 구비함으로써, 반도체 디바이스의 초기 리세트(reset)를 위한 파워 업 신호를 온도 변화나 공정 변화에도 안정적으로 발생되도록 하였다. 그리고, 본 발명의 파워업 신호 발생 회로는 제작된 디바이스의 파워업 신호(PWRUP)의 전압레벨이 설계와 다르게 나온 경우 전압 검출부(30)에 구비된 퓨즈를 커팅(fuse cutting)하여 원하는 파워업 신호의 전압레벨로 조절함으로써, 안정된 파워업 리세트 동작이 이루어지도록 하였다.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (12)

  1. 파워업 신호 발생 회로에 있어서,
    전원전압 및 접지전압 사이에 접속된 풀업 트랜지스터 및 풀다운 트랜지스터와 상기 전원전압 및 접지전압 쪽에 각각 접속된 퓨즈로 구성되며, 상기 전원 전압의 전압 레벨을 검출한 신호를 발생하는 다수개의 레벨 검출부와,
    상기 레벨 검출부의 출력 신호를 반전시켜 파워업 신호를 출력하는 제1 인버터부와,
    온도를 감지하는 온도 센서부와,
    상기 온도 센서부에서 감지된 신호에 의해 상기 레벨 검출부의 출력단으로 보상 전압을 공급해 주는 보상부를 포함하여 구비한 것을 특징으로 하는 파워업 신호 발생 회로.
  2. 제 1 항에 있어서,
    상기 풀업 트랜지스터는 전원전압 및 제1 노드 사이에 접속된 NMOS 트랜지스터이고,
    상기 풀다운 트랜지스터는 상기 제1 노드 및 접지전압 사이에 접속된 NMOS 트랜지스터인 것을 특징으로 하는 파워업 신호 발생 회로.
  3. 제 2 항에 있어서,
    상기 풀업 트랜지스터의 NMOS 트랜지스터 및 상기 풀다운 트랜지스터의 NMOS 트랜지스터는 각각 다이오드 구조로 접속된 것을 특징으로 하는 파워업 신호 발생 회로.
  4. 제 2 항에 있어서,
    상기 전원전압 및 풀업 트랜지스터 사이에 퓨즈가 추가로 구성된 것을 특징으로 하는 파워업 신호 발생 회로.
  5. 제 2 항에 있어서,
    상기 풀다운 트랜지스터 및 접지전압 사이에 퓨즈가 추가로 구성된 것을 특징으로 하는 파워업 신호 발생 회로.
  6. 제 1 항에 있어서, 상기 레벨 검출부는,
    상기 레벨 검출부의 출력단의 반전 신호에 의해 상기 출력단을 전원전압으로 프리차지 시키는 프리차지용 트랜지스터를 추가로 구성한 것을 특징으로 하는 파워업 신호 발생 회로.
  7. 제 6 항에 있어서,
    상기 프리차지용 트랜지스터는 PMOS 트랜지스터인 것을 특징으로 하는 파워업 신호 발생 회로.
  8. 제 1 항에 있어서, 상기 보상부는,
    상기 온도 센서부의 출력 신호에 의해 동작되는 제1 스위칭 소자와 다이오드 구조의 제2 스위칭 소자가 전원전압 및 상기 전압 레벨검출부의 출력단 사이에 직렬 접속된 것을 특징으로 하는 파워업 신호 발생 회로.
  9. 제 8 항에 있어서,
    상기 제1 스위칭 소자는 MOS 트랜지스터인 것을 특징으로 하는 파워업 신호 발생 회로.
  10. 제 9 항에 있어서,
    상기 MOS 트랜지스터는 PMOS 트랜지스터인 것을 특징으로 하는 파워업 신호 발생 회로.
  11. 제 9 항에 있어서,
    상기 제2 스위칭 소자는 MOS 트랜지스터인 것을 특징으로 하는 파워업 신호 발생 회로.
  12. 제 11 항에 있어서,
    상기 MOS 트랜지스터는 NMOS 트랜지스터인 것을 특징으로 하는 파워업 신호발생 회로.
KR10-2000-0085584A 2000-12-29 2000-12-29 파워업 신호 발생 회로 KR100401496B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0085584A KR100401496B1 (ko) 2000-12-29 2000-12-29 파워업 신호 발생 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0085584A KR100401496B1 (ko) 2000-12-29 2000-12-29 파워업 신호 발생 회로

Publications (2)

Publication Number Publication Date
KR20020056262A KR20020056262A (ko) 2002-07-10
KR100401496B1 true KR100401496B1 (ko) 2003-10-17

Family

ID=27688759

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0085584A KR100401496B1 (ko) 2000-12-29 2000-12-29 파워업 신호 발생 회로

Country Status (1)

Country Link
KR (1) KR100401496B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100818655B1 (ko) * 2001-12-31 2008-04-01 주식회사 하이닉스반도체 파워-업 신호 발생 장치
KR100605594B1 (ko) 2003-10-31 2006-07-28 주식회사 하이닉스반도체 파워업신호 발생 장치
KR100557953B1 (ko) * 2003-12-15 2006-03-10 주식회사 하이닉스반도체 파워 업 신호 발생기
KR100821578B1 (ko) 2006-06-27 2008-04-15 주식회사 하이닉스반도체 반도체 메모리의 파워 업 신호 생성장치 및 방법
KR101097468B1 (ko) 2009-12-24 2011-12-23 주식회사 하이닉스반도체 반도체 집적회로의 파워업 신호 발생회로

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR860009555A (ko) * 1985-05-08 1986-12-23 브르 브라운 코퍼레이션 저전압 디지탈 투 아날로그 변환기용 입력레벨 시프트 회로
KR960026730A (ko) * 1994-12-19 1996-07-22 김광호 집적회로의 전원전압감지회로
JPH08293782A (ja) * 1995-04-12 1996-11-05 Internatl Business Mach Corp <Ibm> プロセス非感応性オフチップ・ドライバ
US5581197A (en) * 1995-05-31 1996-12-03 Hewlett-Packard Co. Method of programming a desired source resistance for a driver stage
KR980012907A (ko) * 1996-07-10 1998-04-30 정명식 씨모스 3-상태 버퍼 제어 회로
KR20010051964A (ko) * 1999-11-25 2001-06-25 가네꼬 히사시 강압회로

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR860009555A (ko) * 1985-05-08 1986-12-23 브르 브라운 코퍼레이션 저전압 디지탈 투 아날로그 변환기용 입력레벨 시프트 회로
KR960026730A (ko) * 1994-12-19 1996-07-22 김광호 집적회로의 전원전압감지회로
JPH08293782A (ja) * 1995-04-12 1996-11-05 Internatl Business Mach Corp <Ibm> プロセス非感応性オフチップ・ドライバ
US5581197A (en) * 1995-05-31 1996-12-03 Hewlett-Packard Co. Method of programming a desired source resistance for a driver stage
KR980012907A (ko) * 1996-07-10 1998-04-30 정명식 씨모스 3-상태 버퍼 제어 회로
KR20010051964A (ko) * 1999-11-25 2001-06-25 가네꼬 히사시 강압회로

Also Published As

Publication number Publication date
KR20020056262A (ko) 2002-07-10

Similar Documents

Publication Publication Date Title
CN100593907C (zh) 包括第一和第二信号发生器的加电复位电路及相关方法
JP2004342729A (ja) フューズ検出回路
US6819144B2 (en) Latched sense amplifier with full range differential input voltage
US5345121A (en) Differential amplification circuit
KR19980027178A (ko) 센스앰프의 전력 차단 회로
KR100401496B1 (ko) 파워업 신호 발생 회로
KR100307637B1 (ko) 부스팅 커패시터를 구비하는 입력버퍼 회로
JP2003198392A (ja) スケルチ回路
US20070268062A1 (en) Fuse circuit for repair and detection
US20070080725A1 (en) Power-up signal generator of semiconductor device
US20040000944A1 (en) Switching point detection circuit and semiconductor device using the same
KR100930400B1 (ko) 차동 증폭기 및 이를 이용한 입력 회로
KR100223849B1 (ko) 반도체 메모리장치
CN111383675B (zh) 集成电路和存储器
KR20030017136A (ko) 파워-업 신호 발생회로
KR100690991B1 (ko) 내부전원을 사용하는 디램의 파워-업 회로
KR100359856B1 (ko) 앤티퓨즈를갖는내부전압발생기
KR100384776B1 (ko) 파워업 센싱 회로
KR100734076B1 (ko) 초기화 및 파워업 신호 발생 회로
KR100269619B1 (ko) 저전압 검출회로
KR100399595B1 (ko) 신호 지연회로 및 이 회로를 이용한 반도체 메모리 장치
KR100369342B1 (ko) 외부전압에능동적인입력버퍼
KR100650712B1 (ko) 게이트 분리 센스 앰프
KR200251696Y1 (ko) 반도체장치의감지증폭회로
KR100771533B1 (ko) 퓨즈 컷팅 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee