KR100400374B1 - Method Of Fabricating Field Emission Device and Field Emission Display Using The Same - Google Patents

Method Of Fabricating Field Emission Device and Field Emission Display Using The Same Download PDF

Info

Publication number
KR100400374B1
KR100400374B1 KR10-2001-0022917A KR20010022917A KR100400374B1 KR 100400374 B1 KR100400374 B1 KR 100400374B1 KR 20010022917 A KR20010022917 A KR 20010022917A KR 100400374 B1 KR100400374 B1 KR 100400374B1
Authority
KR
South Korea
Prior art keywords
field emission
layer
electrode
forming
gate electrode
Prior art date
Application number
KR10-2001-0022917A
Other languages
Korean (ko)
Other versions
KR20020083367A (en
Inventor
강남석
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2001-0022917A priority Critical patent/KR100400374B1/en
Publication of KR20020083367A publication Critical patent/KR20020083367A/en
Application granted granted Critical
Publication of KR100400374B1 publication Critical patent/KR100400374B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02Main electrodes
    • H01J1/30Cold cathodes, e.g. field-emissive cathode
    • H01J1/312Cold cathodes, e.g. field-emissive cathode having an electric field perpendicular to the surface, e.g. tunnel-effect cathodes of Metal-Insulator-Metal [MIM] type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02Main electrodes
    • H01J1/30Cold cathodes, e.g. field-emissive cathode
    • H01J1/304Field-emissive cathodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02Manufacture of electrodes or electrode systems
    • H01J9/14Manufacture of electrodes or electrode systems of non-emitting electrodes
    • H01J9/148Manufacture of electrodes or electrode systems of non-emitting electrodes of electron emission flat panels, e.g. gate electrodes, focusing electrodes or anode electrodes

Abstract

본 발명은 MIM 형 전계 방출 소자의 제조 공정을 단순화하도록 한 전계 방출 소자의 제조방법 및 및 이를 이용한 전계 방출 표시소자에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a field emission device for simplifying a manufacturing process of a MIM field emission device, and a field emission display device using the same.

이 전계 방출 소자의 제조방법 및 이를 이용한 전계 방출 표시소자는 레이저빔을 탑전극에 조사하여 탑전극을 패터닝하게 된다.The manufacturing method of the field emission device and the field emission display device using the same are patterned by irradiating a laser beam to the top electrode.

Description

전계 방출 소자의 제조방법 및 이를 이용한 전계 방출 표시소자{Method Of Fabricating Field Emission Device and Field Emission Display Using The Same}Method of manufacturing field emission device and field emission display device using same Field of Fabrication Field Emission Device and Field Emission Display Using The Same

본 발명은 전계 방출 소자에 관한 것으로, 특히 MIM 형 전계 방출 소자의 제조 공정을 단순화하도록 한 전계 방출 소자의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION Field of the Invention The present invention relates to a field emission device, and more particularly, to a method of manufacturing a field emission device for simplifying a manufacturing process of a MIM type field emission device.

전계 방출 소자가 표시소자에 응용되면서 이를 이용하여 경박 단소하게 제작될 수 있는 딘씨알티(Thin Cathod Ray Tube ; 이하, "Thin CRT"라 함)의 개발이 가속화되고 있다. 이 전계 방출 표시소자(Field Emission Display ; 이하 "FED"라 함)는 얇으면서도 기존의 CRT와 같은 광시야각 특성과 높은 휘도와 선명도로 영상을 표시할 수 있다. FED는 저해상도에서 고해상도까지 노트북 PC나 프로젝션 TV등을 포함하여 소형/대형의 거의 모든 디스플레이로의 응용이 가능하다.As field emission devices are applied to display devices, the development of a thin cathod ray tube (hereinafter, referred to as "thin CRT"), which can be manufactured in a light and simple manner, is being accelerated. The field emission display device (hereinafter referred to as "FED") is thin and can display an image with a wide viewing angle characteristic and high luminance and clarity similar to that of a conventional CRT. FED can be applied to almost all displays, from small resolution to high resolution, including notebook PCs and projection TVs.

FED는 음극선관과 같이 전자선 여기 형광체 발광을 이용하는 것으로 첨예한 에미터에 고전계를 집중함으로써 양자역학적인 터널(Tunnel) 효과로 전자를 방출하게 된다. 에미터로부터 방출된 전자는 양극(Anode) 및 음극(Cathode) 간의 전압으로 가속되어 양극에 형성된 형광체막에 충돌되어 형광체를 발광시키게 된다.FED uses electron beam-excited phosphor emission like a cathode ray tube to concentrate electrons in sharp emitters to emit electrons with quantum mechanical tunnel effects. The electrons emitted from the emitter are accelerated by the voltage between the anode and the cathode and collide with the phosphor film formed on the anode to emit the phosphor.

도 1은 FED의 에미터로 사용되고 있는 메탈 팁(몰리브덴 : MO)을 이용한 스핀트 타입(Spindt Type)의 전계 방출 소자를 나타낸 것이다.1 illustrates a spindt type field emission device using a metal tip (molybdenum: MO) used as an emitter of an FED.

도 1을 참조하면, 스핀트 타입의 전계 방출 소자는 기판(2) 위에 형성된 캐소드전극(4)과, 캐소드전극(4) 위에 원추 형태로 형성된 에미터 팁(10)과, 팁(10)에 인접하여 캐소드전극(4) 위에 형성된 절연층(6)과, 절연층(6) 위에 형성되는 게이트전극(8)을 구비한다. 캐소드전극(4)은 에미터 팁(10)으로부터 방출된 전자를 도시하지 않은 애노드전극 쪽으로 가속시키게 된다. 에미터 팁(10)은 캐소드전극(4)에 의해 자신에게 고전계가 인가되면 전자를 방출하게 된다. 게이트전극(8)은 전자를 방출시키기 위한 인출전극으로 사용된다.Referring to FIG. 1, a spin type field emission device includes a cathode electrode 4 formed on a substrate 2, an emitter tip 10 formed in a cone shape on the cathode electrode 4, and a tip 10. An insulating layer 6 formed over the cathode electrode 4 and a gate electrode 8 formed over the insulating layer 6; The cathode electrode 4 accelerates the electrons emitted from the emitter tip 10 toward the anode electrode (not shown). The emitter tip 10 emits electrons when a high field is applied to itself by the cathode electrode 4. The gate electrode 8 is used as an extraction electrode for emitting electrons.

도 1에 도시된 전계 방출 소자의 제조방법을 도 2a 내지 도 2f를 결부하여 단계적으로 설명하면 다음과 같다.A method of manufacturing the field emission device illustrated in FIG. 1 will be described step by step with reference to FIGS. 2A to 2F.

도 2a와 같이 기판(2) 위에 캐소드전극 물질층(4a)을 성막하고 에미터 팁(10)과 게이트전극(8) 간의 절연을 위한 절연물질 예를 들면, SiO2를 플라즈마 인핸스드 화학 증착법(Plasma Enhanced Chemical Vapor Deposition) 등으로 증착하여 절연물질층(6a)을 형성한 후에, 게이트전극 물질 예를 들면, 몰리브덴(Mo), 탄탈(Ta), 니오븀(Niobium : Nb), 크롬(Cr) 등 중 어느 하나를 선택하여 스터터링(Sputtering)으로 게이트전극 물질층(8a)을 형성하게 된다.As shown in FIG. 2A, a cathode electrode material layer 4a is formed on the substrate 2 and an insulating material for insulating between the emitter tip 10 and the gate electrode 8, for example, SiO 2, is plasma enhanced chemical vapor deposition ( After forming the insulating material layer 6a by depositing with Plasma Enhanced Chemical Vapor Deposition, or the like, a gate electrode material such as molybdenum (Mo), tantalum (Ta), niobium (Nobium), chromium (Cr) Any one of them is selected to form the gate electrode material layer 8a by sputtering.

도 2b에서, 포토 레지스터 마스크(Photo Resistor Mask : PR Mask)를 캐소드전극 물질층(4a), 절연물질층(6a) 및 게이트전극 물질층(8a)이 형성된 기판(2) 상에 정렬하고 반응 이온 에칭(Reactive Ion Etching : RIE)을 실시함으로써 건식 식각(Dry etching)으로 게이트전극 물질층(8a) 상에 환형의 게이트 홀을 형성한다.In FIG. 2B, a photo resist mask (PR Mask) is aligned on the substrate 2 on which the cathode electrode material layer 4a, the insulating material layer 6a, and the gate electrode material layer 8a are formed and reacted with the ion. Reactive Ion Etching (RIE) is performed to form an annular gate hole on the gate electrode material layer 8a by dry etching.

도 2c에서, 절연물질층(6a)에 대한 식각공정에 의해 절연층 물질층(6a)과 게이트전극 물질층(8a) 사이에 팁의 형성 공간을 마련한다.In FIG. 2C, a tip formation space is formed between the insulating layer material layer 6a and the gate electrode material layer 8a by an etching process for the insulating material layer 6a.

도 2d에서, 니켈(Ni), 아르곤(Ar) 중 어느 하나의 희생층물질을 E-빔(Beam)을 이용하여 회전 증착하여 희생층(12)을 게이트전극 물질층(8a) 상에 성막하게 된다. 여기서, 기판(2)과 빔소스의 각도는 75°의 각도로 제어된다. 희생층(12)의 홀 직경은 팁 형상에 결정적인 영향을 미치게 되기 때문에 E-빔의 각도가 정밀하게 제어되어야 한다.In FIG. 2D, a sacrificial layer material of any one of nickel (Ni) and argon (Ar) is rotated to be deposited using an E-beam to form a sacrificial layer 12 on the gate electrode material layer 8a. do. Here, the angle between the substrate 2 and the beam source is controlled at an angle of 75 degrees. Since the hole diameter of the sacrificial layer 12 has a decisive influence on the tip shape, the angle of the E-beam must be precisely controlled.

도 2e에서, 몰리브덴(Mo)을 E-빔을 이용하여 유리기판(2)에 수직하게 회전 증착시키면 몰리브덴(Mo)이 증착되면서 캐소드전극(4) 위에도 몰리브덴(Mo)이 증착되며 이 증착과정이 진행됨에 따라 희생층(12) 상에 퇴적된 몰리브덴층(Mo)의 홀 직경이 감소하여 원추 형태의 에미터 팁(10)이 캐소드전극(4) 위에 형성된다.In FIG. 2E, when molybdenum (Mo) is vertically rotated onto the glass substrate 2 using an E-beam, molybdenum (Mo) is deposited and molybdenum (Mo) is also deposited on the cathode electrode 4. As it proceeds, the hole diameter of the molybdenum layer Mo deposited on the sacrificial layer 12 decreases, so that the emitter tip 10 in the form of a cone is formed on the cathode electrode 4.

마지막으로, 도 2f와 같이 희생층(12)이 전기화학적인 방법에 의해 제거된다.Finally, the sacrificial layer 12 is removed by an electrochemical method as shown in FIG. 2F.

종래의 전계 방출 소자의 제조방법에 있어서, 고효율의 전계 방출 소자의 제조가 가능하지만 희생층(12) 증착시 E-빔의 증착 각도가 정밀하지 않으면, 희생층(12)의 홀 직경이 불균일하여 인접한 화소셀들의 에미터 팁(10)들 간의 형상 불균일이 나타날 수 있다. 또한, 원추형 에미터 형성시 몰리브덴(Mo)은 기판(2)에 대하여 수직으로 증착되어야 하기 때문에 즉, 기판(2)에 대한 빔의 입사각도가 작기 때문에 대면적으로 갈수록 에미터물질을 증착하기 위한 장비의 높이가 높아질 수 밖에 없는 문제점이 있다.In the conventional method of manufacturing a field emission device, if the field emission device can be manufactured with high efficiency, but the deposition angle of the E-beam is not precise when the sacrificial layer 12 is deposited, the hole diameter of the sacrificial layer 12 is uneven. Shape irregularities between emitter tips 10 of adjacent pixel cells may appear. In addition, since the molybdenum (Mo) should be deposited perpendicularly to the substrate 2 when forming the conical emitter, that is, because the angle of incidence of the beam to the substrate 2 is small, There is a problem that the height of the equipment is bound to be high.

이러한 스핀트 타입의 에미터 제조공정의 문제점을 극복하기 위하여 최근에는 평면형 에미터가 개발되고 있다. 평면형 에미터는 다이아몬드 라이크 카본(Diamond Like Carbon : DLC)을 이용한 에미터, 표면 전도 에미터(Surface Conduction Emitter), 금속-절연층-금속(Metal-Insulator-Metal ; 이하 "MIM"이라 한다), 발리스틱 전자 방출소자(Ballistic electron Surface emitting : 이하, "BSD"라 한다) 등이 개발되고 있다.Recently, planar emitters have been developed to overcome the problems of the spin type emitter manufacturing process. Planar emitters are those using Diamond Like Carbon (DLC), Surface Conduction Emitter, Metal-Insulator-Metal (hereinafter referred to as "MIM"), Bali Stickistic electron surface emitting devices (hereinafter referred to as "BSD") and the like have been developed.

MIM 및 BSD 에미터는 고진공이 요구되지 않으며 포커싱을 위한 별도의 구성이 필요 없다. 또한, MIM 및 BSD 에미터는 구동전압이 20V 이하이고 표면 오염에 강한 특성을 가지고 있다.MIM and BSD emitters do not require high vacuum and do not require a separate configuration for focusing. In addition, MIM and BSD emitters have a drive voltage of 20V or less and are resistant to surface contamination.

MIM 에미터는 캐소드전극과 게이트전극 사이에 얇은 절연층이 존재하는 구조이다. MIM 에미터에 있어서, 게이트전극에 전압을 인가하면 얇은 절연층을 터널링하여 인출된 전자 중 게이트전극의 일함수보다 높은 에너지를 갖는 전자가 도시하지 않은 에노드전극 쪽으로 방출되어 에노드전극 상의 형광체를 발광시키게 된다.The MIM emitter is a structure in which a thin insulating layer exists between the cathode electrode and the gate electrode. In the MIM emitter, when a voltage is applied to the gate electrode, electrons having a higher energy than the work function of the gate electrode are emitted toward the anode electrode (not shown), which tunnels the thin insulating layer and discharges the phosphor on the anode electrode. It will emit light.

MIM 에미터의 제조방법은 도 3a 내지 도 3j와 같은 공정을 포함한다.The manufacturing method of the MIM emitter includes a process as shown in FIGS. 3A to 3J.

도 3a를 참조하면, 알루미늄(Al)에 구리(Cu), 탄탈륨(Ta), 네오디뮴(Neodymium : Nd)이 혼합된 금속이 유리기판(32) 상에 전면 증착된 후, 마스크가 정렬되고 노광 및 현상공정과 습식 식각 공정에 의해 혼합 금속층이 패터닝된다.Referring to FIG. 3A, after a metal in which copper (Cu), tantalum (Ta), and neodymium (Nd) are mixed with aluminum (Al) is deposited on the glass substrate 32, the mask is aligned, and the exposure and The mixed metal layer is patterned by the developing process and the wet etching process.

이렇게 형성된 캐소드전극(또는 베이스전극)(34)의 중앙부 상에는 도 3b와 같이 포토레지스트패턴(36)이 형성되고, 도 4와 같이 에틸렌글리콜용액(Ethylene Glycol)에 타타산(Tartar Acid), NH4등이 혼합된 용액(40)에 딥핑(Dipping)된다. 그리고 도 4와 같이 유리기판(32)과 대향하는 애노다이징용 전극(38)과 캐소드전극(34)에 전계가 인가된다. 그러면 도 3c와 같이 포토레지스트패턴(36)에 의해 마스킹되지 않은 캐소드전극(34)의 양측면 상에는 애노다이징(anodizing)되어 Al2O3로 된 절연층(42)이 형성된다.The photoresist pattern 36 is formed on the center portion of the cathode electrode (or base electrode) 34 formed as shown in FIG. 3B, and tarta acid and NH 4 in ethylene glycol solution as shown in FIG. 4. The back is dipping into the mixed solution 40. 4, an electric field is applied to the anodizing electrode 38 and the cathode electrode 34 facing the glass substrate 32. Then, as illustrated in FIG. 3C, an insulating layer 42 made of Al 2 O 3 is formed on both sides of the cathode electrode 34 which is not masked by the photoresist pattern 36.

이어서, 도 3d와 같이 포토레지스트패턴(36)이 제거된 후에 다시 애노다이징을 실시하여 측면의 절연층(42) 사이에 얇은 터널링 절연막(44)을 형성한다.Subsequently, after the photoresist pattern 36 is removed as shown in FIG. 3D, anodization is performed again to form a thin tunneling insulating film 44 between the insulating layers 42 on the side surfaces.

터널링 절연막(44)이 형성된 유리기판(32) 상에는 도 3e와 같이 100Å 정도의 두께로 텅스텐(W)과 3000Å 정도의 두께로 알루미늄(Al)이 연속증착된다. 그 결과, 유리기판(32) 상에는 캐소드전극(34)과 절연층(42) 및 터널링 절연막(44)을 덮는 텅스텐층(46)과 알루미늄층(48)이 형성된다. 텅스텐층(46)은 알루미늄층(48)과 절연층(42) 사이의 접합력을 높이는 역할을 한다.On the glass substrate 32 on which the tunneling insulating film 44 is formed, tungsten (W) and aluminum (Al) are continuously deposited to a thickness of about 100 mW and about 3000 m as shown in FIG. 3E. As a result, the tungsten layer 46 and the aluminum layer 48 covering the cathode electrode 34, the insulating layer 42, and the tunneling insulating film 44 are formed on the glass substrate 32. The tungsten layer 46 serves to increase the bonding force between the aluminum layer 48 and the insulating layer 42.

텅스텐층(46)과 알루미늄층(48)이 형성된 유리기판(32) 상에는 도시하지 않은 세 번째 마스크가 정렬되고 노광 및 현상공정과 습식식각 공정에 의해 도 3f와 같이 텅스텐층(46)과 알루미늄층(48)이 패터닝된다.On the glass substrate 32 on which the tungsten layer 46 and the aluminum layer 48 are formed, a third mask (not shown) is aligned, and the tungsten layer 46 and the aluminum layer are exposed as shown in FIG. 3F by an exposure and developing process and a wet etching process. 48 is patterned.

텅스텐층(46)과 알루미늄층(48)이 패터닝된 유리기판(32) 상에는 도 3g와 같이 SiNx층(50)이 전면 증착된다.The SiNx layer 50 is entirely deposited on the glass substrate 32 on which the tungsten layer 46 and the aluminum layer 48 are patterned, as shown in FIG. 3G.

이어서, 도 3h와 같이 SiNx층(50) 위에는 도시하지 않은 네 번째 마스크가 정렬되고 노광 및 현상공정과 식각 공정에 의해 SiNx층(50)이 패터닝된다. 그 결과, SiNx층(50) 상에는 터널링 절연막(44)과 수직으로 대향하는 전계방출공(52a)이 형성된다.Subsequently, a fourth mask (not shown) is aligned on the SiNx layer 50 as shown in FIG. 3H, and the SiNx layer 50 is patterned by an exposure and development process and an etching process. As a result, the field emission holes 52a which are perpendicular to the tunneling insulating film 44 are formed on the SiNx layer 50.

전계방출공(52a)이 형성된 유리기판(32)은 알루미늄에 반응하는 식각액에 딥핑된다. 그러면 SiNx층(50)을 마스크로 하여 도 3i와 같이 알루미늄층(48)이 식각된다. 여기서, 알루미늄층(48)은 전계방출공(52a)의 측벽을 이루는 SiNx층(50)의 단턱부보다 안쪽으로 더 식각된다. 따라서, SiNx층(50)의 단턱부가 알루미늄층(48)의 식각면보다 더 돌출되어 전계방출공(52a)에서 알루미늄층(48)과 전계방출공(52a)은 오버행(Overhang) 구조(52b)를 가지게 된다.The glass substrate 32 on which the field emission holes 52a are formed is dipped in an etchant reacting with aluminum. Then, the aluminum layer 48 is etched as shown in FIG. 3I using the SiNx layer 50 as a mask. Here, the aluminum layer 48 is further etched inwardly than the stepped portion of the SiNx layer 50 forming the sidewall of the field emission hole 52a. Accordingly, the stepped portion of the SiNx layer 50 protrudes more than the etching surface of the aluminum layer 48 so that the aluminum layer 48 and the field emission hole 52a in the field emission hole 52a form an overhang structure 52b. Have.

오버행 구조로 SiNx층(50)과 알루미늄층(48)이 식각된 유리기판(32)은 텅스텐에 반응하는 식각액에 딥핑된다. 그러면 SiNx층(50)을 마스크로 하여 도 3j와 같이 텅스텐층(46)이 식각되어 전계방출공(52a)에 터널링 절연막(44)이 노출된다.The glass substrate 32 in which the SiNx layer 50 and the aluminum layer 48 are etched in an overhang structure is dipped in an etchant reacting with tungsten. Then, the tungsten layer 46 is etched using the SiNx layer 50 as a mask to expose the tunneling insulating film 44 in the field emission hole 52a.

터널링 절연막(44)이 노출된 유리기판(32) 상에는 도 3k와 같이 금(Au), 백금(Pt), 이리듐(Ir) 중 어느 하나의 전도성이 높고 표면오염에 강한 금속이 전면 증착되어 게이트전극(또는 탑전극)(54a,54b)이 형성된다. 이 때, 오버행 구조의 SiNx층(50)과 알루미늄층(48)에 의해 SiNx층(50) 상의 게이트전극(54b)과 터널링 절연막(44) 상의 게이트전극(54a)은 분리되어 상호 절연 상태를 유지하게 된다. 따라서, 오버행 구조에 의해 별도의 패터닝 공정이 필요없이 인접한 게이트전극 라인들이 상호 분리된다.On the glass substrate 32 on which the tunneling insulating film 44 is exposed, as shown in FIG. 3K, a metal having high conductivity and strong surface contamination on any one of gold (Au), platinum (Pt) and iridium (Ir) is deposited on the gate electrode (Or top electrodes) 54a and 54b are formed. At this time, the gate electrode 54b on the SiNx layer 50 and the gate electrode 54a on the tunneling insulating film 44 are separated by the overhang structure SiNx layer 50 and the aluminum layer 48 to maintain an insulated state. Done. Thus, the overhang structure separates adjacent gate electrode lines from each other without requiring a separate patterning process.

이러한 MIM 에미터는 전계방출공(52a) 내의 게이트전극(탑전극)(54a)을 통과하여 전자가 도시하지 않는 애노드전극 쪽으로 가속되어야 하기 때문에 게이트전극(54a)이 두꺼우면 전자가 투과하기 어렵고 얇으면 저항이 커서 전극 역할을 할 수 없다. 이 때문에 게이트전극(54a,54b)은 그 두께가 100Å 전후로 설정되나 이를 패터닝하기가 어려운 문제점이 있다. 즉, 전술한 바와 같이 오버행 구조로 SiNx층(50)과 알루미늄층(48)을 식각할 경우에 텅스텐층(46)과 알루미늄층(48) 상에 SiNx층(50)의 형성 공정, SiNx층(50)의 패터닝 공정, 알루미늄층(48)의 식각공정 등이 추가되어야 하므로 그 만큼 공정수가 많아지게 되어 공정이 복잡하게 된다. 또한, SiNx층(50)은 그 하부막인 알루미늄층(48)과의 열팽창계수 차에 의한 잔류 응력(stress)에 의해 알루미늄층(48)과의 접합력이 약하여 막분리가 일어나기 쉬운 문제점이 있다.Since the MIM emitter must pass through the gate electrode (top electrode) 54a in the field emission hole 52a to be accelerated toward the anode electrode (not shown), when the gate electrode 54a is thick, electrons are difficult to penetrate and thin. The resistance is large and cannot serve as an electrode. For this reason, the thickness of the gate electrodes 54a and 54b is set to around 100 microseconds, but it is difficult to pattern them. That is, when the SiNx layer 50 and the aluminum layer 48 are etched in the overhang structure as described above, the formation process of the SiNx layer 50 on the tungsten layer 46 and the aluminum layer 48, and the SiNx layer ( Since the patterning process of 50), the etching process of the aluminum layer 48, etc. have to be added, the number of processes increases by that much and the process becomes complicated. In addition, the SiNx layer 50 has a problem in that the bonding strength with the aluminum layer 48 is weak due to the residual stress due to the difference in thermal expansion coefficient with the aluminum layer 48, which is a lower layer thereof, and thus the film separation occurs easily.

이와 다른 방법으로서 리프트-오프(Lift-off) 방법을 이용하여 게이트전극을 패터닝할 수 있지만, 이 경우에 포토레지스트 패턴을 사용하게 된다. 이러한 방법에 의해서 포토레지스트 패턴을 제거할 때 유기솔벤트 물질에 의해 포토레지스트 패턴이 스트립(Strip)되기 때문에 유기솔벤트 물질에 의해 얇은 게이트전극이 손상(damage)되기 쉽다.Alternatively, the gate electrode can be patterned using a lift-off method, but in this case, a photoresist pattern is used. When the photoresist pattern is removed by this method, since the photoresist pattern is stripped by the organic solvent material, the thin gate electrode is easily damaged by the organic solvent material.

BSD 에미터는 MIM 에미터와 유사하게 도 5와 같이 캐소드전극(64)과 게이트전극(68) 사이에 폴리실리콘층(66)이 존재하는 구조이다. BSD 에미터에 있어서, 게이트전극(68)에 전압을 인가하면 폴리실리콘층(66)을 터널링하여 인출된 전자 중 게이트전극(68)의 일함수보다 높은 에너지를 갖는 전자가 도시하지 않은 에노드전극 쪽으로 방출되어 에노드전극 상의 형광체를 발광시키게 된다.Similar to the MIM emitter, the BSD emitter has a structure in which a polysilicon layer 66 exists between the cathode electrode 64 and the gate electrode 68 as shown in FIG. 5. In the BSD emitter, when a voltage is applied to the gate electrode 68, an anode electrode of which electrons having a higher energy than the work function of the gate electrode 68 among the electrons tunneled through the polysilicon layer 66 is not shown. Is emitted toward the light emitting phosphor on the anode.

그런데, BSD 에미터는 폴리실리콘 입자들을 산화시킴으로써 도 6과 같이 폴리실리콘 입자들 각각에 SiO2로 되는 산화막(66a)을 형성시키게 되지만 그 산화막 형성 공정이 어렵기 때문에 실제로 구현되기가 곤란한 문제점이 있다.However, the BSD emitter forms an oxide film 66a of SiO 2 on each of the polysilicon particles as shown in FIG. 6 by oxidizing the polysilicon particles, but since the oxide film forming process is difficult, it is difficult to actually implement.

따라서, 본 발명의 목적은 MIM 형 전계 방출 소자의 제조 공정을 단순화하도록 한 전계 방출 소자의 제조방법을 제공함에 있다.Accordingly, an object of the present invention is to provide a method for manufacturing a field emission device to simplify the manufacturing process of the MIM field emission device.

본 발명의 다른 목적은 상기 제조공정을 이용하여 제작된 전계 방출 표시소자를 제공함에 있다.Another object of the present invention is to provide a field emission display device manufactured using the manufacturing process.

도 1은 종래의 스핀트 타입의 전계 방출 표시장치의 동작원리를 나타내는 개략적인 종단면도.1 is a schematic longitudinal cross-sectional view showing the operation principle of a conventional spin type field emission display.

도 2a 내지 도 2f는 도 1에 도시된 스핀트 타입의 전계 방출 소자의 제조 방법을 나타내는 단면도.2A to 2F are cross-sectional views illustrating a method of manufacturing the spin type field emission device shown in FIG. 1.

도 3a 내지 도 3k는 종래의 MIM 에미터의 제조방법을 나타내는 단면도.3A to 3K are cross-sectional views illustrating a method of manufacturing a conventional MIM emitter.

도 4는 애노다이징 공정을 나타내는 단면도.4 is a cross-sectional view showing an anodizing process.

도 5는 종래의 BSD 에미터의 구조를 나타내는 단면도.5 is a cross-sectional view showing the structure of a conventional BSD emitter.

도 6은 도 5에 도시된 폴리실리콘 입자에 피막된 상화막을 나타내는 단면도.FIG. 6 is a cross-sectional view showing an upper film coated on the polysilicon particles shown in FIG. 5. FIG.

도 7a 내지 도 7i는 본 발명의 실시예에 따른 전계 방출 소자를 나타내는 단면도.7A to 7I are cross-sectional views showing a field emission device according to an embodiment of the present invention.

도 8은 도 7i에 도시된 레이저 트리밍 방법에 의해 게이트전극(탑전극)이 패터닝된 상태를 인접라인들과 함께 나타내는 단면도.FIG. 8 is a cross-sectional view illustrating a state in which a gate electrode (top electrode) is patterned by the laser trimming method shown in FIG. 7I together with adjacent lines; FIG.

도 9는 레이저 트리밍 방법에서 레이저 빔의 스폿경을 줄이기 위한 방법을 나타내는 단면도.9 is a cross-sectional view showing a method for reducing the spot diameter of a laser beam in the laser trimming method.

<도면의 주요부분에 대한 부호의 설명><Description of Symbols for Main Parts of Drawings>

2,32,62,72 : 기판 4,34,64,74 : 캐소드전극2,32,62,72: substrate 4,34,64,74: cathode electrode

6,42,82 : 절연층 8,54a,54b,68,94 : 게이트전극6,42,82: insulating layer 8,54a, 54b, 68,94: gate electrode

36,76 : 포토레지스트패턴 44,84 : 터널링 절연막36,76 photoresist pattern 44,84 tunneling insulating film

46,86 : 텅스텐층 48,88 : 알루미늄층46,86 tungsten layer 48,88 aluminum layer

50 : SiNx층 52a,92 : 전계방출공50: SiNx layer 52a, 92: field emission hole

52b : 오버행구조 66 : 폴리실리콘66a : 산화막 96 : 레이저빔52b: overhang structure 66: polysilicon 66a: oxide film 96: laser beam

상기 목적을 달성하기 위하여, 본 발명에 따른 전계 방출 소자의 제조방법은 기판 상에 베이스전극을 형성하는 단계와, 베이스전극 상에 절연층을 형성하는 단계와, 베이스전극과 수직방향으로 게이트 전극을 형성하는 단계와, 게이트전극에 전자가 에미션될 부분을 패터닝하는 단계와, 에미션될 부분 위에 탑전극을 형성하는 단계와, 상기 탑전극에 레이저빔을 조사하여 상기 탑전극의 일부를 선택적으로 제거함으로써 상기 탑전극을 패터닝하는 단계를 포함한다.베이스금속-절연층-탑금속 구조를 가지는 전계 방출 표시소자에 있어서, 상기 탑금속은 상기 탑금속에 조사되는 레이저빔에 의해 선택적으로 제거됨으로써 패터닝되는 것을 특징으로 한다.In order to achieve the above object, the method of manufacturing a field emission device according to the present invention comprises the steps of forming a base electrode on the substrate, forming an insulating layer on the base electrode, and the gate electrode in a direction perpendicular to the base electrode Forming a pattern, patterning a portion of the gate electrode to be electron-emitted, forming a top electrode on the portion to be emitted, and selectively irradiating a portion of the top electrode by irradiating a laser beam to the top electrode And patterning the top electrode by removing the top electrode. In a field emission display device having a base metal-insulating layer-top metal structure, the top metal is patterned by being selectively removed by a laser beam irradiated to the top metal. It is characterized by.

목적들 외에 본 발명의 다른 목적 및 잇점들은 첨부한 도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and advantages of the present invention in addition to the objects will be apparent from the description of the embodiments with reference to the accompanying drawings.

이하, 본 발명의 실시예들을 첨부한 도 7a 내지 도 9를 참조하여 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to FIGS. 7A to 9.

도 7a를 참조하면, 본 발명에 따른 전계 방출 소자의 제조방법은 알루미늄(Al)에 구리(Cu), 탄탈륨(Ta), 네오디뮴(Neodymium : Nd)이 혼합된 금속을 유리기판(72) 상에 전면 증착한 후, 유리기판(72) 상에 마스크를 정렬하고 노광 및 현상공정과 습식 식각 공정을 통하여 혼합 금속층을 패터닝한다.Referring to FIG. 7A, in the method of manufacturing a field emission device according to the present invention, a metal in which copper (Cu), tantalum (Ta), and neodymium (Nd) is mixed with aluminum (Al) is formed on a glass substrate 72. After the entire surface deposition, the mask is aligned on the glass substrate 72, and the mixed metal layer is patterned through an exposure and development process and a wet etching process.

이렇게 형성된 캐소드전극(또는 베이스전극)(74)의 중앙부 상에는 도 7b와 같이 포토레지스트패턴(76)이 형성되고, 도 4와 같이 애노다이징을 실시한다. 그러면 도 7c와 같이 포토레지스트패턴(76)에 의해 마스킹되지 않은 캐소드전극(74)의 양측면 상에는 Al2O3로 된 절연층(82)이 형성된다.The photoresist pattern 76 is formed on the center portion of the cathode electrode (or base electrode) 74 formed as shown in FIG. 7B and anodized as shown in FIG. 4. Then, as shown in FIG. 7C, insulating layers 82 made of Al 2 O 3 are formed on both sides of the cathode electrode 74 which is not masked by the photoresist pattern 76.

이어서, 도 7d와 같이 포토레지스트패턴(76)이 제거된 후에 다시 애노다이징을 실시하여 측면의 절연층(82) 사이에 얇은 터널링 절연막(84)을 형성한다.Subsequently, after the photoresist pattern 76 is removed as shown in FIG. 7D, anodization is performed again to form a thin tunneling insulating layer 84 between the insulating layers 82 on the side surfaces.

터널링 절연막(84)이 형성된 유리기판(72) 상에는 도 7e와 같이 100Å 정도의 두께로 텅스텐(W)과 3000Å 정도의 두께로 알루미늄(Al)이 연속증착된다. 그 결과, 유리기판(72) 상에는 캐소드전극(74)과 절연층(82) 및 터널링 절연막(84)을 덮는 텅스텐층(86)과 알루미늄층(88)이 형성된다. 텅스텐층(86)은 알루미늄층(88)과 절연층(82) 사이의 접합력을 높이는 역할을 한다.On the glass substrate 72 on which the tunneling insulating film 84 is formed, tungsten (W) and aluminum (Al) are continuously deposited to a thickness of about 100 mW and about 3000 m as shown in FIG. 7E. As a result, a tungsten layer 86 and an aluminum layer 88 are formed on the glass substrate 72 to cover the cathode electrode 74, the insulating layer 82, and the tunneling insulating layer 84. The tungsten layer 86 serves to increase the bonding force between the aluminum layer 88 and the insulating layer 82.

텅스텐층(86)과 알루미늄층(88)이 형성된 유리기판(72) 상에는 도시하지 않은 세 번째 마스크가 정렬되고 노광 및 현상공정과 습식식각 공정에 의해 도 7f와 같이 터널링 절연막(84)과 수직으로 대향하는 알루미늄층(88)의 중앙부분이 제거되어 전계방출공(92)이 형성된다.On the glass substrate 72 having the tungsten layer 86 and the aluminum layer 88 formed thereon, a third mask (not shown) is aligned and perpendicular to the tunneling insulating layer 84 as shown in FIG. 7F by an exposure and developing process and a wet etching process. The center portion of the opposing aluminum layer 88 is removed to form the field emission holes 92.

전계방출공(92)이 형성된 유리기판(72) 상에는 도 7g와 같이 네 번째 마스크가 정렬되고 노광 및 현상공정과 습식식각 공정에 의해 전계방출홀(92) 내의 텅스텐층(86)이 제거되고 해당 부분의 터널링 절연막(84)이 노출된다. 여기서, 별도의 마스크를 사용하지 않고 알루미늄층(88)을 마스크로 하여 텅스텐층(86)을 식각할 수도 있다.On the glass substrate 72 in which the field emission holes 92 are formed, the fourth mask is aligned as shown in FIG. 7G, and the tungsten layer 86 in the field emission holes 92 is removed by the exposure and development process and the wet etching process. The tunneling insulating film 84 of the portion is exposed. Here, the tungsten layer 86 may be etched using the aluminum layer 88 as a mask without using a separate mask.

이어서, 도 7h와 같이 유리기판(72) 상에는 금(Au), 백금(Pt), 이리듐(Ir) 중 어느 하나의 전도성이 높고 표면오염에 강한 금속이 전면 증착되어 게이트전극(또는 탑전극)(94)이 형성된다.Subsequently, as shown in FIG. 7H, a metal having high conductivity and strong surface contamination on any one of gold (Au), platinum (Pt), and iridium (Ir) is deposited on the glass substrate 72 to form a gate electrode (or a top electrode) ( 94 is formed.

마지막으로, 도 8과 같이 인접한 게이트전극라인간을 분리하기 위하여 도 7i와 같이 레이저빔(96)을 조사하여 게이트전극(94)을 패터닝한다.Finally, the gate electrode 94 is patterned by irradiating a laser beam 96 as shown in FIG. 7I to separate adjacent gate electrode lines as shown in FIG. 8.

레이저 패터닝 방법은 광원(Laser source)을 대물렌즈로 집광(focusing)한 후에 레이저빔의 광스폿이 도 7i와 같이 인접한 게이트전극라인들 사이의 궤적을 추종하도록 하여 게이트전극(94)을 트리밍하게 된다. 여기서, 레이저 빔의 에너지는 유리기판(72)이 손상되지 않고 게이트전극물질만을 제거할 수 있도록 게이트전극물질의 조성이나 재료 특성에 따라 그 이동속도와 에너지가 결정된다. 또한, 대물렌즈로 입사되는 레이저빔은 미러(Mirror)를 경유하여 입사되기 때문에 전기적인 신호에 의해 구동되는 갈바노미러(Galvanomirror)를 이용하여 대물렌즈의 입사광 각도를 제어함으로써 대물렌즈에 의해 집광되는 레이저빔의 광스폿을 미세하게 제어하여 게이트전극라인의 미세 패턴을 트리밍할 수 있다.The laser patterning method trims the gate electrode 94 by focusing a laser source with an objective lens so that the light spot of the laser beam follows the trajectory between adjacent gate electrode lines as shown in FIG. 7I. . Here, the energy of the laser beam is determined according to the composition and material properties of the gate electrode material so that the glass substrate 72 can be removed without damaging the glass substrate 72. In addition, since the laser beam incident on the objective lens is incident through the mirror, the laser beam is focused by the objective lens by controlling the incident light angle of the objective lens using a galvanomirror driven by an electrical signal. By finely controlling the light spot of the laser beam, it is possible to trim the fine pattern of the gate electrode line.

게이트전극라인들 간의 폭이 아주 미세한 경우에는 도 9와 같이 레이저빔의 직경보다 작은 개구공이 형성된 마스크(98)를 이용하여 원하는 미세한 위치에만 레이저빔이 조사되게 하고 그 이외의 영역에 조사되는 레이저빔을 반사시킬 수 있다.When the width between the gate electrode lines is very small, the laser beam is irradiated only to a desired minute position by using a mask 98 having an opening smaller than the diameter of the laser beam as shown in FIG. Can be reflected.

광원으로는 He-Ne, Ar ion, Co2, 엑사이머(Eximer) 등의 가스 레이저나 Ⅱ-Ⅳ족, Ⅲ-Ⅴ족 물질 등의 반도체 레이저, YAG 등의 고체 레이저가 사용될 수 있다.As the light source, a gas laser such as He-Ne, Ar ion, Co 2 , or an excimer, a semiconductor laser such as II-IV or III-V materials, or a solid state laser such as YAG may be used.

레이저빔을 이용한 게이트전극(94)의 트리밍을 실시하고, 인접한 게이트전극라인들 간의 저항은 MΩ이상으로 측정되어 기존의 리프트-오프 방법이나 오버행 구조를 이용한 패터닝 방법과 유사한 절연특성을 나타내었다.The gate electrode 94 was trimmed using a laser beam, and the resistance between adjacent gate electrode lines was measured to be equal to or more than MΩ, thereby exhibiting similar insulation characteristics to the conventional lift-off method or the patterning method using an overhang structure.

상술한 바와 같이, 본 발명의 전계 방출 소자의 제조방법 및 이를 이용한 전계 방출 표시소자는 레이저를 이용하여 게이트전극(또는 탑전극)을 트리밍하여 패터닝함으로써 오버행구조를 위한 절연층(SiNx)이 불필요하고 리프트-오프방법에 의해 초래되는 포토레지스트를 이용한 패터닝공정이 불필요하고 포토레지스트 패턴을 제거하기 위한 유기용액에 의해 게이트전극의 손상을 방지할 수 있게 된다. 또한, 본 발명의 전계 방출 소자의 제조방법 및 이를 이용한 전계 방출 표시소자는 5 개의 마스크가 필요한 종래의 MIM 에미터 제조공정에 비하여, 3 개 또는 4 개의 마스크만 필요하므로 제조비용, 공정수 및 공정시간이 대폭 줄어들게 된다. 따라서, 본 발명에 따른 전계 방출 소자의 제조방법 및 이를 이용한 전계 방출 표시소자는 패터닝공정에 의한 전극의 손상을 방지할 수 있음은 물론, MIM 형 전계 방출 소자의 제조 공정을 단순화할 수 있게 된다.As described above, in the method of manufacturing the field emission device and the field emission display device using the same, the insulating layer SiNx for the overhang structure is unnecessary by trimming and patterning the gate electrode (or the top electrode) using a laser. The patterning process using the photoresist caused by the lift-off method is unnecessary, and damage to the gate electrode can be prevented by the organic solution for removing the photoresist pattern. In addition, the method of manufacturing the field emission device and the field emission display device using the same according to the present invention require only three or four masks, compared to the conventional MIM emitter manufacturing process requiring five masks. The time will be greatly reduced. Therefore, the method of manufacturing the field emission device and the field emission display device using the same according to the present invention can prevent the electrode from being damaged by the patterning process and can simplify the manufacturing process of the MIM type field emission device.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

Claims (4)

기판 상에 베이스전극을 형성하는 단계와,Forming a base electrode on the substrate; 상기 베이스전극 상에 절연층을 형성하는 단계와,Forming an insulating layer on the base electrode; 상기 베이스전극과 수직방향으로 게이트 전극을 형성하는 단계와,Forming a gate electrode in a direction perpendicular to the base electrode; 상기 게이트전극에 전자가 에미션될 부분을 패터닝하는 단계와,Patterning a portion where electrons are to be emitted to the gate electrode; 상기 에미션될 부분 위에 탑전극을 형성하는 단계와,Forming a top electrode on the portion to be emitted; 상기 탑전극에 레이저빔을 조사하여 상기 탑전극의 일부를 선택적으로 제거함으로써 상기 탑전극을 패터닝하는 단계를 포함하는 것을 특징으로 하는 전계 방출 소자의 제조방법.And patterning the top electrode by selectively removing a portion of the top electrode by irradiating the top electrode with a laser beam. 제 1 항에 있어서,The method of claim 1, 상기 절연층을 형성하는 단계는,Forming the insulating layer, 상기 베이스전극 상에 포토레지스트 패턴을 형성하는 단계와,Forming a photoresist pattern on the base electrode; 상기 베이스전극을 애노다이징하여 상기 포토레지스트 패턴 이외의 베이스전극 부분 상에 절연층을 형성하는 단계와,Anodizing the base electrode to form an insulating layer on a portion of the base electrode other than the photoresist pattern; 상기 포토레지스트 패턴을 제거하고 상기 베이스전극을 2차 애노다이징하여 상기 포토레지스트 패턴이 제거된 상기 베이스전극의 중앙부에 상기 절연층보다 얇은 터널링 절연막을 형성하는 단계를 포함하는 것을 특징으로 하는 전계 방출 소자의 제조방법.Removing the photoresist pattern and second anodizing the base electrode to form a tunneling insulating layer thinner than the insulating layer in the center of the base electrode from which the photoresist pattern is removed. Method of manufacturing the device. 제 2 항에 있어서,The method of claim 2, 상기 절연층 상에 제1 금속층을 형성하는 단계와,Forming a first metal layer on the insulating layer; 상기 제1 금속층 상에 제2 금속층을 형성하는 단계와,Forming a second metal layer on the first metal layer; 상기 제1 금속층을 사이에 두고 상기 터널링 절연막과 수직으로 대향하는 홀이 형성되도록 상기 제2 금속층을 패터닝하는 단계와,Patterning the second metal layer such that a hole facing the tunneling insulating layer is formed vertically with the first metal layer interposed therebetween; 상기 탑전극 물질을 상기 기판 상에 전면 형성하는 단계를 더 포함하는 것을 특징으로 하는 전계 방출 소자의 제조 방법.And forming a top surface of the top electrode material on the substrate. 베이스금속-절연층-탑금속 구조를 가지는 전계 방출 표시소자에 있어서,A field emission display device having a base metal-insulating layer-top metal structure, 상기 탑금속은 상기 탑금속에 조사되는 레이저빔에 의해 선택적으로 제거됨으로써 패터닝되는 것을 특징으로 하는 전계 방출 표시소자.The top metal is patterned by being selectively removed by a laser beam irradiated to the top metal.
KR10-2001-0022917A 2001-04-27 2001-04-27 Method Of Fabricating Field Emission Device and Field Emission Display Using The Same KR100400374B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0022917A KR100400374B1 (en) 2001-04-27 2001-04-27 Method Of Fabricating Field Emission Device and Field Emission Display Using The Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0022917A KR100400374B1 (en) 2001-04-27 2001-04-27 Method Of Fabricating Field Emission Device and Field Emission Display Using The Same

Publications (2)

Publication Number Publication Date
KR20020083367A KR20020083367A (en) 2002-11-02
KR100400374B1 true KR100400374B1 (en) 2003-10-08

Family

ID=27702853

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0022917A KR100400374B1 (en) 2001-04-27 2001-04-27 Method Of Fabricating Field Emission Device and Field Emission Display Using The Same

Country Status (1)

Country Link
KR (1) KR100400374B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990043858A (en) * 1997-11-29 1999-06-15 김영남 Polysilicon tip formation method of field emission device
US6030266A (en) * 1996-07-29 2000-02-29 Commissariat A L'energie Atomique Process and apparatus for the formation of patterns in a photoresist by continuous laser irradiation, application to the production of microtips emissive cathode electron sources and flat display screens
JP2000285797A (en) * 1999-03-31 2000-10-13 Canon Inc Field electron emitting element and manufacture thereof, flat display device using the field electron emitting element and manufacture thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6030266A (en) * 1996-07-29 2000-02-29 Commissariat A L'energie Atomique Process and apparatus for the formation of patterns in a photoresist by continuous laser irradiation, application to the production of microtips emissive cathode electron sources and flat display screens
KR19990043858A (en) * 1997-11-29 1999-06-15 김영남 Polysilicon tip formation method of field emission device
JP2000285797A (en) * 1999-03-31 2000-10-13 Canon Inc Field electron emitting element and manufacture thereof, flat display device using the field electron emitting element and manufacture thereof

Also Published As

Publication number Publication date
KR20020083367A (en) 2002-11-02

Similar Documents

Publication Publication Date Title
US5192240A (en) Method of manufacturing a microelectronic vacuum device
US5702281A (en) Fabrication of two-part emitter for gated field emission device
US5332627A (en) Field emission type emitter and a method of manufacturing thereof
US6422907B2 (en) Electrode structures, display devices containing the same, and methods for making the same
US5126287A (en) Self-aligned electron emitter fabrication method and devices formed thereby
US5378182A (en) Self-aligned process for gated field emitters
US5719466A (en) Field emission display provided with repair capability of defects
KR100243990B1 (en) Field emission cathode and method for manufacturing the same
US5787337A (en) Method of fabricating a field-emission cold cathode
KR100400374B1 (en) Method Of Fabricating Field Emission Device and Field Emission Display Using The Same
KR100317361B1 (en) Emitter structure of field emmission device and fabricating method thereof
JP2000348602A (en) Electron emitting source and manufacture thereof, and display device using electron emitting source
KR100448479B1 (en) Method Of Fabricating Field Emission Device in Thin Film
KR100278781B1 (en) Field emission emitter manufacturing method
KR100569264B1 (en) Method of manufacturing field emission display device
JPH04284325A (en) Electric field emission type cathode device
JP2000348601A (en) Electron emitting source and manufacture thereof, and display device using electron emitting source
KR100459405B1 (en) Manufacturing method for field emission device
KR100452693B1 (en) Method Of Fabricating Field Emission Device
KR100292829B1 (en) Method for fabrication a tripolar mo tip emission display
JPH09115429A (en) Field emission type electron source element and its manufacture
KR100447129B1 (en) Method Of Fabricating Field Emission Device
JPH1167057A (en) Micro-cold cathode
JP3207700B2 (en) Method of manufacturing field emission type electron source device
JP3826539B2 (en) Method for manufacturing cold electron-emitting device

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060616

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee