KR100448479B1 - Method Of Fabricating Field Emission Device in Thin Film - Google Patents
Method Of Fabricating Field Emission Device in Thin Film Download PDFInfo
- Publication number
- KR100448479B1 KR100448479B1 KR10-2002-0002212A KR20020002212A KR100448479B1 KR 100448479 B1 KR100448479 B1 KR 100448479B1 KR 20020002212 A KR20020002212 A KR 20020002212A KR 100448479 B1 KR100448479 B1 KR 100448479B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- field emission
- insulating layer
- tunnel insulating
- upper electrode
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
- H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Cold Cathode And The Manufacture (AREA)
Abstract
본 발명은 터널 절연막의 손상을 방지할 수 있는 박막형 전계 방출 소자의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a thin film type field emission device capable of preventing damage to a tunnel insulating film.
본 발명에 따른 박막형 전계 방출 소자의 제조방법은 기판 상에 캐소드전극을 형성하는 단계와, 캐소드전극 양측 상에 절연층을 형성하는 단계와, 캐소드전극의 중앙 상에 제1 터널 절연막을 형성하는 단계와, 절연층과 제1 터널 절연막 상에 상부전극패드층과 상부전극버스층을 연속 증착한 후 포토리쏘그래피 방법으로 패터닝하는 단계와, 상부전극패드층과 상부전극버스층 상에 오버행 절연층을 형성한 후 패터닝하여 전계방출공을 형성하는 단계와, 전계방출공을 통해 노출된 제1 터널 절연막을 제거하는 단계와, 상기 제거된 제1 터널 절연막 영역에서 상기 캐소드전극을 양극산화시켜 제2 터널 절연막을 형성하는 단계를 포함한다.A method of manufacturing a thin film type field emission device according to the present invention includes forming a cathode electrode on a substrate, forming an insulating layer on both sides of the cathode electrode, and forming a first tunnel insulating film on the center of the cathode electrode. And sequentially depositing an upper electrode pad layer and an upper electrode bus layer on the insulating layer and the first tunnel insulating layer, and then patterning the same by photolithography; and forming an overhang insulating layer on the upper electrode pad layer and the upper electrode bus layer. Forming and patterning a field emission hole, removing the first tunnel insulating layer exposed through the field emission hole, and anodizing the cathode electrode in the removed first tunnel insulating layer region to form a field emission hole. Forming an insulating film.
이에 따라, 본 발명에 따른 박막형 전계 방출 소자는 터널 절연막의 손상을 방지할 수 있다.Accordingly, the thin film type field emission device according to the present invention can prevent damage to the tunnel insulating film.
Description
본 발명은 전계 방출 소자의 제조방법에 관한 것으로, 특히 터널 절연막의 손상을 방지할 수 있는 박막형 전계 방출 소자의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a field emission device, and more particularly, to a method for manufacturing a thin film type field emission device that can prevent damage to a tunnel insulating film.
전계 방출 소자가 표시소자에 응용되면서 이를 이용하여 경박 단소하게 제작될 수 있는 딘씨알티(Thin Cathod Ray Tube ; 이하, "Thin CRT"라 함)의 개발이 가속화되고 있다. 이 전계 방출 표시소자(Field Emission Display ; 이하 "FED"라 함)는 얇으면서도 기존의 CRT와 같은 광시야각 특성과 높은 휘도와 선명도로 영상을 표시할 수 있다. FED는 저해상도에서 고해상도까지 노트북 PC나 프로젝션 TV 등을 포함하여 소형/대형의 거의 모든 디스플레이로의 응용이 가능하다.As field emission devices are applied to display devices, the development of a thin cathod ray tube (hereinafter, referred to as "thin CRT"), which can be manufactured in a light and simple manner, is being accelerated. The field emission display device (hereinafter referred to as "FED") is thin and can display an image with a wide viewing angle characteristic and high luminance and clarity similar to that of a conventional CRT. FED can be used for almost all displays, from small resolution to high resolution, including notebook PCs and projection TVs.
FED는 음극선관과 같이 전자선 여기 형광체 발광을 이용하는 것으로 첨예한 에미터에 고전계를 집중함으로써 양자역학적인 터널(Tunnel) 효과로 전자를 방출하게 된다. 에미터로부터 방출된 전자는 양극(Anode) 및 음극(Cathode) 간의 전압으로 가속되어 양극에 형성된 형광체막에 충돌되어 형광체를 발광시킨다.FED uses electron beam-excited phosphor emission like a cathode ray tube to concentrate electrons in sharp emitters to emit electrons with quantum mechanical tunnel effects. The electrons emitted from the emitter are accelerated by the voltage between the anode and the cathode and collide with the phosphor film formed on the anode to emit the phosphor.
도 1은 FED의 에미터로 사용되고 있는 메탈 팁(몰리브덴 : MO)을 이용한 스핀트 타입(Spindt Type)의 전계 방출 소자를 나타낸 것이다.1 illustrates a spindt type field emission device using a metal tip (molybdenum: MO) used as an emitter of an FED.
도 1을 참조하면, 스핀트 타입의 전계 방출 소자는 유리기판(2) 위에 형성된 캐소드전극(4)과, 캐소드전극(4) 위에 원추 형태로 형성된 에미터 팁(10)과, 팁(10)에 인접하여 캐소드전극(4) 위에 형성된 절연층(6)과, 절연층(6) 위에 형성되는 게이트전극(8)을 구비한다.Referring to FIG. 1, a spin type field emission device includes a cathode electrode 4 formed on a glass substrate 2, an emitter tip 10 formed in a cone shape on the cathode electrode 4, and a tip 10. An insulating layer 6 formed on the cathode electrode 4 adjacent to the gate electrode 8 and a gate electrode 8 formed on the insulating layer 6 are provided.
캐소드전극(4)은 에미터 팁(10)으로부터 방출된 전자를 도시하지 않은 애노드전극 쪽으로 가속시키게 된다. 에미터 팁(10)은 캐소드전극(4)에 의해 자신에게 고전계가 인가되면 전자를 방출한다. 게이트전극(8)은 전자를 방출시키기 위한 인출전극으로 사용된다.The cathode electrode 4 accelerates the electrons emitted from the emitter tip 10 toward the anode electrode (not shown). The emitter tip 10 emits electrons when a high field is applied to itself by the cathode electrode 4. The gate electrode 8 is used as an extraction electrode for emitting electrons.
도 1에 도시된 전계 방출 소자의 제조방법을 도 2a 내지 도 2f를 결부하여 단계적으로 설명하면 다음과 같다.A method of manufacturing the field emission device illustrated in FIG. 1 will be described step by step with reference to FIGS. 2A to 2F.
도 2a와 같이 유리기판(2) 위에 캐소드전극 물질층(4a)을 성막하고 에미터 팁(10)과 게이트전극(8) 간의 절연을 위한 절연물질 예를 들면, SiO2를 플라즈마 인핸스드 화학 증착법(Plasma Enhanced Chemical Vapor Deposition) 등으로 증착하여 절연물질층(6a)을 형성한다. 이후, 게이트전극 물질 예를 들면, 몰리브덴(Mo), 탄탈(Ta), 니오븀(Nb), 크롬(Cr) 등 중 어느 하나를 선택하여 스퍼터링(Sputtering) 방법으로 게이트전극 물질층(8a)을 형성한다.2A, a cathode electrode material layer 4a is formed on the glass substrate 2, and an insulating material for insulating between the emitter tip 10 and the gate electrode 8, for example, SiO 2 is plasma enhanced chemical vapor deposition. (Plasma Enhanced Chemical Vapor Deposition) or the like to form an insulating material layer (6a). Thereafter, the gate electrode material layer 8a is formed by a sputtering method by selecting any one of a gate electrode material, for example, molybdenum (Mo), tantalum (Ta), niobium (Nb), and chromium (Cr). do.
도 2b에서, 포토 레지스터 마스크(Photo Resistor Mask : PR Mask)를 캐소드전극 물질층(4a), 절연물질층(6a) 및 게이트전극 물질층(8a)이 형성된 기판(2) 상에 정렬하고 반응 이온 에칭(Reactive Ion Etching : RIE)을 실시함으로써 게이트전극 물질층(8a) 상에 환형의 게이트 홀을 형성한다.In FIG. 2B, a photo resist mask (PR Mask) is aligned on the substrate 2 on which the cathode electrode material layer 4a, the insulating material layer 6a, and the gate electrode material layer 8a are formed and reacted with the ion. Reactive ion etching (RIE) is performed to form an annular gate hole on the gate electrode material layer 8a.
도 2c에서, 절연물질층(6a)에 대한 식각공정에 의해 절연층 물질층(6a)과 게이트전극 물질층(8a) 사이에 팁의 형성 공간을 마련한다.In FIG. 2C, a tip formation space is formed between the insulating layer material layer 6a and the gate electrode material layer 8a by an etching process for the insulating material layer 6a.
도 2d에서, 니켈(Ni), 아르곤(Ar) 중 어느 하나의 희생층물질을 E-빔(Beam)을 이용하여 회전 증착하여 희생층(12)을 게이트전극 물질층(8a) 상에 성막한다. 여기서, 기판(2)과 빔소스의 각도는 경사각도로 약 15°의 각도로 제어된다. 희생층(12)의 홀 직경은 팁 형상에 결정적인 영향을 미치기 때문에 E-빔의 각도가 정밀하게 제어되어야 한다.In FIG. 2D, a sacrificial layer material of any one of nickel (Ni) and argon (Ar) is rotated to be deposited using an E-beam to form a sacrificial layer 12 on the gate electrode material layer 8a. . Here, the angle between the substrate 2 and the beam source is controlled at an angle of about 15 degrees with the inclination angle. Since the hole diameter of the sacrificial layer 12 has a decisive influence on the tip shape, the angle of the E-beam must be precisely controlled.
도 2e에서, 몰리브덴(Mo)을 E-빔을 이용하여 유리기판(2)에 수직하게 회전 증착을 하게 되면 몰리브덴(Mo)이 증착되면서 캐소드전극(4) 위에도 Mo가 증착되며 이 증착과정이 진행됨에 따라 희생층(12) 상에 퇴적된 몰리브덴층(Mo)의 홀 직경이 감소하여 원추 형태의 에미터 팁(10)이 캐소드(4) 위에 형성된다.In FIG. 2E, when molybdenum (Mo) is rotated vertically to the glass substrate 2 using an E-beam, molybdenum (Mo) is deposited and Mo is deposited on the cathode electrode 4, and the deposition process is performed. As a result, the hole diameter of the molybdenum layer Mo deposited on the sacrificial layer 12 is reduced to form a cone-shaped emitter tip 10 on the cathode 4.
마지막으로, 도 2f와 같이 희생층(12)은 전기화학적인 방법에 의해 제거된다.Finally, as shown in FIG. 2F, the sacrificial layer 12 is removed by an electrochemical method.
종래의 전계 방출 소자의 제조방법에 있어서, 고효율의 전계 방출 소자의 제조가 가능하지만 희생층(12) 증착시 E-빔의 증착 각도가 정밀하지 않으면, 희생층(12)의 홀 직경이 불균일하여 인접한 화소셀들의 에미터 팁(10)들 간의 형상 불균일이 나타날 수 있다. 또한, 원추형 에미터 형성시 몰리브덴(Mo)은 기판(2)에 대하여 수직으로 증착되어야 하기 때문에 즉, 기판(2)에 대한 빔의 입사각도가 작기 때문에 대면적에서 에미터물질 증착 장비의 높이가 높아질 수 밖에 없는 문제점이 있다.In the conventional method of manufacturing a field emission device, if the field emission device can be manufactured with high efficiency, but the deposition angle of the E-beam is not precise when the sacrificial layer 12 is deposited, the hole diameter of the sacrificial layer 12 is uneven. Shape irregularities between emitter tips 10 of adjacent pixel cells may appear. In addition, since the molybdenum (Mo) should be deposited perpendicularly to the substrate 2 when forming the conical emitter, that is, because the angle of incidence of the beam to the substrate 2 is small, the height of the emitter material deposition equipment in the large area is increased. There is a problem that can only be increased.
이러한 스핀트 타입의 에미터 제조공정의 문제점을 극복하기 위하여 최근에는 평면형 에미터가 개발되고 있다. 평면형 에미터는 다이아몬드 라이크 카본(Diamond Like Carbon : DLC)을 이용한 에미터, 표면 전도 에미터(Surface Conduction Emitter), 금속-절연층-금속(Metal-Insulator-Metal ; MIM), 발리스틱 전자 방출소자(Ballistic electron Surface emitting : 이하, "BSD"라 한다) 등이 개발되고 있다.Recently, planar emitters have been developed to overcome the problems of the spin type emitter manufacturing process. Planar emitters include diamond-like carbon (DLC) emitters, surface conduction emitters, metal-insulator-metal (MIM), and ballistic electron emitters Ballistic electron surface emitting (hereinafter referred to as "BSD"), etc. are being developed.
이러한 박막형 전계 방출 소자의 에미터는 캐소드전극과 게이트전극 사이에 얇은 절연층을 구비한다. 게이트전극에 전압을 인가하면 게이트전극의 전자는 상기의 얇은 절연층을 터널링하여 게이트전극의 일함수보다 높은 에너지를 갖는 전자가 도시하지 않은 에노드전극 쪽으로 방출되어 에노드전극 상의 형광체를 발광시킨다.The emitter of the thin film type field emission device includes a thin insulating layer between the cathode electrode and the gate electrode. When a voltage is applied to the gate electrode, the electrons of the gate electrode tunnel through the thin insulating layer, and electrons having energy higher than the work function of the gate electrode are emitted toward the anode electrode (not shown) to emit the phosphor on the anode electrode.
박막형 전계 방출 소자의 에미터 제조방법은 도 3a 내지 도 3j에 도시된 바와 같다.An emitter manufacturing method of the thin film type field emission device is as shown in FIGS. 3A to 3J.
도 3a를 참조하면, 유리기판(32) 상에 알루미늄(Al)을 전면 증착한 후, 습식식각방법으로 알루미늄(Al)을 패터닝하여 캐소드전극(34)을 형성한다. 이때, 캐소드전극(34)의 두께는 3000 ~ 5000Å 정도가 된다.Referring to FIG. 3A, after the entire surface of aluminum (Al) is deposited on the glass substrate 32, aluminum (Al) is patterned by a wet etching method to form a cathode electrode 34. At this time, the thickness of the cathode electrode 34 is about 3000 ~ 5000Å.
이렇게 형성된 캐소드전극(34)의 중앙부 상에는 도 3b와 같이 포토레지스트패턴(36)을 형성하고, 양극산화법을 이용하여 포토레지스트 패턴(36)을 제외한 캐소드전극(34) 상에 도 3c에 도시된 바와 같이 절연층(42)을 형성한다. 양극산화법은 도 4와 같이 양극산화액이 담긴 용기 내에 캐소드전극(34)을 양극으로 하고, 백금이나 탄소전극의 애노드용 전극(38)을 음극으로 하여 전계를 인가시킴으로써 캐소드전극(34)을 산화시켜 캐소드전극(34) 상에 절연층(42)을 형성시키는 방법이다. 이렇게 형성된 절연층(42)은 Al2O3이다. 이때, 캐소드전극(34)이 산화되어 형성되는 절연층(42)의 두께는 인가되는 전압의 크기에 의해 결정된다. 즉, 인가되는 전압이 크면 클수록 산화되는 Al이 많아지므로 절연층(42)의 두께가 두꺼워지며, 반대로 인가되는 전압이 작을수록 절연층(42)의 두께는 얇아지게 된다. 통상적으로 100V의 전압이 인가될 때 절연층(42)은 약 1000Å 정도의 절연막이 형성된다.The photoresist pattern 36 is formed on the center portion of the cathode electrode 34 thus formed, as shown in FIG. 3B, and is shown on FIG. 3C on the cathode electrode 34 except for the photoresist pattern 36 using an anodization method. Similarly, the insulating layer 42 is formed. The anodization method oxidizes the cathode electrode 34 by applying an electric field using the cathode electrode 34 as the anode in the container containing the anodic oxidation liquid and the anode electrode 38 of the platinum or carbon electrode as the cathode as shown in FIG. 4. To form an insulating layer 42 on the cathode electrode 34. The insulating layer 42 thus formed is Al 2 O 3 . At this time, the thickness of the insulating layer 42 formed by oxidizing the cathode electrode 34 is determined by the magnitude of the applied voltage. That is, the larger the voltage applied, the more oxidized Al, the thicker the insulating layer 42 becomes. On the contrary, the smaller the applied voltage, the thinner the insulating layer 42 becomes. Typically, when a voltage of 100 V is applied, the insulating layer 42 has an insulating film of about 1000 kV.
이어서, 도 3d와 같이 포토레지스트패턴(36)을 제거한 후에 양극산화법을 이용하여 터널 절연막(44)을 형성한다. 이때, 인가되는 전압은 10V 미만으로 터널 절연막(44)의 두께는 약 100Å 정도가 된다.Subsequently, after the photoresist pattern 36 is removed as shown in FIG. 3D, the tunnel insulating layer 44 is formed using an anodization method. At this time, the applied voltage is less than 10V and the thickness of the tunnel insulating film 44 is about 100 kW.
이후, 도 3e에 도시된 바와 같이 절연층(42)과 터널 절연막(44)을 덮도록 상부전극패드층(46)과 상부전극버스층(48)이 연속으로 증착되어 형성된다. 상부전극패드층(46)은 100 ~ 500Å 정도의 두께를 가지는 텅스텐(W)으로 형성되며, 상부전극버스층(48)은 3000 ~ 5000Å 정도의 두께의 알루미늄(Al)으로 형성된다. 이때, 상부전극패드층(46)은 상부전극버스층(48)과 절연층(42) 사이의 접합력을 높이는 역할을 한다.Thereafter, as illustrated in FIG. 3E, the upper electrode pad layer 46 and the upper electrode bus layer 48 are continuously deposited to cover the insulating layer 42 and the tunnel insulating layer 44. The upper electrode pad layer 46 is formed of tungsten (W) having a thickness of about 100 to 500 mW, and the upper electrode bus layer 48 is formed of aluminum (Al) having a thickness of about 3000 to 5000 mW. In this case, the upper electrode pad layer 46 increases the bonding force between the upper electrode bus layer 48 and the insulating layer 42.
상부전극패드층(46)과 상부전극버스층(48)을 도 3f와 같이 포토리쏘그래피방법으로 패터닝한다.The upper electrode pad layer 46 and the upper electrode bus layer 48 are patterned by a photolithography method as shown in FIG. 3F.
패터닝된 상부전극패드층(46)과 상부전극버스층(48) 상에 도 3g와 같이 오버행(overhang) 절연층(50)을 형성한다. 여기서, 오버행 절연층(50)은 3000 ~ 5000Å 정도의 두께의 SiNx, SiOx으로 형성된다.An overhang insulating layer 50 is formed on the patterned upper electrode pad layer 46 and the upper electrode bus layer 48 as shown in FIG. 3G. Here, the overhang insulating layer 50 is formed of SiNx, SiOx having a thickness of about 3000 to 5000 kPa.
이후, 도 3h와 같이 포토리쏘그래피 방법을 이용하여 터널 절연막(44)과 대응되는 영역의 오버행 절연층(50)을 패터닝한다. 그 결과, 오버행 절연층(50) 상에는 터널 절연막(44)과 수직으로 대향하는 전계방출공(52a)이 형성된다.Thereafter, as shown in FIG. 3H, the overhang insulating layer 50 in the region corresponding to the tunnel insulating film 44 is patterned by using a photolithography method. As a result, the field emission holes 52a which are perpendicular to the tunnel insulating film 44 are formed on the overhang insulating layer 50.
전계방출공(52a)이 형성된 유리기판(32)은 알루미늄에 반응하는 식각액에 딥핑된다. 그러면 오버행 절연층(50)을 마스크로 하여 도 3i와 같이 상부전극버스층(48)이 식각된다. 여기서, 상부전극버스층(48)은 전계방출공(52a)의 측벽을 이루는 오버행 절연층(50)의 단턱부보다 안쪽으로 더 식각된다. 따라서, 오버행 절연층(50)의 단턱부가 상부전극버스층(48)의 식각면보다 더 돌출되어 전계방출공(52a)에서 상부전극버스층(48)과 전계방출공(52a)은 오버행(Overhang) 구조(52b)를 가지게 된다.The glass substrate 32 on which the field emission holes 52a are formed is dipped in an etchant reacting with aluminum. Then, the upper electrode bus layer 48 is etched as shown in FIG. 3I using the overhang insulating layer 50 as a mask. Here, the upper electrode bus layer 48 is further etched inwardly than the stepped portion of the overhang insulating layer 50 forming the sidewall of the field emission hole 52a. Therefore, the stepped portion of the overhang insulating layer 50 protrudes more than the etching surface of the upper electrode bus layer 48 so that the upper electrode bus layer 48 and the field emission hole 52a are overhanged in the field emission hole 52a. It has a structure 52b.
오버행 구조로 오버행 절연층(50)과 상부전극버스층(48)이 식각된 유리기판(32)은 텅스텐에 반응하는 식각액에 딥핑된다. 그러면 오버행 절연층(50)을 마스크로 하여 도 3j와 같이 상부전극패드층(46)이 식각되어 전계방출공(52a)에 터널 절연막(44)이 노출된다.The glass substrate 32 in which the overhang insulating layer 50 and the upper electrode bus layer 48 are etched with the overhang structure is dipped in an etchant reacting with tungsten. Then, the upper electrode pad layer 46 is etched using the overhang insulating layer 50 as a mask to expose the tunnel insulating film 44 in the field emission hole 52a.
터널링 절연막(44)이 노출된 유리기판(32) 상에는 도 3k와 같이 금(Au), 백금(Pt), 이리듐(Ir) 중 어느 하나의 금속을 증착하여 상부전극(54a, 54b)을 형성한다.The upper electrodes 54a and 54b are formed by depositing any one of gold (Au), platinum (Pt), and iridium (Ir) on the glass substrate 32 on which the tunneling insulating film 44 is exposed, as shown in FIG. 3K. .
이렇게 박막형 전계 방출 소자를 만들기 위해서는 여러번의 증착공정과 에칭공정이 필요하며 특히, 터널 절연막(44)이 반복되는 증착공정과 에칭공정에 의해 오염되거나 플라즈마에 노출되어 취약한 구조를 가질 수 있는 문제점이 있다. 터널 절연막(44)은 박막형 전계 방출 소자의 내부를 진공으로 유지하기 위한 실링 공정에서 410℃ 이상의 고온에 노출되어 절연막 표면이 열화된다. 이에 따라, 터널 절연막(44)의 손상이 더욱 심각하게 되어 터널 절연막(44)의 전기적 특성이 저하된다. 이렇게 열화된 터널 절연막(44)은 박막형 전계 방출 소자의 전기적 안정성과 수명 감소에 심각한 영향을 초래한다.In order to make the thin film type field emission device, a plurality of deposition processes and etching processes are required. In particular, the tunnel insulation layer 44 may have a weak structure due to contamination or exposure to plasma by repeated deposition processes and etching processes. . The tunnel insulating film 44 is exposed to a high temperature of 410 ° C. or higher in the sealing process for maintaining the inside of the thin film type field emission device in a vacuum, thereby deteriorating the insulating film surface. As a result, damage to the tunnel insulating film 44 becomes more serious, and electrical characteristics of the tunnel insulating film 44 are lowered. The tunnel insulation film 44 deteriorated in this way has a serious effect on the electrical stability and the reduction of life of the thin film type field emission device.
따라서, 본 발명의 목적은 터널 절연막의 손상을 방지할 수 있는 박막형 전계 방출 소자의 제조방법을 제공함에 있다.Accordingly, it is an object of the present invention to provide a method for manufacturing a thin film type field emission device which can prevent damage to a tunnel insulating film.
도 1은 종래의 스핀트 타입의 전계 방출 표시장치의 동작원리를 나타내는 개략적인 종단면도.1 is a schematic longitudinal cross-sectional view showing the operation principle of a conventional spin type field emission display.
도 2a 내지 도 2f는 도 1에 도시된 스핀트 타입의 전계 방출 소자의 제조 방법을 나타내는 단면도.2A to 2F are cross-sectional views illustrating a method of manufacturing the spin type field emission device shown in FIG. 1.
도 3a 내지 도 3k는 종래의 박막형 전계 방출 소자의 제조방법을 나타내는 단면도.3A to 3K are cross-sectional views illustrating a method of manufacturing a conventional thin film type field emission device.
도 4는 양극산화법을 나타내는 단면도.4 is a cross-sectional view showing the anodization method.
도 5a 내지 도 5j는 본 발명의 실시 예에 따른 전계 방출 소자의 제조방법를 나타내는 단면도.5A through 5J are cross-sectional views illustrating a method of manufacturing a field emission device according to an exemplary embodiment of the present invention.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
2,32,72 : 기판 4,34,74 : 캐소드전극2,32,72 substrate 4,34,74 cathode electrode
6,42,82 : 절연층 8 : 게이트전극6,42,82: insulating layer 8: gate electrode
36,76 : 포토레지스트패턴 44,84,94 : 터널 절연막36,76 photoresist pattern 44,84,94 tunnel insulating film
46,86 : 상부전극패드층 48,88 : 터널 절연막46,86: upper electrode pad layer 48,88: tunnel insulating film
48,88 : 상부전극버스층 50,90 : 오버행 절연층48,88: upper electrode bus layer 50,90: overhang insulating layer
54,96 : 상부전극54,96: upper electrode
상기 목적을 달성하기 위하여, 본 발명에 따른 박막형 전계 방출 소자의 제조방법은 기판 상에 캐소드전극을 형성하는 단계와, 캐소드전극 양측 상에 절연층을 형성하는 단계와, 캐소드전극의 중앙 상에 제1 터널 절연막을 형성하는 단계와, 절연층과 제1 터널 절연막 상에 상부전극패드층과 상부전극버스층을 연속 증착한 후 포토리쏘그래피 방법으로 패터닝하는 단계와, 상부전극패드층과 상부전극버스층 상에 오버행 절연층을 형성한 후 패터닝하여 전계방출공을 형성하는 단계와, 전계방출공을 통해 노출된 제1 터널 절연막을 제거하는 단계와, 상기 제거된 제1 터널 절연막 영역에서 상기 캐소드전극을 양극산화시켜 제2 터널 절연막을 형성하는 단계를 포함한다.In order to achieve the above object, a method of manufacturing a thin film type field emission device according to the present invention comprises the steps of forming a cathode electrode on a substrate, forming an insulating layer on both sides of the cathode electrode, Forming a tunnel insulating film, depositing an upper electrode pad layer and an upper electrode bus layer on the insulating layer and the first tunnel insulating film, and then patterning the same by photolithography; and forming the upper electrode pad layer and the upper electrode bus. Forming an overhang insulating layer on the layer and then patterning to form a field emission hole, removing the first tunnel insulating layer exposed through the field emission hole, and removing the cathode electrode from the removed first tunnel insulating layer region And anodizing to form a second tunnel insulating film.
상기 목적들 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and advantages of the present invention in addition to the above objects will be apparent from the description of the embodiments with reference to the accompanying drawings.
이하, 본 발명의 실시 예를 첨부한 도 5a 내지 도 5j를 참조하여 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to FIGS. 5A to 5J.
도 5a 내지 도 5j에서와 같이 본 발명의 실시 예에 따른 박막형 전계 방출 소자의 제조방법은 취약한 구조를 가지는 제1 터널 절연막을 제거하고 제2 터널 절연막을 형성하는 것을 특징으로 한다.5A to 5J, the method of manufacturing the thin film type field emission device according to the exemplary embodiment of the present invention is characterized by removing the first tunnel insulating film having the weak structure and forming the second tunnel insulating film.
도 5a를 참조하면, 본 발명에 따른 박막형 전계 방출 소자의 제조방법은 유리기판(72) 상에 알루미늄(Al)을 전면 증착한 후, 습식식각방법으로 알루미늄(Al)을 패터닝하여 캐소드전극(74)을 형성한다. 이때, 캐소드전극(74)의 두께는 3000 ~ 5000Å 정도가 된다.Referring to FIG. 5A, in the method of manufacturing the thin film type field emission device according to the present invention, after depositing aluminum (Al) on the glass substrate 72, the aluminum electrode is patterned by a wet etching method to form a cathode electrode 74. ). At this time, the thickness of the cathode electrode 74 is about 3000 ~ 5000Å.
이렇게 형성된 캐소드전극(74)의 중앙부 상에는 도 5b와 같이 포토레지스트패턴(76)을 형성하고, 양극산화법을 이용하여 포토레지스트 패턴(76)을 제외한 캐소드전극(74) 상에 도 5c에 도시된 바와 같이 절연층(82)을 형성한다. 이때, 절연층(82)은 캐소드전극(74)의 금속이 산화되어 형성되므로 알루미나(Al2O3)가 된다. 절연층(82)의 두께는 양극산화시 인가되는 전압의 크기에 의해 결정된다. 즉, 인가되는 전압이 크면 클수록 산화되는 알루미늄(Al)이 많아지므로 절연층(82)의 두께가 두꺼워지며, 반대로 인가되는 전압이 작을수록 절연층(82)의 두께는 얇아지게 된다. 통상적으로 100V의 전압이 인가될 때 절연층(82)은 약 1000Å 정도의 절연막이 형성된다.The photoresist pattern 76 is formed on the center portion of the cathode electrode 74 thus formed, as shown in FIG. 5B, and the cathode electrode 74 is removed on the cathode electrode 74 except for the photoresist pattern 76 by using an anodization method. Similarly, the insulating layer 82 is formed. In this case, since the metal of the cathode electrode 74 is oxidized, the insulating layer 82 becomes alumina (Al 2 O 3 ). The thickness of the insulating layer 82 is determined by the magnitude of the voltage applied during anodization. That is, the greater the voltage applied, the more aluminum (Al) is oxidized, so the thickness of the insulating layer 82 becomes thicker. On the contrary, the smaller the voltage applied, the thinner the insulating layer 82 becomes thinner. Typically, when a voltage of 100 V is applied, the insulating layer 82 is formed with an insulating film of about 1000 kV.
이어서, 도 5d와 같이 포토레지스트패턴(76)을 제거한 후에 양극산화법을 이용하여 제1 터널 절연막(84)을 형성한다. 종래의 박막형 전계 방출 소자의 제조방법에서 제1 터널 절연막(84)은 약 100Å 정도의 두께를 가지도록 양극산화막을 형성하였으나, 본 발명에서는 종래의 터널 절연막의 두께보다 작은 20 ~ 60Å의 두께로 형성된다.Subsequently, after the photoresist pattern 76 is removed as shown in FIG. 5D, the first tunnel insulating layer 84 is formed using an anodization method. In the conventional method of manufacturing a thin film type field emission device, the first tunnel insulating film 84 is formed to have a thickness of about 100 GPa, but in the present invention, the first tunnel insulating film 84 is formed to a thickness of 20 to 60 GPa smaller than that of the conventional tunnel insulating film. do.
이후, 도 5e에 도시된 바와 같이 절연층(82)과 제1 터널 절연막(84)을 덮도록 상부전극패드층(86)과 상부전극버스층(88)을 연속 증착한 후, 포토리쏘그래피 방법으로 패터닝된다. 상부전극패드층(86)은 100 ~ 500Å 정도의 두께를 가지는 텅스텐(W)으로 형성되며, 상부전극버스층(88)은 3000 ~ 5000Å 정도 두께의 알루미늄(Al)으로 형성된다. 이때, 상부전극패드층(86)은 상부전극버스층(88)과 상부전극(96a, 96b)을 전기적으로 연결하는 역할을 한다.Thereafter, as shown in FIG. 5E, the upper electrode pad layer 86 and the upper electrode bus layer 88 are continuously deposited to cover the insulating layer 82 and the first tunnel insulating layer 84, and then a photolithography method. Is patterned as: The upper electrode pad layer 86 is formed of tungsten (W) having a thickness of about 100 to 500 mW, and the upper electrode bus layer 88 is formed of aluminum (Al) having a thickness of about 3000 to 5000 mW. At this time, the upper electrode pad layer 86 serves to electrically connect the upper electrode bus layer 88 and the upper electrodes 96a and 96b.
도 5f와 같이 패터닝된 상부전극패드층(86)과 상부전극버스층(88) 상에 오버행(overhang) 절연층(90)을 형성한다. 여기서, 오버행 절연층(50)은 3000 ~ 5000Å 정도 두께의 SiNx, SiOx으로 형성된다.An overhang insulating layer 90 is formed on the upper electrode pad layer 86 and the upper electrode bus layer 88 patterned as shown in FIG. 5F. Here, the overhang insulating layer 50 is formed of SiNx, SiOx having a thickness of about 3000 to 5000 GPa.
이어서, 도 5g와 같이 포토리쏘그래피 방법을 이용하여 제1 터널 절연막(84)과 대응되는 영역의 오버행 절연층(90)을 패터닝한다. 그 결과, 오버행절연층(90) 상에는 제1 터널 절연막(84)과 수직으로 대향하는 전계방출공(92a)이 형성된다. 전계방출공(92a)이 형성된 유리기판(72)은 알루미늄에 반응하는 식각액에 딥핑한다. 그러면 오버행 절연층(90)을 마스크로 하여 상부전극버스층(88)이 패터닝된다. 여기서, 상부전극버스층(88)은 전계방출공(92a)의 측벽을 이루는 오버행 절연층(90)의 단턱부보다 안쪽으로 더 식각된다. 따라서, 오버행 절연층(90)의 단턱부가 상부전극버스층(88)의 식각면보다 더 돌출되어 전계방출공(92a)에서 상부전극버스층(88)과 전계방출공(92a)은 오버행(Overhang) 구조(92b)를 가지게 된다.Next, as shown in FIG. 5G, the overhang insulating layer 90 in the region corresponding to the first tunnel insulating layer 84 is patterned by using a photolithography method. As a result, the field emission holes 92a perpendicular to the first tunnel insulating film 84 are formed on the overhang insulating layer 90. The glass substrate 72 in which the field emission holes 92a are formed is dipped in an etchant reacting with aluminum. Then, the upper electrode bus layer 88 is patterned using the overhang insulating layer 90 as a mask. Here, the upper electrode bus layer 88 is further etched inwardly than the stepped portion of the overhang insulating layer 90 forming the sidewall of the field emission hole 92a. Therefore, the stepped portion of the overhang insulating layer 90 protrudes more than the etching surface of the upper electrode bus layer 88 so that the upper electrode bus layer 88 and the field emission hole 92a are overhanged in the field emission hole 92a. It has a structure 92b.
오버행 구조로 오버행 절연층(90)과 상부전극버스층(88)이 식각된 유리기판(72)은 텅스텐에 반응하는 식각액에 딥핑된다. 그러면 오버행 절연층(90)을 마스크로 하여 도 5h와 같이 상부전극패드층(86)이 식각되어 전계방출공(92a)에 제1 터널 절연막(84)이 노출된다. 노출된 제1 터널 절연막(84)을 전기화학적으로 에칭하여 제1 터널 절연막(84)을 제거한다. 제1 터널 절연막(84)을 에칭하면서 캐소드전극(74)의 표면이 외부로 노출되는데, 에칭공정으로 인하여 캐소드전극(74)의 표면이 거칠어진다. 이 캐소드전극(74)의 거칠어진 표면을 전해연마법을 이용하여 평탄화시킨다. 예컨대, 전해액이 담긴 용기 내에 캐소드전극(74)을 양극으로 하고, 스틸, 구리(Cu), 백금(Pt). 탄소(C) 중 어느 하나의 물질을 음극으로 하여 전계를 인가시켜 노출된 캐소드전극(74)의 표면을 평탄하게 한다.The glass substrate 72 in which the overhang insulating layer 90 and the upper electrode bus layer 88 are etched with the overhang structure is dipped in an etchant reacting with tungsten. Then, the upper electrode pad layer 86 is etched using the overhang insulating layer 90 as a mask to expose the first tunnel insulating layer 84 to the field emission hole 92a. The exposed first tunnel insulating layer 84 is electrochemically etched to remove the first tunnel insulating layer 84. While the surface of the cathode electrode 74 is exposed to the outside while the first tunnel insulating layer 84 is etched, the surface of the cathode electrode 74 is roughened due to the etching process. The roughened surface of the cathode electrode 74 is planarized by electrolytic polishing. For example, the cathode 74 is used as an anode in a container containing an electrolyte, and steel, copper (Cu), and platinum (Pt). The surface of the exposed cathode electrode 74 is made flat by applying an electric field using any material of carbon (C) as a cathode.
이렇게 제1 터널 절연막(84)이 제거된 노출된 캐소드전극(74)의 표면을 양극산화시켜 캐소드전극(74) 상에 제2 터널 절연막(94)을 형성한다.In this way, the surface of the exposed cathode electrode 74 from which the first tunnel insulation layer 84 is removed is anodized to form a second tunnel insulation layer 94 on the cathode electrode 74.
이후, 도 5j와 같이 금(Au), 백금(Pt), 이리듐(Ir) 중 어느 하나의 금속을 증착하여 상부전극(96a, 96b)을 형성한다.Thereafter, as shown in FIG. 5J, any one of gold (Au), platinum (Pt), and iridium (Ir) is deposited to form upper electrodes 96a and 96b.
상술한 바와 같이, 본 발명의 박막형 전계 방출 소자의 제조방법에서 전계 방출부인 터널 절연막 형성시 상부전극을 형성하기 전에 형성된 제1 터널 절연막을 완전히 제거한 후 노출된 캐소드전극의 표면을 양극산화시켜 새로운 터널 절연막을 형성시킨다. 이에 따라, 본 발명에 따른 박막형 전계 방출 소자의 제조방법은 증착 또는 에칭공정에 의해 제1 터널 절연막이 손상되는 것을 방지할 수 있다. 제1 터널 절연막을 제거함으로써 제1 터널 절연막 형성후 후공정에 의한 절연막의 손상에 대한 여유도가 커지게 되어 후공정에 의한 터널 절연막의 전하 손상이 적고, 오버에칭 등 공정 선택이나 공정조건에 대한 여유가 커지는 장점이 있다. 나아가, 본 발명에 따른 박막형 전계 방출 소자의 제조방법은 새로운 제2 터널 절연막을 형성시킴으로써 캐소드전극의 표면 요철을 전해연마법을 사용하여 평탄화시킴으로써 전기적 특성의 저하를 감소시켜 안정된 전계 방출 특성을 가질 수 있다.As described above, in the method of manufacturing the thin film type field emission device according to the present invention, a new tunnel is formed by completely anodizing the surface of the exposed cathode electrode after completely removing the first tunnel insulating film formed before forming the upper electrode when forming the tunnel insulating film as the field emission part. An insulating film is formed. Accordingly, the method of manufacturing the thin film type field emission device according to the present invention can prevent the first tunnel insulating film from being damaged by the deposition or etching process. By removing the first tunnel insulating film, the margin of damage to the insulating film is increased by the post-process after the first tunnel insulating film is formed, thereby reducing the charge damage of the tunnel insulating film by the post-process. There is a merit of being large. Furthermore, the method of manufacturing the thin film type field emission device according to the present invention may have a stable field emission characteristic by reducing the deterioration of the electrical characteristics by forming a new second tunnel insulating film to planarize the surface irregularities of the cathode electrode using electropolishing. have.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0002212A KR100448479B1 (en) | 2002-01-15 | 2002-01-15 | Method Of Fabricating Field Emission Device in Thin Film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0002212A KR100448479B1 (en) | 2002-01-15 | 2002-01-15 | Method Of Fabricating Field Emission Device in Thin Film |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030061577A KR20030061577A (en) | 2003-07-22 |
| KR100448479B1 true KR100448479B1 (en) | 2004-09-13 |
Family
ID=32218054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0002212A KR100448479B1 (en) | 2002-01-15 | 2002-01-15 | Method Of Fabricating Field Emission Device in Thin Film |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100448479B1 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04133235A (en) * | 1990-09-25 | 1992-05-07 | Canon Inc | Mim type electron emitting element and its manufacture |
| US6146230A (en) * | 1998-09-24 | 2000-11-14 | Samsung Display Devices Co., Ltd. | Composition for electron emitter of field emission display and method for producing electron emitter using the same |
| KR20010046861A (en) * | 1999-11-16 | 2001-06-15 | 구자홍 | Emitter structure of field emmission device and fabricating method thereof |
| KR20020080506A (en) * | 2001-04-11 | 2002-10-26 | 엘지전자 주식회사 | Field emission display |
-
2002
- 2002-01-15 KR KR10-2002-0002212A patent/KR100448479B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04133235A (en) * | 1990-09-25 | 1992-05-07 | Canon Inc | Mim type electron emitting element and its manufacture |
| US6146230A (en) * | 1998-09-24 | 2000-11-14 | Samsung Display Devices Co., Ltd. | Composition for electron emitter of field emission display and method for producing electron emitter using the same |
| KR20010046861A (en) * | 1999-11-16 | 2001-06-15 | 구자홍 | Emitter structure of field emmission device and fabricating method thereof |
| KR20020080506A (en) * | 2001-04-11 | 2002-10-26 | 엘지전자 주식회사 | Field emission display |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030061577A (en) | 2003-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5663608A (en) | Field emission display devices, and field emisssion electron beam source and isolation structure components therefor | |
| US5614353A (en) | Methods for fabricating flat panel display systems and components | |
| JP4741764B2 (en) | Electron emitter | |
| US6204597B1 (en) | Field emission device having dielectric focusing layers | |
| US6933664B2 (en) | Electron emitting device, electron source, and image forming apparatus | |
| US5766446A (en) | Electrochemical removal of material, particularly excess emitter material in electron-emitting device | |
| US5656525A (en) | Method of manufacturing high aspect-ratio field emitters for flat panel displays | |
| US5378182A (en) | Self-aligned process for gated field emitters | |
| KR100243990B1 (en) | Field emission cathode and method for manufacturing the same | |
| JP2002093307A (en) | Electron emission device and manufacturing method of the same, electron source and image forming apparatus | |
| JP3033179B2 (en) | Field emission type emitter and method of manufacturing the same | |
| KR100448479B1 (en) | Method Of Fabricating Field Emission Device in Thin Film | |
| US6777169B2 (en) | Method of forming emitter tips for use in a field emission display | |
| JP4810010B2 (en) | Electron emitter | |
| US6400068B1 (en) | Field emission device having an emitter-enhancing electrode | |
| JP2000243247A (en) | Manufacture of electron emission element | |
| KR100317361B1 (en) | Emitter structure of field emmission device and fabricating method thereof | |
| JP2003016913A (en) | Electron emitting element, electron source, image forming device and manufacturing method of electron emitting element | |
| JP2003016907A (en) | Electron emitting element, electron source, image forming device and manufacturing method of electron emitting element | |
| KR100467074B1 (en) | Method of Fabricating Field Emission Device | |
| JP2003016918A (en) | Electron emitting element, electron source, and image forming device | |
| KR100452693B1 (en) | Method Of Fabricating Field Emission Device | |
| KR100400374B1 (en) | Method Of Fabricating Field Emission Device and Field Emission Display Using The Same | |
| JPH04284325A (en) | Electric field emission type cathode device | |
| JP4206480B2 (en) | Field emission electron source |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |