KR100386954B1 - 유리와 실리콘 기판의 저온 직접접합방법 - Google Patents

유리와 실리콘 기판의 저온 직접접합방법 Download PDF

Info

Publication number
KR100386954B1
KR100386954B1 KR10-2000-0068485A KR20000068485A KR100386954B1 KR 100386954 B1 KR100386954 B1 KR 100386954B1 KR 20000068485 A KR20000068485 A KR 20000068485A KR 100386954 B1 KR100386954 B1 KR 100386954B1
Authority
KR
South Korea
Prior art keywords
glass
silicon
washing
direct bonding
silicon substrate
Prior art date
Application number
KR10-2000-0068485A
Other languages
English (en)
Other versions
KR20020038324A (ko
Inventor
주영창
민홍석
송오성
Original Assignee
주영창
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주영창 filed Critical 주영창
Priority to KR10-2000-0068485A priority Critical patent/KR100386954B1/ko
Publication of KR20020038324A publication Critical patent/KR20020038324A/ko
Application granted granted Critical
Publication of KR100386954B1 publication Critical patent/KR100386954B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185Joining of semiconductor bodies for junction formation
    • H01L21/187Joining of semiconductor bodies for junction formation by direct bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02043Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052Wet cleaning only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Joining Of Glass To Other Materials (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

본 발명은 웨이퍼 세척과 저온 열처리를 이용한 유리와 단결정 실리콘 기판의 저온 직접접합방법에 관한 것으로서, 거울면을 가진 유리와 단결정 실리콘을 1차 세정용액으로 세정한 후 초순수로 세척하여 건조시키는 단계와, 상기의 1차 세정한 유리와 실리콘을 2차 세정용액으로 세정한 후 초순수로 세척하여 건조시키는 단계와, 상기의 2차 세정한 유리의 거울면 전면과 실리콘을 클래스 100 이상의 클린룸에서 직접접합하는 단계와, 상기의 접합된 유리와 실리콘 기판을 열처리하는 단계로 구성되는 유리와 실리콘 기판의 저온 직접접합방법을 제공함으로써, 여러 이종재료의 접합에 응용할 수 있을 뿐만 아니라, SOI를 기반한 ULSI 소자로의 적용, Display에서의 FPD 응용, 그리고 MEMS 개발과 같은 여러 영역에서 유용하게 사용될 수 있다.

Description

유리와 실리콘 기판의 저온 직접접합방법{Low Temperature Direct Bonding Method of Glass Substrate and Silicon Wafer}
본 발명은 유리와 실리콘 기판의 저온 직접접합방법에 관한 것으로써, 특히 웨이퍼 세척과 저온 열처리를 이용한 유리와 단결정 실리콘 기판의 저온 직접접합방법에 관한 것이다.
마이크로 장치(Micro Devices) 연구가 고집적화와 고효율성의 흐름으로 급속히 발전해감에 따라 웨이퍼의 특성 향상 문제가 대두되었다. ULSI(Ultra Large Scale Integrated) CMOS(Complementary Metal Oxide Semiconductor) 및 FPD(Flat Panel Display)의 LCD(Liquid Crystal Display) 등의 분야에서 특히 많은 연구가 진행되었으며, 웨이퍼 접합을 통한 SOI(Silicon-On-Insulator) 웨이퍼나 유리(Glass)와 단결정 실리콘(Single crystal silicon)의 접합이 이에 해당된다.
최근에 다결정 실리콘(Poly-crystal Silicon)을 이용한 LCD 시장이 차츰 고해상도의 단결정 실리콘 방식으로 전환되어 가고 있으며 이에 따른 유리와 단결정 실리콘의 접합에 대한 연구가 진행되고 있다. 또한, MEMS(Micro-electro -mechanical-systems)의 3-D 집적기술 등에 있어서 이종재료 접합에 대한 관심이 증대되고 있는 추세이다.
현재까지 단결정 실리콘과 유리의 접합방식은 주로 양극접합(Anodic Bonding)방법을 사용하여 왔다. 양극접합방법은 실리콘과 알칼리 유리와의 가열 및 고압에 의한 전하 이동 현상을 이용하여 계면에서의 전하 결합을 통해 접합하는 기술로서 450℃에서 가열 처리를 한다.
구체적인 예로 일본공개특허 제 JP4072679A2호는 유리와 실리콘과의 양극접합방법에 관한 것으로 접합과정 중에 실리콘 웨이퍼와 유리의 표면상태를 확인하기 위해서 광학장치를 사용하여 확인하는 방법에 관하여 개시되어 있다.
그러나 상기한 양극접합방법은 가열 및 고압에 따른 공정 비용이 높고 유리의 금속이온이 실리콘층으로 이동됨에 따른 고전압이라는 비효율적 측면과 이온성물질을 포함한 유리로 인한 실리콘층의 품질 저하 문제가 응용의 한계를 가져오고 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로써, 본 발명의 목적은 종래의 양극접합에 작용되는 고전압 및 과부하등의 문제가 없는 웨이퍼직접접합(Wafer Direct Bonding ; WDB)방법을 유리와 실리콘의 접합에 최적화하여 고품질의 LCD용 기판을 제작할 수 있는 기술을 개발할 뿐만 아니라, MEMS 분야에서의 새로운 이종재료 접합 방법, 즉 SPM 세정 및 이에 연속되는 RCA 세정공정을 갖는 새로운 이종재료 접합방법으로써 유리와 실리콘 기판의 저온 직접접합방법을 제공하는 것이다.
도 1는 세척 종류에 따른 유리-실리콘 상온 직접접합상태를 비교한 사진.
도 2는 세정용액에 의한 유리 기판의 단계별 계면 변화반응을 나타내는 모식도.
도 3에 세정용액의 종류에 대한 유리 표면 거칠기 정도를 나타내는 그래프.
도 4은 열처리 온도 및 유지시간에 따른 접합강도를 나타낸 그래프.
도 5은 열처리 공정에 따른 접합률을 비교한 사진.
도 6는 크랙오픈법을 나타내는 사진.
도 7는 유리와실리콘 기판의 직접접합공정 단계별에 따른 계면 변화반응을 나타내는 모식도.
상기한 목적을 달성하기 위해 본 발명은 거울면을 가진 유리와 단결정 실리콘을 1차 세정용액으로 세정한 후 초순수로 세척하여 건조시키는 단계와, 상기의 1차 세정한 유리와 실리콘을 2차 세정용액으로 세정한 후 초순수로 세척하여 건조시키는 단계와, 상기의 2차 세정한 유리의 거울면 전면과 실리콘을 클래스 100 이상의 클린룸에서 직접접합하는 단계와, 상기의 접합된 유리와 실리콘 기판을 열처리하는 단계를 포함하여 이루어짐을 특징으로 하는 유리와 실리콘 기판의 저온 직접접합방법을 제공하는 것이다.
웨이퍼직접접합방법(WDB)은 이미 ULSI의 SOI나 MEMS 분야에서 널리 사용하고 있는 접합 방법이다. WDB 방법은 Class 10 Clean room에서 웨이퍼 세척을 하면 물질의 종류에 관계없이 계면의 반데르발스힘에 의한 기판 접합이 이루어진다는 원리를 이용한 방법으로 실제 응용할 수 있는 접합 강도를 얻기 위해서는 열처리에 의한 공유결합 형성 과정이 추가되어야 한다. 특히, 열처리 방법이 계면에 남아 있는 기포 등의 결함을 없애는 변수로 작용하기 때문에 어떠한 원리로 열처리 하느냐가 접합 강도를 결정하는 중요한 요소이다.
본 발명은 WDB 방법을 이종재료인 유리와 실리콘의 접합에 응용한 것으로 웨이퍼 세척방법에서 유리계면의 이온적 경향을 최소화하기 위하여 단계별 혼합 세정방법을 적용하였고, 유리와 실리콘과의 열팽창계수 차이를 고려해서 최소의 열변형력(Thermal Stress)을 나타내는 온도 범위에서 열처리함으로써 유리와 실리콘의 접합을 최적화하였다.
이하, 본 발명의 유리와 실리콘 기판의 저온 직접접합방법을 단계별로 상세히 살펴보고자 한다.
첫 번째 단계는 거울면을 가진 유리와 단결정 실리콘을 1차 세정용액으로 세정한 후 초순수로 세척하여 건조시키는 단계로서, 황산과 과산화수소수가 4:1의 비율로 혼합된 120℃의 SPM(Sulfuric-Perooxide-Mixture) 세정용액으로 10분간 세정한 후 초순수로 세척 및 건조한다. 이 단계에서는 반응식 1에 의하여 유기물, 금속등의 불순물이 제거되며 다량의 수소이온(H+)의 작용에 의해 1차 표면 친수화가(Hydrophilization) 형성된다. 황산이온이 잔존해 있기 때문에 직접 접합하기에 적합하지 않은 상태이다.
두 번째 단계는 1차 세정한 유리와 실리콘을 2차 세정용액으로 세정한 후 초순수로 세척하여 건조시키는 단계로서 암모니아와 과산화수소수 및 물이 1:1:5의 비율로 혼합된 80℃의 RCA(Trademark) 세정용액을 사용하여 20분간 세정한 후 초순수로 세척 및 건조한다. 이 단계에서는 반응식 2에 의하여 유기물, 금속 및 입자등의 불순물이 제거되며 다량의 수산화이온(OH-) 작용에 의한 2차 표면 친수화(Hydrophilization)가 형성된다. 첫 번째 단계에서 잔존한 황산이온 잔유물이 암모니아이온에 의해 제거됨으로써 세척 효과가 극대화된다. 이 때, RCA에 의한 표면 거칠기 영향은 잔존 황산이온의 제거 효과에 의해 완화된다.
도 1는 세정용액의 종류에 따른 500㎛ 4″7740 파이렉스 유리 웨이퍼와 525㎛ 4″(100) p-type Epi-실리콘 웨이퍼의 직접 접합 상태를 비교한 것으로, 도 1a는 유리기판과 실리콘 기판을 각각 RCA로 처리한 경우이고, 도 1b 유리기판은 RCA, 실리콘 기판은 SPM으로 처리한 경우이고, 도 1c는 유리기판은 SPM으로 처리한 후RCA로 처리하고 실리콘 기판은 SPM으로 처리한 경우이며, 도 1d는 유리기판과 실리콘 기판을 SPM으로 처리한 후 RCA로 처리한 경우이다. 도 1a, 도 1b의 경우와 같이단일 세정용액에 의한 처리한 웨이퍼의 경우는 접합률이 60% 미만으로 나타나는데 반해, 한쪽 웨이퍼만이라도 혼합 세정용액을 사용할 경우에는 도 1c와 같이 접합률이 향상되며, 특히, 양쪽 웨이퍼 모두 혼합 세정 처리한 도 1d의 경우는 거의 100%에 가까운 접합률을 나타내었다.
도 2에 세정용액에 의한 유리 기판의 단계별 계면 변화반응을 나타내었다. 도 2와 같이 각 단계별로 세정용액의 종류에 따른 웨이퍼 계면 반응이 서로 다르게 진행되어 가며, SPM 처리한 후 RCA 처리한 경우, 유리 기판의 세정 효과가 가장 효과적일 수 있다.
도 3에 세정용액의 종류에 대한 표면 거칠기 정도를 그래프로 나타내었다. 실제 측정에서도 SPM 처리한 후 RCA 처리한 경우가 가장 우수한 세정효과로 확인되었다.
세 번째 단계는 상기의 2차 세정한 유리의 거울면 전면과 실리콘을 상온의 대기중에서 직접접합하는 단계로서 클래스(Class) 100 이상의 클린룸(Clean room) 에서 수행하며, 하단에 세정한 유리 웨이퍼를 고정시키고, 상단에 수평영역(Flat zone)을 일치시킨 실리콘 웨이퍼를 충분한 압력으로 수직 균일하게 접합시켜서 상온 접합시킨다. 이때 가압 방향은 중앙으로부터 방사형으로 나타나도록 한다.
네 번째 단계는 상기의 접합된 유리와 실리콘 기판을 열처리하는 단계로서 열처리 온도와 유지시간을 공정 변수로 제어하여, 각 차이로부터 야기되는 접합 강도를 통하여 직접 접합 반응의 최적화 조건을 정립하였다. 도 4a에 열처리 온도에 따른 접합강도와 도 4b에 열처리 유지 시간에 따른 접합강도를 나타내었다. 도 4a과 도 4b의 결과로부터 400℃, 28시간에서 최대 접합강도를 얻을 수 있다. 접합강도는 크랙오픈법(Crack opening method)에 의한 표면에너지 산출로부터 측정되었다.
도 5은 승온 비율 2도/분 이하의 열처리 공정에 따른 접합률을 비교한 사진으로서 도 5a는 열처리 공정전의 상온 직접접합 상태를 나타내며, 도 5b는 열처리 공정후의 상온 직접접합 상태를 나타낸다. 도 4의 결과와 같이 승온 비율을 2도/분 이하로 할 경우 접합률을 증가시킨다는 사실을 확인할 수 있는데, 승온 비율이 높을 경우에는 열처리에 따른 이종재료간의 열팽창계수 차이로 인한 응력 발생으로 접합률 증가효과를 최대화시킬 수 없었다.
크랙오픈법은 도 6와 같은 방법으로 실시하는 것으로서, 도 6a는 크랙형성전의 경우이고, 도 6b는 크랙형성전의 경우이다. 열처리과정을 마친 웨이퍼쌍에 대하여 접합계면에 면도날로 크랙을 형성시켜서 이 때 나타난 크랙 성장 길이를 아래와 같은 수학식 1에 넣어 표면에너지를 구하는 방법이다.
gamma, {}gamma_1 ,{}gamma_2 : 계면에너지, t_1 ,{}t_2 : 기판의 두께, E_1 ,{}E_2 : Young's modulus,
t_b : 칼날의 두께, L_2 : Crack의 형성 길이
상기한 각 단계는 최대한 신속히 진행하여 공정 중간과정에서 유발될 수 있는 결함(Defects) 요인을 최소화한다. 또한, 열처리 공정을 제외한 모든 공정들을 청정도 Class 100이하에서 실시하여 공정 각각에 대한 신뢰성을 확보한다.
도 7에 유리와 실리콘 적접 접합의 각 단계에서의 유리와 실리콘의 계면 변화 반응을 나타내었다. 도 7와 같이 각 단계별로 웨이퍼 계면 반응이 서서히 진행되어 가며, 유리와 실리콘과 같은 이종재료 접합에서는 최적 열처리 조건의 경우 마지막 단계까지 반응할 수 있다.
상술한 바와 같이, 본 발명에 의해 종래의 양극접합이 갖는 공정 비효율성을 개선하고, 기판 특성을 안정적으로 보존할 수 있다. 또한 본 발명의 유리와 실리콘 기판의 직접 접합 방법을 여러 이종재료의 접합에 응용할 수 있을 뿐만 아니라, SOI를 기반한 ULSI 소자로의 적용, Display에서의 FPD 응용, 그리고 MEMS 개발과 같은 여러 영역에 폭넓게 응용할 수 있다.

Claims (4)

  1. 거울면을 가진 유리와 단결정 실리콘을 황산과 과산화수소수를 포함하는 SPM 세정용액으로 세정한 후 초순수로 세척하여 건조시키는 1차 세정단계와,
    상기 1차 세정단계에서 1차 세정된 유리와 실리콘을 암모니아와 과산화수소수를 포함하는 RCA 세정용액으로 세정한 후 초순수로 세척하여 건조시키는 2차 세정단계와,
    상기 2차 세정단계에서 세정된 유리의 거울면 전면과 실리콘을 건조된 상태로 유지한 채 클래스 100 이상의 무진실에서 직접접합하는 단계와,
    상기의 접합된 유리와 실리콘 기판을 열처리하는 단계를 포함하여 이루어짐을 특징으로 하는 유리와 실리콘 기판의 저온 직접접합방법.
  2. 제 1 항에 있어서,
    상기 1차 세정단계는 120℃의 황산과 과산화수소수가 4:1의 비율로 혼합된 SPM 세정용액을 사용하여 10분간 세정하는 하는 것을 특징으로 하는 유리와 실리콘 기판의 저온 직접접합방법.
  3. 제 1 항에 있어서,
    상기 2차 세정단계는 80℃의 암모니아와 과산화수소수 및 물이 1:1:5의 비율로 혼합된 RCA 세정용액을 사용하여 20분간 세정하는 하는 것을 특징으로 하는 유리와 실리콘 기판의 저온 직접접합방법.
  4. 제 1항에 있어서,
    열처리 단계는 승온 비율을 2도/분 이하로 하여 400℃에서 28시간 열처리하는 것을 특징으로 하는 유리와 실리콘 기판의 저온 직접접합방법.
KR10-2000-0068485A 2000-11-17 2000-11-17 유리와 실리콘 기판의 저온 직접접합방법 KR100386954B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0068485A KR100386954B1 (ko) 2000-11-17 2000-11-17 유리와 실리콘 기판의 저온 직접접합방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0068485A KR100386954B1 (ko) 2000-11-17 2000-11-17 유리와 실리콘 기판의 저온 직접접합방법

Publications (2)

Publication Number Publication Date
KR20020038324A KR20020038324A (ko) 2002-05-23
KR100386954B1 true KR100386954B1 (ko) 2003-06-09

Family

ID=19699701

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0068485A KR100386954B1 (ko) 2000-11-17 2000-11-17 유리와 실리콘 기판의 저온 직접접합방법

Country Status (1)

Country Link
KR (1) KR100386954B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020047206A1 (en) * 2018-08-29 2020-03-05 Invensas Bonding Technologies, Inc. Bond enhancement in microelectronics by trapping contaminants and arresting cracks during direct-bonding processes
US12051621B2 (en) 2016-12-28 2024-07-30 Adeia Semiconductor Bonding Technologies Inc. Microelectronic assembly from processed substrate
US12068278B2 (en) 2017-05-11 2024-08-20 Adeia Semiconductor Bonding Technologies Inc. Processed stacked dies

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100841376B1 (ko) 2007-06-12 2008-06-26 삼성에스디아이 주식회사 접합방법 및 그를 이용한 유기전계발광표시장치의 제조방법
KR100891384B1 (ko) 2007-06-14 2009-04-02 삼성모바일디스플레이주식회사 플렉서블 기판 접합 및 탈착장치
KR100889625B1 (ko) 2007-07-19 2009-03-20 삼성모바일디스플레이주식회사 접합방법 및 그를 이용한 유기전계발광표시장치의 제조방법
CN103700733B (zh) * 2014-01-16 2015-10-21 常州天合光能有限公司 太阳能电池的n型晶体硅衬底的清洗处理方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4883215A (en) * 1988-12-19 1989-11-28 Duke University Method for bubble-free bonding of silicon wafers
JPH06188166A (ja) * 1992-12-18 1994-07-08 Fuji Electric Co Ltd 静電接合方法
KR19980054434A (ko) * 1996-12-27 1998-09-25 박원훈 기판들간의 직접 접합방법
KR19990025164A (ko) * 1997-09-11 1999-04-06 박원훈 반도체 기판의 정전 열 접합방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4883215A (en) * 1988-12-19 1989-11-28 Duke University Method for bubble-free bonding of silicon wafers
JPH06188166A (ja) * 1992-12-18 1994-07-08 Fuji Electric Co Ltd 静電接合方法
KR19980054434A (ko) * 1996-12-27 1998-09-25 박원훈 기판들간의 직접 접합방법
KR19990025164A (ko) * 1997-09-11 1999-04-06 박원훈 반도체 기판의 정전 열 접합방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12051621B2 (en) 2016-12-28 2024-07-30 Adeia Semiconductor Bonding Technologies Inc. Microelectronic assembly from processed substrate
US12068278B2 (en) 2017-05-11 2024-08-20 Adeia Semiconductor Bonding Technologies Inc. Processed stacked dies
WO2020047206A1 (en) * 2018-08-29 2020-03-05 Invensas Bonding Technologies, Inc. Bond enhancement in microelectronics by trapping contaminants and arresting cracks during direct-bonding processes
CN112771656A (zh) * 2018-08-29 2021-05-07 伊文萨思粘合技术公司 通过在直接键合工艺期间捕获污染物并阻止裂纹来增强微电子结构中的键合
US11296044B2 (en) 2018-08-29 2022-04-05 Invensas Bonding Technologies, Inc. Bond enhancement structure in microelectronics for trapping contaminants during direct-bonding processes
US11967575B2 (en) 2018-08-29 2024-04-23 Adeia Semiconductor Bonding Technologies Inc. Bond enhancement structure in microelectronics for trapping contaminants during direct-bonding processes

Also Published As

Publication number Publication date
KR20020038324A (ko) 2002-05-23

Similar Documents

Publication Publication Date Title
US6645831B1 (en) Thermally stable crystalline defect-free germanium bonded to silicon and silicon dioxide
US8557679B2 (en) Oxygen plasma conversion process for preparing a surface for bonding
JP5976013B2 (ja) Soi構造体のデバイス層中の金属含有量の減少方法、およびこのような方法により製造されるsoi構造体
KR101453135B1 (ko) 직접 접합 방법에서의 질소-플라즈마 표면 처리
KR100972213B1 (ko) Soi 웨이퍼의 제조 방법 및 soi 웨이퍼
TW466642B (en) Process for fabricating semiconductor wafers with external gettering
US6526995B1 (en) Brushless multipass silicon wafer cleaning process for post chemical mechanical polishing using immersion
US20090061593A1 (en) Semiconductor Wafer Re-Use in an Exfoliation Process Using Heat Treatment
KR100386954B1 (ko) 유리와 실리콘 기판의 저온 직접접합방법
Dragoi et al. Adhesive wafer bonding for MEMS applications
US6660614B2 (en) Method for anodically bonding glass and semiconducting material together
JPH1092777A (ja) 半導体ウェハの製造方法
TW202245037A (zh) 矽晶圓的洗淨方法及附有自然氧化膜的矽晶圓的製造方法
Kalkowski et al. Direct bonding of glass substrates
Dragoi et al. Plasma activated wafer bonding of silicon: in situ and ex situ processes
Wei et al. Role of bonding temperature and voltage in silicon-to-glass anodic bonding
CN105164795A (zh) 具有耗尽层的玻璃和构造于其上的多晶硅tft
Plach et al. Plasma activation for low temperature wafer bonding
JP2738063B2 (ja) 接合シリコン基板の製造方法
KR100418241B1 (ko) 멤즈소자의 가역적 밀봉 패키지 방법
Dragoi et al. Plasma activated wafer bonding for MEMS
Plach et al. Silicon direct bonding
JP5364345B2 (ja) Soi基板の作製方法
CN112233967B (zh) 一种改善背面金属与衬底Si脱落异常的加工方法
JP2807614B2 (ja) Soiウェーハの作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130508

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140507

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee