KR100386820B1 - 반도체 시험 장치의 프로그램 실행 시스템 - Google Patents

반도체 시험 장치의 프로그램 실행 시스템 Download PDF

Info

Publication number
KR100386820B1
KR100386820B1 KR10-2001-0000297A KR20010000297A KR100386820B1 KR 100386820 B1 KR100386820 B1 KR 100386820B1 KR 20010000297 A KR20010000297 A KR 20010000297A KR 100386820 B1 KR100386820 B1 KR 100386820B1
Authority
KR
South Korea
Prior art keywords
program
test
statement
semiconductor
test apparatus
Prior art date
Application number
KR10-2001-0000297A
Other languages
English (en)
Other versions
KR20010070401A (ko
Inventor
야스요시 야마시다
Original Assignee
가부시키가이샤 아드반테스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 아드반테스트 filed Critical 가부시키가이샤 아드반테스트
Publication of KR20010070401A publication Critical patent/KR20010070401A/ko
Application granted granted Critical
Publication of KR100386820B1 publication Critical patent/KR100386820B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318307—Generation of test inputs, e.g. test vectors, patterns or sequences computer-aided, e.g. automatic test program generator [ATPG], program translations, test program debugging
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

본 발명에서, 디바이스 테스트 프로그램에는 범용 프로그래밍 언어로 기술된 제 1 스테이트먼트와, 반도체 시험 장치에 의존하는 범용성이 없는 프로그래밍 언어로 기술된 제 2 스테이트먼트가 포함되고, 각각의 스테이트먼트를 별개의 프로그램 실행부에서 실행하는 반도체 장치의 프로그램 실행 시스템이 개시되어 있다.

Description

반도체 시험 장치의 프로그램 실행 시스템{PROGRAM EXECUTION SYSTEM FOR SEMICONDUCTOR TESTING APPARATUS}
본 발명은 반도체 메모리 등의 반도체 디바이스에 대하여 각종 동작 시험을 행하는 반도체 시험 장치의 프로그램 실행 시스템에 관한 것이다.
종래부터, 각종 반도체 디바이스에 대하여 소정의 동작 시험을 행하는 반도체 시험 장치가 알려져있다. 예를 들어, 피측정 디바이스로서의 반도체 디바이스는 반도체 메모리, 논리 IC, 선형 IC 등이 있고, 각각의 반도체 디바이스에 적합한 반도체 시험 장치가 이용되고 있다. 이와 같은 각종 반도체 시험 장치는 이용자에 의해 작성된 소정의 디바이스 테스트 프로그램을 실행함으로써 소정의 기능 시험(펑션 시험)이나 직류 시험(DC 파라메트릭 시험) 등을 행하는 것이다. 이 디바이스 테스트 프로그램은 크게 나누면 테스터 제어 스테이트먼트, 데이터 처리 스테이트먼트, 알고리즘 스테이트먼트의 3개의 부분으로 구성되어 있다. 테스터 제어 스테이트먼트는 반도체 시험 장치의 하드웨어를 제어하기 위한 각종 명령, 예컨대 시험 조건을 설정하는 명령이나 시험을 실행하는 명령 등이 포함되어 있다. 또한, 데이터 처리 스테이트먼트는 반도체 시험 장치의 하드웨어와는 직접적으로 관계하지 않고, 반도체 시험에 의해 얻어진 결과 데이터를 처리하는 명령이 포함되어 있다. 알고리즘 스테이트먼트는 디바이스 테스트 프로그램 전체를 어떤 방식으로 움직이게 하는 가를 지시하는 명령이 포함된다.
그런데, 상술한 종래의 디바이스 테스트 프로그램은 반도체 시험 장치의 제조 회사가 개발한 독자적인 프로그램용 언어를 이용하여 기술하였다. 이와 같은 디바이스 테스트 프로그램은 컴파일 작업에 의해 중간 언어로서의 오브젝트가 생성되어 실행되지만, 이 실행시에 오브젝트의 각 스테이트먼트가 한 행씩 해석되기 때문에, 범용적인 C 언어 등을 이용한 경우에 비해서 실행 속도가 느려지는 문제가 있었다.
또한, 디바이스 테스트 프로그램의 작성자에게 있어서는 작성 작업에 숙달해도 디바이스 테스트 프로그램의 작성 이외의 용도에 도움이 되지 않고, 범용적인 프로그래밍 언어를 이용하여 프로그램 작성 능력을 습득할 수 없다는 문제점이 있다.
또한, 디바이스 테스트 프로그램의 알고리즘 스테이트먼트가 범용성이 없는 독자적인 프로그래밍 언어로서 기술됨으로써 C 언어 등의 범용 프로그래밍 언어로 프로그램의 변환을 행하는 것이 용이하지는 않고, 범용 프로그래밍 언어로의 이식성이 나빠지는 문제가 있었다.
또한, 디바이스 테스트 프로그램은 일반적으로는 용도가 한정된 프로그래밍 언어가 이용되고 있기 때문에, C 언어 등의 범용 프로그래밍 언어에 비하면, 사용할 수 있는 기능이 제한되는 경우가 많고, 예컨대, 구조체, 공용체가 준비되어 있지 않은 경우에는 구조화 프로그래밍 수법을 이용하는 것이 가능하지 않게 된다.
도 1은 일 실시 형태의 반도체 시험 장치의 전체 구성을 도시한 도면이다.
도 2는 디바이스 테스트 프로그램의 구체예를 도시한 도면이다.
※도면의 주요부분에 대한 부호의 설명※
10: 테스터 프로세서 11: 커널
12, 13: 프로그램 14: 실행용 에뮬레이터
15: IO 제어용 에뮬레이터 16: 테스터 버스 드라이버
17: 테스터 버스 20: 테스터 본체
21: 레지스터 22: 메모리
23: 시험 실행부 30: 테스트 헤드
32: 피측정 디바이스 100: 반도체 시험 장치
200: 워크스테이션
본 발명은 이러한 점을 감안하여 창작된 것으로서, 그 목적은 실행 속도의고속화가 가능하고, 범용 프로그래밍 언어의 습득에 도움이 되고, 프로그램의 이식성을 향상시킬 수 있는 반도체 시험 장치의 프로그램 실행 시스템을 제공하는데 있다.
본 발명의 반도체 시험 장치의 프로그램 실행 시스템에서는, 반도체 시험 장치에 의존하고 또한 범용성이 없는 프로그래밍 언어로 기술된 제 1 스테이트먼트와, 반도체 시험 장치에 의존하지 않고 또한 범용 프로그래밍 언어로 기술된 제 2 스테이트먼트가 디바이스 테스트 프로그램에 포함되고, 상술한 제 1 스테이트먼트를 제 1 프로그램 실행 수단에 의해 실행하고, 상술한 제 2 스테이트먼트를 제 2 프로그램 실행 수단에 의해 실행함으로써, 반도체 시험 장치를 이용하여 반도체 디바이스에 대한 각종 시험을 행한다. 디바이스 테스트 프로그램의 일부로서 반도체 시험 장치에 의존하지 않는 제 2 스테이트먼트에 대해서는 범용 프로그래밍 언어로 기술하는 것이 가능하기 때문에, 디바이스 테스트 프로그램을 범용 프로그래밍 언어로 변환하는 것이 용이해지고, 프로그램의 이식성을 향상시키는 것이 가능하다. 또한, 디바이스 테스트 프로그램의 작성 등에 숙달함으로써 범용 프로그래밍 언어를 이용한 프로그램 작성 능력을 습득할 수 있고, 범용성이 있는 지식의 숙달이나 기능 향상이 가능하게 된다. 또한, 일반적으로는 반도체 시험 장치에 의존한 반도체 시험 독자의 프로그래밍 언어로 기술된 스테이트먼트를 실행하는 경우의 속도보다도 C 언어 등의 범용 프로그래밍 언어로 기술된 스테이트먼트를 실행하는 경우의 속도쪽이 빠르기 때문에, 디바이스 테스트 프로그램 전체의 실행 속도를 빠르게 할 수 있다.
또한, 상술한 제 1 스테이트먼트에 반도체 시험 장치의 동작을 제어하는 명령을 포함하고, 제 2 스테이트먼트에 제 1 스테이트먼트를 실행한 결과 얻어진 데이터를 처리하는 명령 및 디바이스 테스트 프로그램 전체의 실행 순서를 규정하는 명령을 포함하는 것이 바람직하다. 반도체 시험 장치의 동작을 제어하는 명령을 범용 프로그래밍 언어를 이용하여 기술하면, 불필요하게 많고 긴 기술 내용이 되기 때문에, 이것을 범용성이 없는 프로그래밍 언어로 기술함으로써 디바이스 테스트 프로그램의 내용을 간소화하고, 알기 쉽게 하는 것이 가능하다. 또한, 이들 이외의 실행 순서를 나타내는 알고리즘을 기술한 부분이나 데이터 처리 내용을 기술한 부분에 대해서는 어떠한 프로그래밍 언어를 이용해도 기술할 수 있기 때문에, 이 부분을 범용 프로그래밍 언어로 기술함으로써 상술한 프로그램의 이식성 향상이나 범용성이 있는 지식의 습득 등이 가능하게 된다.
또한, 상술한 반도체 시험 장치에 있어서 반도체 디바이스에 대하여 각종 시험용 신호를 발생함과 동시에 반도체 디바이스로부터 시험용 신호에 응답하여 출력되는 출력 신호를 취득하는 시험 실행 수단을 구비하고, 제 1 프로그램 실행 수단으로 제 1 스테이트먼트를 실행했을 때 시험 실행 수단에 의한 시험용 신호 및 출력 신호의 입출력 동작을 실행하는 것이 바람직하다. 반도체 디바이스에 대하여 각종의 시험을 실시하기 위해서는 반도체 시험 장치와 피측정 디바이스로서의 반도체 디바이스의 사이에서 각종 신호를 입출력할 필요가 있고, 더욱이 이와 같은 신호의 입출력 동작은 반도체 시험 장치에 특유한 시험 실행 수단에 특별한 동작을 행하게 함으로써 가능하게 된다. 따라서, 이와 같은 특별한 동작을 행하게 하기위해서 범용성이 없는 프로그래밍 언어에 의한 독자적인 명령을 포함하는 제 1 스테이트먼트를 이용함으로써 효율 높은 디바이스 테스트 프로그램의 작성이 가능하게 된다.
또한, 상술한 반도체 시험 장치는 제 1 스테이트먼트로 구성되는 제 1 프로그램을 소정의 에뮬레이터에 의해 해석하여 실행함과 동시에 제 2 스테이트먼트로 구성되는 제 2 프로그램을 직접 실행하는 테스터 프로세서를 갖는 것이 바람직하다. 일반적으로 범용성이 없는 프로그래밍 언어로 기술된 제 1 프로그램을 소정의 에뮬레이터로서 선택하면서 실행하는 것보다도 범용 프로그래밍 언어로 기술된 제 1 프로그램을 직접 실행하는 쪽이 처리 속도가 빠르다. 이 때문에, 전체를 범용성이 없는 독자적인 프로그래밍 언어로 기술한 종래의 디바이스 테스트 프로그램을 이용하는 경우에 비해서 실행 속도를 빠르게 할 수 있다.
또한, 상술한 범용 프로그래밍 언어를 C 언어로 하는 것이 바람직하다. C 언어로 제 2 스테이트먼트를 기술한 경우에는 이것을 컴파일할 때에 직접적으로 어셈블러 언어로 변환할 수 있기 때문에, 제 2 스테이트먼트에 대응하는 디바이스 테스트 프로그램(오브젝트 프로그램)을 실행했을 때에 중간 언어를 개입시키기 않고, 즉, 중간 언어의 해석 등의 처리를 행할 필요 없이, 실행 속도를 빠르게 할 수 있다.
이하, 본 발명을 적용한 일 실시형태의 반도체 시험 장치에 대해서 도면을 참조하면서 설명한다.
도 1은 본 실시형태의 반도체 시험 장치의 전체 구성을 도시한 도면이다.동 도면에 도시한 반도체 시험 장치(100)는 테스터 프로세서(10), 테스터 본체(20), 테스트 헤드(30)를 포함하여 구성되어 있다. 이 반도체 시험 장치(100)는 테스트 헤드(30)를 이용해서 시험 대상이 되는 반도체 디바이스인 피측정 디바이스(32)에 대하여 소정의 시험을 실시할 수 있도록 구성되어 있다.
테스터 프로세서(10)는 테스터 본체(20)의 동작을 제어하기 위한 것이고, 커널(kernel; 11), 프로그램(12, 13), 실행용 에뮬레이터(14), IO 제어용 에뮬레이터(15), 테스터 버스 드라이버(16)를 포함하여 구성되어 있다. 한 쪽의 프로그램(12)은 범용 프로그래밍 언어인 C 언어로 기술되어 있다. 또한, 다른 쪽의 프로그램(13)은 이 반도체 시험용으로 개발된 범용성이 없는 독자적인 프로그래밍 언어로 기술되어 있다. 이들 2개의 프로그램(12, 13) 전체에 의해 피측정 디바이스(32)에 대하여 기능 시험이나 DC 파라메트릭 시험 등의 각종 시험을 실시하는 수순이나 내용을 규정하는 디바이스 테스트 프로그램이 구성되어 있다.
커널(11)은 프로그램(12), 실행용 에뮬레이터(14), IO 제어용 에뮬레이터(15) 각각을 실행하는 기능을 갖는 리얼타임 오퍼레이팅 시스템이다.
디바이스 테스트 프로그램에는 (1)테스트 제어부, (2)데이터 처리부, (3)알고리즘 기술부의 3개의 기능부가 포함되어 있다. 이중에서, 테스트 제어부 (1)는 반도체 시험 장치(100)의 하드웨어를 제어하는 명령을 포함한 스테이트먼트로 구성되어 있다. 데이터 처리부 (2)는 반도체 시험 장치(100)의 하드웨어와는 직접적인 관계는 없고, 시험 결과로서 취득한 각종 데이터를 처리하는 명령을 포함한 스테이트먼트로 구성되어 있다. 알고리즘 기술부 (3)는 디바이스 테스트 프로그램 전체를 어떻게 실행하는 가를 나타내는 명령을 포함한 스테이트먼트로 구성되어 있다.
C 언어로 기술된 한 쪽의 프로그램(12)은 디바이스 테스트 프로그램에 포함된 3개의 기능부중의 데이터 처리부와 알고리즘 기술부에 대응하고 있고, 커널(11)에 의해 직접 이 프로그램(12)이 실행되고, 각 스테이트먼트에 포함되는 각종 데이터 처리나 실행 순서의 제어가 행해진다.
또한, 범용성이 없는 프로그래밍 언어로 기술된 다른 쪽의 프로그램(13)은 디바이스 테스트 프로그램에 포함된 3개의 기능부 중의 테스터 제어부에 대응하고 있다.
실행용 에뮬레이터(14)는 프로그램(13)을 실행하기 위한 것이고, 프로그램(13)에 포함된 복수 행의 스테이트먼트를 1행씩 해석하여 실행한다. 예를 들어, 프로그램(13)은 소스 프로그램을 컴파일함으로써 얻어지는 중간 언어로서의 오브젝트이고, 이 오브젝트의 각 스테이트먼트는 실행용 에뮬레이터(14)에 의해 해석되어 실행된다.
IO 제어용 에뮬레이터(15)는 실행용 에뮬레이터(14)와 워크스테이션(200)과의 사이에서 데이터 등의 입출력 동작을 제어하는 입출력 명령을 해석하여 실행한다. 프로그램(13)에 포함되는 명령에는 워크스테이션(200)에 대하여 디스크 액세스나 키 입력 또는 디스플레이 표시를 행하기 위해 필요한 입출력 명령도 포함되고, IO 제어용 에뮬레이터(15)에 의해 이 입출력 명령을 실행함으로써 워크스테이션(200)에 대하여 동작 지시가 행해진다. 테스터 버스 드라이버(16)는 테스터 버스(17)를 개입한 각종 데이터의 송수신을 행하기 위한 것이고, 기능 시험이나 DC파라메트릭 시험 등에 필요한 각종 설정 데이터를 테스터 본체(20)에 보내거나, 테스터 본체(20)로부터 출력되는 시험 결과를 수취하는 제어를 행한다.
테스터 본체(20)는 테스터 프로세서(10)의 제어에 의해서 테스트 헤드(30)에 실장된 피측정 디바이스(32)에 대하여 기능 시험이나 DC 파라메트릭 시험, RF 시험(고주파 시험) 등의 각종 시험을 행하기 위한 것이다. 이 테스터 본체(20)는 레지스터(21), 메모리(22), 시험 실행부(23)를 포함하여 구성되어 있다. 레지스터(21)는 테스터 프로세서(10)의 테스터 버스 드라이버(16)와의 사이에서 송수신되는 각종 데이터를 격납한다. 레지스터(21)에 격납된 데이터는 직접 또는 메모리(22)를 통하여 시험 실행부(23)에 송신된다. 또한, 시험 실행부(23)로부터 출력되는 데이터는 일단 레지스터(21)나 메모리(22)에 격납된 후, 레지스터(21)를 통하여 테스터 프로세서(10) 내의 테스터 버스 드라이버(16)에 송신된다. 시험 실행부(23)는 피측정 디바이스(32)에 대하여 기능 시험 등을 실시하기 위해 필요한 각종 구성(예컨대, 패턴 발생기나 타이밍 발생기, DC 유닛 등)을 포함하고 있고, 피측정 디바이스(32)에 입력되는 각종의 신호를 생성함과 동시에 피측정 디바이스(32)의 출력 핀에 나타나는 데이터를 측정한다.
상술한 커널(11)은 제 2 프로그램 실행 수단에, 커널(11), 실행용 에뮬레이터(14), IO 제어용 에뮬레이터(15)가 제 1 프로그램 실행 수단에, 시험 실행부(23)가 시험 실행 수단에 각각 대응한다.
본 실시형태의 반도체 시험 장치(100)는 이와 같은 구성을 갖추고 있으며, 다음은 이 동작에 대해 설명한다. 도 2는 디바이스 테스트 프로그램을 구성하는 2개의 프로그램(12, 13)의 구체적인 내용을 도시한 도면이다. 도 2에 도시한 화살표는 프로그램의 흐름을 나타내고, 각 화살표에 첨부된 괄호 안의 숫자는 그 순서를 나타낸다. 이하의 설명에서는, 괄호 안의 숫자의 순서대로 각 스테이트먼트를 실행할 때의 동작에 대해 설명한다.
(1) 예를 들어, 워크스테이션(200)에 구비된 키보드 등을 이용함으로써 디바이스 테스트 프로그램의 실행이 지시되면, 우선 커널(11)에 의해 프로그램(12)이 판독되고, 그 선두의 스테이트먼트 「main()」로부터 순번대로 실행된다. C 언어로 기술된 프로그램(12)에는 C 언어의 각종 함수가 포함되어 있지만, 이 main 함수가 최초로 실행된다.
(2) 커널(11)에 의해 「executeATL("PRO SAMPLE", "initial")」의 스테이트먼트가 실행되면, 프로그램(12)으로부터 프로그램명 「PRO SAMPLE」로 특정되는 프로그램(13)이 호출되고, 프로그램의 초기화 처리가 지시된다. 이 지시를 받아서 실행용 에뮬레이터(14)가 프로그램명 「PRO SAMPLE」로 특정된 프로그램(13)의 초기화 처리를 실행한다.
(3) 초기화 처리 종료 후, 실행용 에뮬레이터(14)에 의해 프로그램(13)의 「RETURN C」의 스테이트먼트가 실행되고, 프로그램의 실행 위치는 프로그램(12)의 앞에 중단된 위치로 되돌아간다.
(4), (5) 커널(11)에 의해 「executeATL("PRO SAMPLE", "TEST2")」의 스테이트먼트가 실행되면, 실행용 에뮬레이터(14)에 의해서 프로그램(13)의 「TEST2」로 특정되는 스테이트먼트가 실행된다. 예를 들어, 「RATE=10NS」, 「MEAS MPAT PAT2」의 각 스테이트먼트가 실행된다. 「RATE」는 데이터의 입출력 타이밍의 기본 주기를 설정하는 명령이다. 또한, 「MEAS MPAT」는 기능 시험용 측정 개시를 지시하는 명령이다. 이들 명령의 실행은 테스터 본체(20)에 대한 소정 데이터의 입력 동작을 수반하기 때문에 테스터 버스 드라이버(16)로 제어가 이동되어, 테스터 버스 드라이버(16)에 의해서 이들 명령이 실행된다.
(6) 이후, 실행용 에뮬레이터(14)에 의해서 프로그램(13)의 「RETURN C」의 스테이트먼트가 실행되어, 프로그램의 실행 위치가 프로그램(12)의 앞에 중단된 위치로 되돌아간다.
(7), (8) 커널(11)에 의해서 「executeATL("PRO SAMPLE", "TEST3")」의 스테이트먼트가 실행되면, 실행용 에뮬레이터(14)에 의해서 프로그램(13)의 「TEST3」로 특정되는 스테이트먼트가 실행된다. 예를 들어, 실행용 에뮬레이터(14)에 의해서 「STOP」의 스테이트먼트가 실행되어, 소정의 기능 시험의 종료 처리가 행해진다.
이와 같이, 본 실시형태의 반도체 시험 장치(100)에 있어서는, 디바이스 테스트 프로그램 전체가 범용 프로그래밍 언어인 C 언어로 기술된 프로그램(12)과, 반도체 시험용으로 개발된 범용성이 없는 프로그래밍 언어로 기술된 프로그램(13)으로 구성되어 있다. 테스터 본체(20)에 대하여 각종의 동작 지시 등을 행하는 부분 이외를 범용 프로그래밍 언어로 기술함으로써 디바이스 테스트 프로그램을 범용프로그래밍 언어로 변환하는 것이 용이하게 되어, 프로그램의 이식성을 향상시킬 수 있게 된다.
또한, 디바이스 테스트 프로그램의 작성 등에 숙달함으로써 부분적으로 포함되는 범용 프로그래밍 언어로 기술된 프로그램(12)의 작성을 통하여 범용 프로그래밍 언어를 습득하는 것이 가능하여, 범용성이 있는 지식의 숙달이나 기능 향상이 가능하게 된다.
또한, 일반적으로는 하드웨어에 의존한 독자적인 프로그래밍 언어로 기술된 프로그램(13)을 실행하는 경우의 속도보다도 C 언어 등의 범용 프로그래밍 언어로 기술된 프로그램(12)을 실행하는 경우의 속도 쪽이 빠르기 때문에, 전체를 범용성이 없는 독자적인 프로그래밍 언어로 기술한 종래의 디바이스 테스트 프로그램보다도 실행 속도를 빠르게 할 수 있다.
또한, C 언어로 프로그램(12)을 기술함으로써 C 언어에 준비된 구조체 또는 공용체를 이용하여 구조화 프로그래밍 수법을 채용하는 것도 가능하게 된다.
그리고, 본 발명은 상기 실시형태에 한정된 것이 아니며, 본 발명 요지의 범주 내에서 다양한 변형 실시가 가능하다. 예를 들어, 상술한 실시형태에서는 프로그램(12)을 C 언어로 기술하지만, C 언어 이외의 범용 프로그래밍 언어를 이용하도록 해도 좋다. 예를 들어, JAVA(등록 상표)를 이용해서 프로그램(12)을 기술하도록 해도 좋다.

Claims (5)

  1. 디바이스 테스트 프로그램을 실행함으로써 반도체 시험 장치를 이용하여 반도체 디바이스에 대한 각종 시험을 행하는 반도체 시험 장치의 프로그램 실행 시스템에 있어서,
    상기 디바이스 테스트 프로그램에 포함됨과 동시에 범용성이 없는 프로그래밍 언어로 기술된 상기 반도체 시험 장치에 의존하는 제 1 스테이트먼트를 실행하는 제 1 프로그램 실행 수단,
    상기 디바이스 테스트 프로그램에 포함됨과 동시에 범용 프로그래밍 언어로 기술된 상기 반도체 시험 장치에 의존하지 않는 제 2 스테이트먼트를 실행하는 제 2 프로그램 실행 수단, 및
    상기 반도체 디바이스에 대하여 각종 시험용 신호를 발생함과 동시에 상기 반도체 디바이스로부터 상기 시험용 신호에 응답하여 출력되는 출력 신호를 취득하는 시험 실행 수단을 구비한 반도체 시험 장치의 프로그램 실행 시스템.
  2. 제 1 항에 있어서,
    상기 제 1 스테이트먼트는 상기 반도체 시험 장치의 동작을 제어하는 명령을 포함하고,
    상기 제 2 스테이트먼트는 상기 제 1 스테이트먼트를 실행한 결과 얻어진 데이터를 처리하는 명령과, 상기 디바이스 테스트 프로그램 전체의 실행 순서를 규정하는 명령을 포함하는
    반도체 시험 장치의 프로그램 실행 시스템.
  3. 제 1 항에 있어서, 상기 반도체 시험 장치는 상기 제 1 프로그램 실행 수단에 의해 상기 제 1 스테이트먼트를 실행할 때에, 상기 시험 실행 수단에 의한 상기 시험용 신호 및 상기 출력 신호의 입출력 동작이 실행되는 반도체 시험 장치의 프로그램 실행 시스템.
  4. 제 1 항에 있어서, 상기 제 1 스테이트먼트로 구성되는 제 1 프로그램을 소정의 에뮬레이터에 의해 해석하여 실행함과 동시에 상기 제 2 스테이트먼트로 구성되는 제 2 프로그램을 직접 실행하는 테스터 프로세서를 갖는 반도체 시험 장치의 프로그램 실행 시스템.
  5. 제 1 항에 있어서, 상기 범용 프로그래밍 언어는 C 언어인 반도체 시험 장치의 프로그램 실행 시스템.
KR10-2001-0000297A 2000-01-11 2001-01-04 반도체 시험 장치의 프로그램 실행 시스템 KR100386820B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP??2000-006080 2000-01-11
JP2000006080A JP2001195275A (ja) 2000-01-11 2000-01-11 半導体試験装置のプログラム実行方式

Publications (2)

Publication Number Publication Date
KR20010070401A KR20010070401A (ko) 2001-07-25
KR100386820B1 true KR100386820B1 (ko) 2003-06-09

Family

ID=18534670

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0000297A KR100386820B1 (ko) 2000-01-11 2001-01-04 반도체 시험 장치의 프로그램 실행 시스템

Country Status (5)

Country Link
US (1) US20010016923A1 (ko)
JP (1) JP2001195275A (ko)
KR (1) KR100386820B1 (ko)
DE (1) DE10101067A1 (ko)
TW (1) TW502158B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030082135A (ko) * 2002-04-16 2003-10-22 삼성전자주식회사 반도체 소자의 테스트 프로그램 에뮬레이터 및 에뮬레이션방법
US7089135B2 (en) * 2002-05-20 2006-08-08 Advantest Corp. Event based IC test system
US7437261B2 (en) * 2003-02-14 2008-10-14 Advantest Corporation Method and apparatus for testing integrated circuits
DE10317431A1 (de) * 2003-04-15 2004-10-28 Rood Technology Deutschland Gmbh + Co Verfahren zur Generierung von Testersteuerungen
US8171455B2 (en) * 2004-08-13 2012-05-01 Agilent Technologies, Inc. Test sequencer and method for management and execution of sequence items
FR3066606B1 (fr) * 2017-05-19 2019-08-23 Institut Polytechnique De Grenoble Appareil de test et procede de test d'un circuit integre

Also Published As

Publication number Publication date
DE10101067A1 (de) 2001-08-16
KR20010070401A (ko) 2001-07-25
TW502158B (en) 2002-09-11
JP2001195275A (ja) 2001-07-19
US20010016923A1 (en) 2001-08-23

Similar Documents

Publication Publication Date Title
US5909577A (en) Determining dynamic properties of programs
CN110603528B (zh) 调试系统和方法
CA2143145C (en) Determining dynamic properties of programs
US6347388B1 (en) Method and apparatus for test generation during circuit design
KR20000029237A (ko) 반도체 집적 회로 평가 시스템
US6467082B1 (en) Methods and apparatus for simulating external linkage points and control transfers in source translation systems
KR19980071453A (ko) 반도체 테스트 시스템
KR100339697B1 (ko) 반도체 시험장치의 프로그램 작성 시스템
US8132161B2 (en) Semiconductor test program debug device
JP4959941B2 (ja) ソフトウェアの双方向プロービング
KR100386820B1 (ko) 반도체 시험 장치의 프로그램 실행 시스템
KR20200010396A (ko) 집적 회로 테스트 장치 및 방법
US5404526A (en) Improved method for accessing machine state information
KR20060056880A (ko) 프로그램 개발 지원장치, 프로그램 실행장치, 컴파일방법및 디버그방법
JP4493937B2 (ja) 半導体集積回路および半導体集積回路の機能検証方法
US6484116B1 (en) Program executing system for semiconductor testing equipment
JPH096646A (ja) プログラムシミュレーション装置
Becu et al. UTILE system: a unified environment from simulation to test
JP2004287869A (ja) プログラム実行監視装置および方法
Krummel et al. Advances in microcomputer development systems
Cunha et al. A distributed debugging tool for a parallel software engineering environment
JPH06242943A (ja) ソースコードレベルデバッグ装置
JP2002278792A (ja) ソフトウェア試験装置
KR20030058130A (ko) 프로세서의 실시간 디버깅 장치
CN1374532A (zh) 半导体测试仪的程序执行系统

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110421

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee