KR100386596B1 - 반도체 레이저 장치의 제조 방법 - Google Patents

반도체 레이저 장치의 제조 방법 Download PDF

Info

Publication number
KR100386596B1
KR100386596B1 KR10-2001-0034783A KR20010034783A KR100386596B1 KR 100386596 B1 KR100386596 B1 KR 100386596B1 KR 20010034783 A KR20010034783 A KR 20010034783A KR 100386596 B1 KR100386596 B1 KR 100386596B1
Authority
KR
South Korea
Prior art keywords
layer
forming
ridge
mask
heat treatment
Prior art date
Application number
KR10-2001-0034783A
Other languages
English (en)
Other versions
KR20020096375A (ko
Inventor
임원택
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2001-0034783A priority Critical patent/KR100386596B1/ko
Publication of KR20020096375A publication Critical patent/KR20020096375A/ko
Application granted granted Critical
Publication of KR100386596B1 publication Critical patent/KR100386596B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Abstract

본 발명은 미러면 처리를 할 때, 칩바 클리빙(chip bar cleaving)없이 웨이퍼(wafer) 기판상태에서 바로 공정을 진행함으로써, 복잡한 칩바 핸들링과정을 없애기 위한 것으로서, 기판 위에 n-클래드층, 리지를 갖는 액티브층, 보호막층을 순차적으로 결정 성장하는 단계와, 상기 보호막층 위에 SiN 마스크를 형성하고 액티브층에 형성된 리지와 동일한 위치에 상기 SiN 마스크를 식각하여 보호막층을 노출시키는 단계와, 상기 SiN 마스크에서 형성된 리지(ridge)에 이온 주입방법을 이용하여 질소 이온을 주입하는 단계와, 상기 SiN 마스크를 제거하고, 열처리 과정을 거쳐 주입된 이온을 확산시키고, 이온주입과정에서 입은 손상(damage)을 제거하여 미러면을 형성하는 단계와, 상기 보호층위에 p-클래드층(70)을 성장시키고, 상기 p-클래드층에 리지(ridge) 모양을 형성한 후, 상기 형성된 리지에 CBL영역을 성장하여 채널을 형성하는 단계와, 전면에 GaAs 캡핑(capping)층을 형성하고, 전극층을 형성하는 단계를 포함하여 이루어져서, COD를 억제함으로써, 디바이스 신뢰도를 높일 수 있다.

Description

반도체 레이저 장치의 제조 방법{fabrication method in semiconductor laser device}
본 발명은 반도체 레이저 장치에 관한 것으로, 특히 COD(Catastrophic Optical Damage)를 줄여서 오랜 시간 안정된 광 출력을 내는 고출력 반도체 레이저 장치의 제조 방법에 관한 것이다.
최근 CD-RW의 고속화가 진행됨에 따라 광출력이 높은 반도체 레이저 장치가 필요하게 되었다.
이 반도체 레이저는 0.98㎛ 파장 대에서 발진하는데, 이는 Er이 첨가된 광섬유 증폭기(Erbium Doped Fiber Amplifier : EDFA)의 광원으로 광섬유를 통과하는 신호를 증폭시키는데 사용된다. 따라서 0.98㎛ 반도체 레이저의 광출력이 클수록 EDFA의 광 증폭율이 증가하게 되며, 이는 높은 광출력을 낼 수 있는 0.98㎛ 반도체 레이저의 제작에 중요한 의미를 갖는다.
그러나 일반적으로 활성층에 포함되는 광 도파로의 끝부, 즉 출력면은 중앙부보다 빨리 산화되어 밴드갭이 작아지기 때문에 레이저광이 흡수되며 발열하기 쉽다.
그런데 반도체 레이저 장치의 광출력을 향상시키기 위해 광 증폭율을 증가시키면 광 출력면에서 광 출력밀도(optical power density)가 증가하게 되고, 또한 출력면의 온도도 증가하게 되어, COD를 더욱 빨리 유발시키게 됨으로서 반도체 레이저의 수명을 짧게 하는 원인이 된다.
따라서 이러한 문제점을 해결하기 위한 방법으로 다양한 방법들이 시도되었었다.
그 중 한 방법으로 표면 스테이트(surface state)를 줄이기 위해 한쪽 표면에 황 가공(sulfur treatment)을 하는 방법이 있다. 그러나 이 방법은 습식 공정(wet process)에서 올 수 있는 오염(contamination)과 재현성있는 조건을 얻기 어려운 점이 있다.
다른 방법으로는 액티브 영역보다 에너지 밴드 갭이 큰 물질인 GaN 층을 도입하여 비 흡수층(non-absorbing layer)(window layer)을 만들어 줌으로써, COD를 효과적으로 억제하는 방법이 있다.
그러나 이러한 방법들은 근원적인 문제점을 안고 있다.
즉, 기판을 먼저 쪼갠(cleaving)후에 칩바(chip bar)를 만들 후 적용되어 왔기 때문에 클리빙(cleaving) 과정 중에 한쪽면(facet)이 외부에 노출되어 외부의 산소나 수증기로 인해 깨끗한 미러면(clean mirror facet)을 얻는데 문제가 발생하였다.
따라서 본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 미러면 처리를 할 때, 칩바 클리빙(chip bar cleaving)없이 웨이퍼(wafer) 기판상태에서 바로 공정을 진행함으로써, 복잡한 칩바 핸들링과정을 없애는데 목적이 있다.
본 발명의 다른 목적은 클리빙(cleaving) 과정 중 한 면이 외부의 산소나 수증기에 직접 노출되지 않도록 하는데 있다.
도 1 은 본 발명에 따른 1차 성장을 한 후의 레이저 장치의 구조를 나타낸 도면
도 2 는 본 발명에 따른 2차 성장을 한 후의 레이저 장치의 구조를 나타낸 도면
도 3 은 본 발명에 따른 클리빙(cleaving) 후의 반도체 레이저 장치를 나타낸 도면
*도면의 주요부분에 대한 부호의 설명
10 : 기판 20 : n-클래드층
30 : 미러면 40 : 액티브층
50 : 보호층 60 : SiN 마스크
70 : p-클래드층 80 : CBL
90 : 캡핑층 100, 110 : 전극층
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 레이저 장치의 제조 방법의 특징은 기판 위에 n-클래드층, 리지를 갖는 액티브층, 보호막층을 순차적으로 결정 성장하는 제 1 단계와, 상기 보호막층 위에 SiN 마스크를 형성하고 액티브층에 형성된 리지와 동일한 위치에 상기 SiN 마스크를 식각하여 보호막층을 노출시키는 제 2 단계와, 상기 SiN 마스크에서 형성된 리지(ridge)에 이온 주입방법을 이용하여 질소 이온을 주입하는 제 3 단계와, 상기 SiN 마스크를 제거하고, 열처리 과정을 거쳐 주입된 이온을 확산시키고, 이온주입과정에서 입은 손상(damage)을 제거하여 미러면을 형성하는 제 4 단계와, 상기 보호층위에 p-클래드층(70)을 성장시키고, 상기 p-클래드층에 리지(ridge) 모양을 형성한 후, 상기 형성된 리지에 CBL영역을 성장하여 채널을 형성하는 제 5 단계와, 전면에 GaAs 캡핑(capping)층을 형성하고, 전극층을 형성하는 제 6 단계를 포함하여 이루어지는데 있다.
상기 제 4 단계에서의 열처리는 600°의 열처리 과정을 통하여 미러면을 형성하는데 다른 특징이 있다.
본 발명의 특징에 따른 작용은 미러 코팅하기 전에 한쪽 표면을 패시베이션(passivation)과 동시에 윈도우 부분(region)을 제작함으로써, COD를 억제하는 효과가 있어 디바이스의 신뢰도를 높일 수 있다.
본 발명의 다른 목적, 특성 및 잇점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.
본 발명에 따른 반도체 레이저 장치의 제조 방법의 바람직한 실시예에 대하여 첨부한 도면을 참조하여 설명하면 다음과 같다.
도 1 은 본 발명에 따른 1차 성장을 한 후의 레이저 장치의 구조를 나타낸 도면이다.
도 1을 보면, MOCVD(organometallic compound CVD)를 사용하여 n-GaAs 웨어퍼(10), n-클래드 층(20), 액티브 층(quantum well : QW)(40), InGaP(50)를 순차적으로 결정성장 시킨다.
이때 상기 InGaP(50)는 질소 이온 주입(implantation)할 때 1차 마스크 역할을 하며, 후속 열처리시 밖으로의 확산을 마스크하고, 2차 성장 후 리지(ridge)를 만들 때 etch-stop 층의 기능을 동시에 갖는다.
이어 상기 성장된 시료 위에 SiN 마스크(60)를 PECVD로 증착한 다음 사진 식각 공정을 통하여 리지(ridge)폭이 2~3㎛, 채널 폭이 20㎛를 유지하도록 SiN 마스크(60)를 남기고 습식식각 또는 건식식각 공정을 통하여 InGaP(50)가 노출되도록 식각한다.
이와 같이 형성된 리지(ridge)에 이온 주입방법을 이용하여 질소 이온을 주입한다.
이때 질소 이온이 주입되는 영역은 차후에 미러면(30)이 될 부분으로, 이온의 농도와 주입깊이는 디바이스 제조 공정을 고려하여 결정한다.
그리고 질소 이온 주입은 1차 마스크인 InGaP(50)를 뚫고 지날 수 있는 충분한 에너지를 가져야 하며 주입깊이는 액티브 영역에 집중되도록 한다.
이어 SiN 마스크(60)를 제거한 다음, 열처리 과정을 거쳐 주입된 이온을 확산시키고, 이온주입과정에서 입은 손상(damage)을 제거한다.
이때 상기 확산 과정 중 도핑 프로파일(profile)은 일반적으로 가우시안 분포를 따른다고 알려져 있다. 따라서 질소가 주입된 영역은 600°정도의 열처리 과정을 통하여 GaN 영역(30)을 만든다.
또한 이 과정은 비소(arsenic : As)가 빠져나가면서 갈륨(gallium : Ga) 원자가 주입된 질소(nitrogen : N)와 결합하면서 진행되므로, 만들어진 GaN(30)은 액티브층(40)인 (Al)GaAs보다 에너지 갭이 커서 디바이스 구동시 비흡수층(non-absorbing layer)의 역할을 하게 된다.
다음으로 도 2에서 나타낸 2차 공정 단계를 보면 다음과 같다.
InGaP(50) 위에 p-클래드층(70)을 성장시킨다.
그리고 상기 P-클래드층(70)에 리지(ridge) 모양을 형성한 다음, 상기 형성된 리지에 CBL(Current Blocking Layer)영역(80)을 성장한 후 전류주입을 위한 채널을 형성한다.
그리고 마지막으로 상부에 GaAs 캡핑(capping)(90)을 형성한다.
이후 메탈화(metallization)과정으로서 p-메탈(Ti/Pt/Au)(100)을 전자빔 증발기를 사용하여 증착한다.
그리고 랩핑(lapping) 과정을 거쳐, n-메탈(AuGe/Ni/Au)(110)을 증착한 후 공정을 완료한다.
도 3 은 본 발명에 따른 클리빙(cleaving) 후의 반도체 레이저 장치를 나타낸 도면이다.
도 3을 보면, 화합물 반도체 기판(10) 위에 n-클래드층(20), 광도파로를 갖는 활성층(40) 및 GaN층(30), 보호층(50), p-클래드층(70) 및 CBL(80)을 적층하고, CBL(80)로부터 p-클래드층(70)을 통해서 활성층(40)으로 전류를 부여하는전극층(100)(110)으로 구성된다.
이와 같이 구성된 반도체 레이저 장치는 한면 쪽의 활성층(40)에 GaN층(30)을 볼 수 있는데, 이는 클리빙(cleaving) 과정 중 활성층(40)이 아닌 GaN층(30)이 노출되므로 외부의 산소, 수증기와 같은 불순물로부터 활성층(40)의 한면을 완벽하게 보호할 수 있게 된다.
이에 따라 COD를 방지할 수 있는 반도체 레이저 장치를 제공할 수 있다.
이상에서 설명한 바와 같은 본 발명에 따른 반도체 레이저 장치의 제조 방법은 다음과 같은 효과가 있다.
첫째, 고출력 반도체 레이저 장치에서의 미러 한면 쪽에 GaN 윈도우 층을 만들어 주어 면 근처에서 광흡수를 줄여 COD를 억제함으로써, 디바이스 신뢰도를 높일 수 있다.
둘째, 미러 면을 처리함에 있어 별도의 클리빙 과정이 없음으로 공정상의 이점이 있다.
셋째, 모든 반도체 레이저 다이오드에 적용되어 질 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 이탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.

Claims (4)

  1. 기판 위에 n-클래드층, 리지를 갖는 액티브층, 보호막층을 순차적으로 결정 성장하는 제 1 단계와,
    상기 보호막층 위에 마스크를 형성하고 액티브층에 형성된 리지와 동일한 위치에 상기 마스크를 식각하여 보호막층을 노출시키는 제 2 단계와,
    상기 마스크에서 형성된 리지(ridge)에 이온 주입방법을 이용하여 질소 이온을 주입하는 제 3 단계와,
    상기 마스크를 제거하고, 열처리 과정을 거쳐 주입된 이온을 확산시키고, 이온주입과정에서 입은 손상(damage)을 제거하여 미러면을 형성하는 제 4 단계와,
    상기 보호층위에 p-클래드층(70)을 성장시키고, 상기 p-클래드층에 리지(ridge) 모양을 형성한 후, 상기 형성된 리지에 CBL영역을 성장하여 채널을 형성하는 제 5 단계와,
    전면에 GaAs 캡핑(capping)층을 형성하고, 전극층을 형성하는 제 6 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 레이저 장치의 제조 방법.
  2. 제 1 항에 있어서,
    상기 보호층은 질소 이온 주입(implantation)할 때 1차 마스크 역할을 하며, 후속 열처리시 밖으로의 확산을 마스크하고, 2차 성장 후 리지(ridge)를 만들 때 etch-stop 층의 기능을 하는 것을 특징으로 하는 반도체 레이저 장치의 제조 방법.
  3. 제 1 항에 있어서, 상기 SiN 마스크는
    PECVD로 증착한 다음 사진 식각 공정을 통하여 리지(ridge)폭이 2~3㎛, 채널 폭이 20㎛를 유지하도록 형성하는 것을 특징으로 하는 반도체 레이저 장치의 제조방법.
  4. 제 1 항에 있어서,
    상기 제 4 단계에서의 열처리는 600°의 열처리 과정을 통하여 미러면을 형성하는 것을 특징으로 하는 반도체 레이저 장치의 제조 방법.
KR10-2001-0034783A 2001-06-19 2001-06-19 반도체 레이저 장치의 제조 방법 KR100386596B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0034783A KR100386596B1 (ko) 2001-06-19 2001-06-19 반도체 레이저 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0034783A KR100386596B1 (ko) 2001-06-19 2001-06-19 반도체 레이저 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR20020096375A KR20020096375A (ko) 2002-12-31
KR100386596B1 true KR100386596B1 (ko) 2003-06-09

Family

ID=27709961

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0034783A KR100386596B1 (ko) 2001-06-19 2001-06-19 반도체 레이저 장치의 제조 방법

Country Status (1)

Country Link
KR (1) KR100386596B1 (ko)

Also Published As

Publication number Publication date
KR20020096375A (ko) 2002-12-31

Similar Documents

Publication Publication Date Title
JP2686764B2 (ja) 光半導体素子の製造方法
JPH06302906A (ja) 半導体レーザ及びその製造方法
US5577063A (en) Semiconductor laser with improved window structure
JP2003078204A (ja) 半導体レーザおよびその製造方法
JPWO2003075425A1 (ja) 窒化物系半導体レーザ素子
US5737351A (en) Semiconductor laser including ridge structure extending between window regions
US5573976A (en) Method of fabricating semiconductor laser
US5413956A (en) Method for producing a semiconductor laser device
JP3710329B2 (ja) 半導体レーザ素子およびその製造方法
US5781577A (en) Semiconductor laser
JP3782230B2 (ja) 半導体レーザ装置の製造方法及びiii−v族化合物半導体素子の製造方法
US7629187B2 (en) Fabrication method of semiconductor luminescent device
KR100386596B1 (ko) 반도체 레이저 장치의 제조 방법
US5770471A (en) Method of making semiconductor laser with aluminum-free etch stopping layer
NL194568C (nl) Werkwijze voor het vervaardigen van een halfgeleiderlaser.
JP3501676B2 (ja) 半導体レーザ装置の製造方法
JPH073908B2 (ja) 半導体発光装置の製造方法
JP3257662B2 (ja) 半導体レーザ端面のパッシベーション方法及び治具
JPH0634426B2 (ja) 半導体レ−ザ装置の製造方法
KR0155514B1 (ko) 횡모드 조절 고출력 레이저 다이오드 및 그의 제조방법
JP2001053381A (ja) 半導体レーザ装置およびその製造方法
JP2629194B2 (ja) 半導体レーザの製造方法
KR100261243B1 (ko) 레이저 다이오드 및 그의 제조방법
KR100330591B1 (ko) 반도체레이저다이오드의제조방법
JP2869875B2 (ja) 光集積回路の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130424

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140424

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150424

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160422

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20170424

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20180424

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20190424

Year of fee payment: 17