KR100385014B1 - 번인용재사용가능한다이캐리어및번인방법 - Google Patents

번인용재사용가능한다이캐리어및번인방법 Download PDF

Info

Publication number
KR100385014B1
KR100385014B1 KR1019960700095A KR19960700095A KR100385014B1 KR 100385014 B1 KR100385014 B1 KR 100385014B1 KR 1019960700095 A KR1019960700095 A KR 1019960700095A KR 19960700095 A KR19960700095 A KR 19960700095A KR 100385014 B1 KR100385014 B1 KR 100385014B1
Authority
KR
South Korea
Prior art keywords
semiconductor die
base
die
burn
contacts
Prior art date
Application number
KR1019960700095A
Other languages
English (en)
Other versions
KR960704236A (ko
Inventor
리어 포세델
래리 라페
제임스 우렌
Original Assignee
에어 테스트 시스템즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에어 테스트 시스템즈 filed Critical 에어 테스트 시스템즈
Publication of KR960704236A publication Critical patent/KR960704236A/ko
Application granted granted Critical
Publication of KR100385014B1 publication Critical patent/KR100385014B1/ko

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433Sockets for IC's or transistors
    • G01R1/0483Sockets for un-leaded IC's having matrix type contact fields, e.g. BGA or PGA devices; Sockets for unpackaged, naked chips

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

번인 및 전기검사동안 집적회로(12)를 일시적으로 지지하기 위한 재사용가능한 캐리어(10)는 베이스(14) 및 힌지(18)에 의해 베이스(14)에 부착된 덮개(16)를 포함한다. 가요성 기관(19)은 적당한 접착제로 베이스(14)에 부착되어 있다. 정렬 포스트(20)는 기판(19)의 상부면상에 정확하게 집적회로를 위치시키기 위하여 집적회로(12)의 코너(24)와 결합하는 테이피면(22)을 갖는다. 스프링 장전될 래치(28)는 집적회로(12) 전반에 걸쳐 밀폐된 덮개(16)를 지지하기 위하여 베이스(14)의 구멍(32)에 있어서 돌출부(30)와 결합한다. 표면(26)상의 전기 도전성 트레이스(34)는 기판(19)의 에지부(40)주위의 주변 접촉패드(38)에 집적회로(12)를 접속하기 위하여 회로(12)의 하측에서 접촉 패드와 결합하는 접촉 범프를 갖는다. 스프링(42)은 가능한 전기접속을 보장하기 위한 충분한 힘으로 도전성 트레이스(34)에 대항하여 접촉 패드에 바이어스력을 제공하기 위하여, 덮개(16)가 집적회로(12) 전반에 걸쳐 밀봉된 위치내에 있을 경우 회로(12)의 상부면과 결합한다. 번인에 대하여, 집적회로 다이(12)를 함유하는 임시 패키지는 번인판(50)상의 소켓(48)내에 장전되고 번인시스템내에 장전되며, 표준번인이 실행된다.

Description

번인용 재사용가능한 다이 캐리어 및 번인방법
1. 발명의 분야 : 본 발명은 일반적으로 집적회로 및 다른 반도체 장치의 평가중에 사용하기 위한 장치 및 방법에 관한 것으로, 특히, 반도체 장치가 번인 및/또는 검사되는 동안에 패키지되지 않은(unpackaged) 다이로서 반도체 장치를 일시적으로 지지하기 위한 재사용가능한 캐리어에 관한 것이며, 재사용가능한 캐리어를 사용하는 번인(burn-in) 및/또는 전기 검사방법에 관한 것이다.
종래 기술
2. 종래 기술의 설명 : 집적회로 및 개별 전력 트랜지스터와 같은 기타의 반도체 장치의 조립이 완성되었을 경우에, 반도체 장치는 고객에게 전달되기 전에 결함이 있는 반도체 장치를 식별하고 제게하기 위하여 번인 및 전기검사를 받게 된다. "번인(burn-in)"이란 용어는 반도체 장치가 제어된 온도, 일반적으로 오븐내의 상승된 온도로 작동되어 반도체 장치가 상승온도로 있는 동안 특정 동작 전기 바이어스 및/또는 신호가 반도체 장치에 공급되는 공정을 의미한다. 상승 온도의 사용은 상기 장치가 번인동안에 받는 응력을 가속화하여, 서비스 내에 놓여진 후에 곧 결함이 나타나는 주변 장치들은 번인 동안에 결함이 나타나고 선적 전에 제거된다. 전기 검사에 있어서, 보다 더 완전한 세트의 동작 전기 바이어스 및 신호들이 장치에 공급되어 그 기능들의 완전한 평가를 제공하게 된다.
현재 실시되는 바와 같이, 번인 및 완전한 전기 검사는 반도체 장치가 회로보드 내에 삽입될 때 패키지내에 조립되고 비로소 수행된다. 번인에 있어서, 패키지된 장치는 번인동안에 사용되는 동작 전기 바이어스 및/또는 신호들을 제공하기 위하여 패키지상에 충분한 수의 접촉 핀이나 패드를 접촉하는 회로 트레이스(traces)를 포함하는 특수 번인판의 소켓내에 일시적으로 삽입된다. 일부 번인의 적용에 있어서, 접촉은 패키지된 집적회로의 한정된 수의 핀이나 패드로만 실행될 필요가 있다. 성능을 검증하기 위한 전기 검사에 있어서, 집적회로는 번인판으로부터 제거되어, 패키지된 집적회로의 모든 핀이나 패드에 전기 접촉을 허용하는 검사 장치 내에 놓여진다.
패키지된 집적회로가 번인 또는 전기 검사동안 결함이 있는 것으로 판명될 경우, 그것을 폐지해야 한다. 결함있는 다이 이외에도, 집적회로 패키지 그 자체도 폐기되어야 한다. 따라서, 수년동안, 패키지되기 전에 다이레벨에서 집적회로의 번인 및 검사를 실행하는 것이 요구되고 있었다. 또, 멀티 칩 모듈(MCM)의 출현은 MCM으로 여러 개의 다이를 조립하기 위하여 다이형태로 장치를 적재하기 위한 새로운 요건이 요구되었다. MCM은 수리하기가 어렵고 비용이 비싸기 때문에 다이는 MCM으로 조립되기 전에 번인 및 검사되어야 한다. 이러한 것을 행하기 위해 많은 제안이 있었지만, 일반적인 사용을 달성할 수 없었다. 다이레벨에서 번인 및/또는 전기 검사를 방해하는 중요한 요소는 번인 및/또는 전기 검사를 하는 동안 다이를 보호하고 반송하기 위하여 이러한 캐리어를 위한 엄격한 요건들을 충족시킬 수 있는 장치의 부족이다.
발명의 요약
따라서, 본 발명의 목적은 반도체 다이를 일시적으로 지지하기 위한 신규한 재사용가능한 캐리어를 제공하는 것이다.
본 발명의 다른 목적은 반도체 다이의 전기 검사에 사용하기 적합하며 번인용 반도체 다이를 일시적으로 지지하기 위한 재사용가능한 캐리어를 제공하는 것이다.
본 발명의 또 다른 목적은 반도체 다이의 번인 평가를 위한 재사용가능한 캐리어를 사용하는 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 재사용가능한 캐리어가 반도체 다이의 전기 검사에 사용되는 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 방법에 종래의 번인 시스템 및 번인 공정의 번인판에 사용될 수 있는, 반도체 다이를 일시적으로 지지하기 위한 재사용가능한 캐리어를 제공하는 것이다.
본 발명의 또 다른 목적은 다양한 수의 핀들과 다양한 사이즈의 다이에 대하여 서로 다른 사이즈로 쉽게 제공될 수 있는, 반도체 다이를 일시적으로 지지하기 위한 재사용가능한 캐리어를 제공하는 것이다.
본 발명의 또 다른 목적은 반도체 다이가 주위에서 보호될 수 있는, 반도체 다이를 일시적으로 지지하기 위한 재사용가능한 캐리어를 제공하는 것이다.
상기 목적들과 이에 관련된 목적들은 본 명세서에 기술되는 신규한 재사용가능한 캐리어 및 번인방법의 사용에 의해 달성될 수 있다. 본 발명에 의한 재사용가능한 다이 캐리어는 재사용가능한 캐리어의 외부에 반도체 다이의 전기 접속을 위한 다수의 캐리어 접점을 갖는 베이스를 갖는다. 베이스 상에 다수의 전기적 도전성 트레이스는 주변 접점에 접속되어 있는 제 1단부를 가지며, 반도체 다이 상에 다이 접점을 결합하기 위해 위치설정된 제 2단부를 갖는다. 베이스 상의 수단은 다이 접점이 다수의 전기적 도전성 트레이스의 제 2단부와 결합하면서 반도체 다이를 위치설정한다. 덮개는 반도체 다이를 덮기 위해 베이스 위에서 움직일 수 있는 위치설정으로 구성되어 있다. 베이스 위에 덮개를 적절하게 고정시키는 수단을 가진다.
패키지되지 않은 반도체 다이를 번인하기 위한 본 발명의 방법은 캐리어 상에 다수의 접점을 갖는 반도체 다이용 재사용가능한 캐리어를 제공하는 것을 포함한다. 반도체 다이는 재사용가능한 캐리어내에 삽입된다. 반도체 다이는 상승온도로 가열된다. 번인 입력 전기 바이어스나 신호들은 재사용가능한 캐리어의 외부 소스로부터 접점의 적어도 일부에 공급되며 재사용가능한 캐리어를 통해 반도체 다이에 공급된다. 번인 입력 전기 신호에 응답하는 번인 출력 전기 신호는 반도체 다이로부터 그리고 재사용가능한 캐리어를 통해 다수의 접점의 적어도 일부로부터 수신된다. 번인 출력 전기신호는 반도체 다이가 양호한지 결함이 있는지를 분류하기 위해 평가된다.
보다 구체적으로는 상기와 같은 본 발명의 패키지되지 않은 반도체 다이의 번인 방법은, 캐리어 상에 복수의 접점을 갖는 반도체 다이용 재사용 가능한 캐리어를 제공하는 단계와, 재사용가능한 캐리어 내에 반도체 다이를 삽입하는 단계와,반도체 다이에 적당한 온도를 제공하는 단계와, 재사용가능한 캐리어의 외부원으로부터 적어도 일부의 접점에 그리고 재사용가능한 캐리어를 통해 반도체 다이에 번인 전기 입력을 공급하는 단계와, 번인동안에 적당한 온도로 반도체 다이를 유지하는 단계 및, 번인 후에 재생가능한 캐리어로부터 반도체 다이를 제거하는 단계를 포함하는 것을 특징으로 한다.
상기 번인 전기 입력은 반도체 다이에 대한 동작 입력 신호를 포함할 수 있다. 게다가, 본 발명의 상기 번인 방법은 적어도 일부의 복수의 접점으로부터 재사용가능한 캐리어를 통해 그리고 반도체 다이로부터 번인 입력신호에 응답하여 번인 출력 전기 신호를 수신하는 단계와, 반도체 다이가 양호한지 또는 결함이 있는지를 분류하기 위하여 번인 출력 전기 신호를 평가하는 단계를 더 포함할 수 있다. 또한, 다른 측면으로서, 상기 본 발명의 번인 방법은 반도체 다이 패키지 내에 반도체 다이를 패키지하는 단계 및 재사용가능한 캐리어로부터 양호하게 분류된 반도체 다이를 제거하는 단계를 부가적으로 더 포함할 수 있다.
본 발명의 또다른 실시형태로서, 상술한 패키지되지 않은 반도체 다이의 번인 방법은, 재사용가능한 반도체 다이로부터 반도체 다이에 그리고 재사용가능한 캐리어의 외부원으로부터 적어도 일부의 접점에 전기 검사 입력전기 신호를 공급하는 단계와, 적어도 일부의 복수의 접점으로부터 재사용 가능한 캐리어를 통해 그리고 반도체 다이로부터 전기검사 입력전기 신호에 응답하여 전기검사 출력전기신호를 수신하는 단계 및, 반도체 다이가 양호한지 결함이 있는지를 분류하기 위하여 전기검사 출력전기 신호를 평가하는 단계를 부가적으로 더 포함하는 것을 특징으로한다. 상기 번인 방법은 반도체 다이 패키지내에 반도체 다이를 패키지하는 단계 및 재사용가능한 캐리어로부터 양호하게 분류된 반도체 다이를 제거하는 단계를 더 포함할 수 있다. 게다가, 상기 방법에서의 전기검사 입력신호를 공급하는 단계와, 전기검사 출력신호를 수신하는 단계 및 전기검사 출력전기 신호를 평가하는 단계는, 번인에 앞서 재사용가능한 캐리어내에 반도체 다이를 삽입한 후에 실행되는 것을 특징으로 한다. 또다른 특징으로서, 상기 번인 방법의 전기검사 입력신호를 공급하는 단계와, 전기검사 출력신호를 수신하는 단계 및 전기검사 출력전기신호를 평가하는 단계는 번인후에 반복된다. 또한, 상기 전기검사 입력신호를 공급하는 단계와, 전기검사 출력신호를 수신하는 단계 및 전기검사 출력전기신호를 평가하는 단계가 번인후에 반복될 수 있다. 상술한 번인방법에 있어서 반도체 다이는 집적회로인 것을 특징으로 한다.
본 발명의 상기 및 기타 목적, 이점 및 특징은 도면을 참고로 한 본 발명의 상세한 설명으로부터 당해업자에게 보다 명백해질 것이다.
도면의 간단한 설명
제 1도는 반도체 다이를 일시적으로 지지하기 위한 본 발명에 따른 재사용가능한 캐리어의 분해 사시도.
제 2도는 합체된 형태로 제 1도의 반도체 다이를 일시적으로 지지하기 위한 재사용가능한 캐리어의 횡단면도,
제 3도는 제 1-2도의 반도체 다이를 일시적으로 지지하기 위한 재사용가능한 캐리어의 평면도.
제 4도는 캐리어가 개방위치에 있는, 제 2도와 유사한 반도체 다이를 일시적으로 지지하기 위한 재사용가능한 캐리어의 횡단면도.
제 5도는 반도체 다이를 일시적으로 지지하기 위한 본 발명에 따른 재사용가능한 캐리어의 제 2실시예로서 제 2도와 유사한 횡단면도.
제 6도는 반도체 다이를 일시적으로 지지하기 위한 재사용가능한 캐리어의 실시예로서 제 3도와 유사한 제 5도의 평면도.
제 6A도는 제 5-6도의 재사용가능한 캐리어의 부분 평면도.
제 6B도는 제 6A도에서 6B 영역의 횡단면도.
제 7도는 반도체 다이를 일시적으로 지지하기 위한 본 발명에 따른 재사용가능한 캐리어의 제 3실시예의 평면도.
제 8도는 검사 설비를 사용하는 제 7도의 재사용가능한 캐리어의 평면도.
제 9도는 제 8도의 9-9선을 따라 취한 횡단면도.
제 10도는 본 발명에 따른 재사용가능한 캐리어의 다른 실시예의 부분 평면도.
제 11도는 제 10도에 도시한 캐리어 부분의 측면도.
도면 특히 제 1도 내지 제 4도를 참조하면, 번인 및/또는 전기 검사동안 집적회로(12)를 일시적으로 지지하기 위한 재사용가능한 캐리어(10)가 도시되어 있다. 재사용가능한 캐리어(10)는 베이스(14)와 힌지(18)에 의해 베이스(14)에 부착되어 있는 덮개(16)를 포함한다. 예를 들면 폴리이미드와 같은 중합체로 형성된 가요성 기판(19)를 적당한 접착제로 베이스(14)에 부착되어 있다. 4개의 정렬 포스트(20)는 집적회로(12)를 기판(19)의 상부 표면(26)에 정확하게 위치설정하기 위하며 집적회로(12)의 코너(24)와 결합하는 점점 가늘어지는 면(22)을 갖는다. 스프링 장전 래치(28)는 덮개(16)를 집적회로(12) 상에서 닫은 채로 지지하기 위하여 베이스(14)의 구멍(32)내에 돌출부(30)와 결합한다. 표면(26)상의 전기 도전성 트레이스(34)는 기판(19)의 에지부(40) 주위의 주변 접촉 패드(38)에 집적회로(12)를 접속하기 위하여 회로(12)상에 접촉 패드(도시하지 않음)와 결합하는 접촉 범프(도시하지 않음)를 갖는다. 범프는 트레이스(34) 보다 회로(12)상에 선택적으로 제공될 수 있다. 스프링(42)은 신뢰성있는 전기 접속을 보장하는데 충분한 힘으로 접촉패드가 도전성 트레이스에 대항하여 바이어스력을 제공하기 위해, 덮개(16)가 집적회로(12) 상에서 닫힌 위치에 있을 경우 (집적회로(12)의 후방측을 포함하는) 회로(12)의 상부 표면(43)과 결합한다. 도진성 트레이스(34)상에 접촉 패드 및 범프 사이의 힘을 균등하게 하기 위하여 고무 또는 다른 적당한 연질재료의 박층이 가요성 기판(19) 및 베이스(14) 사이에 제공될 수도 있다. 진공포트(46)는 진공에 의해 기판(19)상에 집적회로(12)를 적절하게 지지하도록 베이스(14), 기판(19) 및 연질 재료를 통하여 제공되어 있다. 실제로, 기판(19)은 바람직하게는 다른 과학기술을 사용하는 여러 개의 제조업자들로부터 통상적으로 이용가능한 기판이다. 예를 들면, 기판은 니토 덴코(Nitto Denko)로부터 얻을 수 있는 ASMAT기판일수 있다,
재사용가능한 캐리어(10)는 합리적으로 주위가 보호되며, 그것에 의해 패키지되지 않은 집적회로(12)는 더 이상 클린룸 환경에서 처리될 필요가 없어진다. 재사용가능한 캐리어(10)는 현재의 표준 번인 또는 검사 시스템에 사용될 수 있다.
번인에 있어서, 집적회로 다이(12)를 포함하는 임시 패키지(10)는 번인판(50)상의 소켓(48)내에 장전되고 번인 시스템내에 장전되어, 표준 번인이 실행된다. 임시 패키지(10)의 일부인 기판(19)의 패드(38)들은 번인 소켓(48)의 리드(lead)와 접촉한다. 종래와 같이, 번인은 집적회로에 동작 전위만을 인가하거나, 집적회로를 실행하도록 제공된 동작진위 및 동작신호를 인가하거나, 또는 번인동안에 동작전위 및 동작신호를 인가하고, 집적회로(12)로부터 출력신호를 감지함으로써 실행될 수 있다.
제 5-6B도는 메모리 집적회로(62)를 사용하는 다른 재사용가능한 캐리어(60)를 나타낸다. 점차 가늘어지는 정렬 포스트(64)는 정밀한 위치로 다른 형상의 집적회로(62)를 수용하도록 위치설정되며, 그것에 의해 그 접촉패드는 기판(70)상의 접촉범프와 결합한다. 제 1-4도에서와 같이, 가요성 폴리이미드 기판(70)상의 도전성 구리 트레이스(72)는 기판(70)의 에지부(77) 주위의 주변 접촉패드(68)에 집적회로를 접속하기 위하여 회로(62)상의 접촉 패드와 결합하는 접촉 범프(74)를 갖는다, 도시되고 설명된 것 이외에는, 본 발명의 제 5-6B도의 구성 및 동작은 제 1-4도의 것과 동일하다.
제 7도는 검사용의 기판(84)상에 부가적인 접촉 패드(82)를 갖는 재사용가능한 캐리어(80)를 나타낸다. 번인보다 더 많은 접점을 필요로 하는 전기 검사에 있어서, 재사용가능한 캐리어(80)는 검사기(도시하지 않음)의 프로우브 카드(제 8-9도, 86)내에 장전된다. 프로우브 카드(86)는 검사용 부가패드(82)와 접촉하기 위한프로우브 팁(90)과 검사기 접속부(92)에 각각 접속되어 있는, 에폭시 또는 폴리이미드판(89)상에 다수의 도전성 트레이스(88)를 갖는다. 명백하게 하기 위하여, 12개의 트레이스(88)만이 도시되어 있다. 사실상, 실제 프로우브 카드는 수백개의 도전성 트레이스(88) 및 프로우브 팁(90)을 포함한다. 부가 패드(82)는 기판(84)상의 도전성 트레이스(93)에 의한 검사하에 집적회로에 접속되어 있으며, 검사하는데 필요한 부가 접점에 대하여 사용된다. 이러한 기판(84)의 구성은, 통상적으로 프로우브 카드보다 수천배나 많은 번인소켓이 필요하기 때문에, 번인에 사용되는 소켓(48)이 다른 방법으로 검사하는데 필요로 하게 될 것보다 현저히 적은 수의 핀을 가지게 하며 번인의 비용이 절감된다. 전기 검사는 번인전이나 후에 실행된다.
제 10-11도는 고정 포스트(102) 및 스프링(104)의 결합으로 다이 캐리어에 대한 정렬기구를 제공하고 있는, 다이 캐리어의 일부를 나타낸다. 포스트(102) 및 스프링(104)은 베이스(106)에 부착되어 가요성 기판(108)을 통해 연장되어 있다. 고정 포스트(102)는 다이(114)의 양쪽 인접 측면(110) 및 (112)의 위치를 고정하여, 다이가 기판(108)상에 적절히 위치설정되는 것을 보장한다. 포스트(102)의 베이스에 있는 테이퍼(taper, 116)는 다이(114)가 포스트(102)에 대향하여 프레스될 경우 양 인접측면(110) 및 (112)을 유지한다. 포스트(102)에 대항하여 다이를 지지하는 압력은 2개의 스프링(104)에 의해 공급되며, 상기 스프링(104)은 스프링과 접촉하는 다이의 양 에지부(118)에 약간의 하방 압력을 제공하도록 형성되어 있다. 다이(114)상의 이러한 하방 압력은 다이 위치설정기구(도시하지 않음)가 그것을 해제하며 다이(114)로부터 멀리 밀어내는 경우에 다이를 적절하게 지지하여, 다이 및위치설정기구 사이의 어떠한 정전기 또는 분자 인력도 극복한다. 이 압력은 캐리어 덮개(도시하지 않음)가 번인이나 전기 검사후에 개방되는 경우 다이(114)를 적절하게 지지하는 동일한 기능을 갖는다. 기술된 내용 이외에, 본 발명의 제 10-11도의 구성 및 동작은 제 1-6B도의 것과 동일하다.
이제, 본 발명의 목적을 달성할 수 있는 신규하고 신뢰성있는 번인용 재사용가능한 다이 캐리어 및 번인방법이 제공되는 것이 아주 명백해질 것이다. 재사용가능한 캐리어는 반도체 다이를 일시적으로 지지한다. 한 형태에 있어서, 재사용가능한 캐리어는 번인용 반도체 다이를 일시적으로 지지하며, 또한 반도체 다이의 전기 검사에도 사용할 수가 있다. 이러한 형태의 본 발명은, 여분의 접촉 패드가 검사용 캐리어 내의 집적회로를 접촉하기 위한 재사용가능한 캐리어내에 제공될 수 있기 때문에, 한정된 수의 핀만이 번인소켓에 요구되는 경우 번인소켓을 실질적으로 감소시킬 수 있다. 번인방법은 반도체 다이의 번인평가, 및 선택적으로 반도체 다이의 전기검사에 대하여 재사용가능한 캐리어를 사용한다. 재사용가능한 캐리어는 종래의 번인시스템 및 번인공정 내의 번인판에 사용될 수 있다. 재사용가능한 캐리어는 다양한 사이즈의 다이와 다양한 수의 핀들에 대하여 다양한 사이즈로 쉽게 제공될 수 있다. 번인판 상의 하나의 소켓 설계는 기판 재설계에 의해 다이 캐리어내에 다양한 집적회로 다이로 사용될 수 있다. 다른 집적회로 다이로의 신호들의 적당한 방향은 다이 캐리어내에 다른 기판의 사용에 의해 달성될 수 있다. 이 특성은 일반적인 번인판에 대하여 접근이 가능하다는 것을 의미한다. 재사용가능한 캐리어에 있어서 반도체 다이는 환경적으로 보호된다.
또한, 본 발명에 대한 다양한 변형이 있을 수 있다는 것이 당업자들에게 명백해질 것이다. 이러한 변형은 첨부된 특허청구범위의 정신 및 범주내에 포함된다.

Claims (40)

  1. 패키지되지 않은 반도체 다이용 재사용가능한 캐리어로서,
    상기 재사용가능한 캐리어의 외부에 있는 반도체 다이의 전기 접속을 위한 다수의 캐리어 접점을 갖는 베이스;
    상기 캐리어 접점에 접속된 제 1 단부 및 반도체 다이 상에서 다이접점과 결합하도록 위치설정된 제 2 단부를 갖는, 상기 베이스 상의 다수의 전기 도전성 트레이스;
    다이 접점들이 상기 트레이스의 제 2 단부와 결합할 수 있도록, 다이를 자동으로 정확하게 정렬시키기 위하여 상기 반도체 다이의 일부와 결합하는 정렬면을 갖는 상기 베이스 상의 적어도 하나의 정렬부재;
    집적회로 상의 닫힘 위치에서 상기 반도체 다이를 덮고 결합하기 위하여 상기 베이스 상에서 착탈가능하게 위치설정되며, 적어도 하나의 힌지에 의해 상기 베이스에 부착되는 덮개; 및
    상기 반도체 다이가 정렬부재에 의해 결합되는 동안에 상기 반도체 다이를 결합하기 위해 상기 베이스를 통해 연장되는 진공 포트를 포함하는 것을 특징으로 하는 패키지되지 않은 반도체 다이용 재사용가능한 캐리어.
  2. 제 1항에 있어서,
    상기 베이스는 상부 표면을 갖는 경질부재 및 상부 표면 위의 반도체 다이용가요성 기판을 포함하는 것을 특징으로 하는 패키지되지 않은 반도체 다이용 재사용가능한 캐리어.
  3. 제 2항에 있어서,
    상기 재사용가능한 캐리어는 가요성 기판 및 베이스 사이에 탄성 연 질재료층을 부가적으로 포함하는 것을 특징으로 하는 패키지되지 않은 반도체 다이용 재사용가능한 캐리어.
  4. 제 3항에 있어서,
    상기 탄성 연질재료층은 다수의 개별적인 연질 조각을 포함하는 것을 특징으로 하는 패키지되지 않은 반도체 다이용 재사용가능한 캐리어.
  5. 제 1항에 있어서,
    상기 덮개는 덮개를 닫은 채로 유지하기 위한 래치(latch)를 포함하는 것을 특징으로 하는 패키지되지 않은 반도체 다이용 재사용가능한 캐리어.
  6. 제 1항에 있어서,
    상기 트레이스의 제 2 단부에 대항하여 반도체 다이를 바이어스하기 위한 덮개 상의 수단을 추가적으로 포함하는 것을 특징으로 하는 패키지되지 않은 반도체 다이용 재사용가능한 캐리어.
  7. 제 6항에 있어서,
    상기 덮개는 내부 표면을 가지며, 상기 다수의 전기 도전성 트레이스의 제2단부에 대항하여 반도체 다이를 바이어스하기 위한 수단은 상기 덮개의 내부 표면을 밀도록 위치설정된 스프링을 포함하는 것을 특징으로 하는 패키지되지 않은 반도체 다이용 재사용가능한 캐리어.
  8. 제 1항에 있어서,
    상기 다수의 전기 도전성 트레이스는 반도체 다이와 같은 집적회로의 다이 접점과 결합하도록 구성되어 있는 것을 특징으로 하는 패키지되지 않은 반도체 다이용 재사용가능한 캐리어.
  9. 제 1항에 있어서,
    상기 정렬부재는 상기 덮개가 베이스 상에 위치되기 전에 상기 다이접점이 제 2 단부와 결합하도록 상기 다이를 정렬시키는 것을 특징으로 하는 패키지되지 않은 반도체 다이용 재사용가능한 캐리어.
  10. 제 9항에 있어서,
    상기 정렬부재는 상기 다이에 결합되도록 구성된 표면을 각각 가지는 베이스로부터 연장한 다수의 포스트를 포함하는 것을 특징으로 하는 패키지되지 않은 반도체 다이용 재사용가능한 캐리어.
  11. 제 9항에 있어서,
    상기 정렬부재는 상기 다이의 다수의 측면과 결합하도록 치수설정되고 구성된 구멍을 갖는 판을 포함하는 것을 특징으로 하는 패키지되지 않은 반도체 다이용 재사용가능한 캐리어.
  12. 제 9항에 있어서,
    상기 베이스는 상부 표면을 갖는 경질부재, 및 상부 표면 위의 반도체 다이용 가요성 기판을 포함하는 것을 특징으로 하는 패키지되지 않은 반도체 다이용 재사용가능한 캐리어.
  13. 제 12항에 있어서,
    상기 재사용가능한 캐리어는 상기 가요성 기판 및 베이스 사이의 탄성 연질재료층을 추가로 포함하는 것을 특징으로 하는 패키지되지 않은 반도체 다이용 재사용가능한 캐리어.
  14. 제 9항에 있어서,
    상기 트레이스의 제 2단부에 대항하여 상기 반도체 다이를 바이어싱하기 위한 수단을 덮개상에 추가로 포함하는 것을 특징으로 하는 패키지되지 않은 반도체다이용 재사용가능한 캐리어.
  15. 제 14항에 있어서,
    상기 덮개는 내부 표면을 가지며,
    상기 트레이스의 제 2단부에 대항하여 반도체 다이를 바이어스하기 위한 수단은 상기 덮개의 내부 표면에 부착된 스프링을 포함하는 것을 특징으로 하는 패키지되지 않은 반도체 다이용 재사용가능한 캐리어.
  16. 제 9항에 있어서,
    상기 다수의 전기 도전성 트레이스는 반도체 다이와 같은 집적회로의 다이 접점과 결합하도록 구성되는 것을 특징으로 하는 패키지되지 않은 반도체 다이용 재사용가능한 캐리어.
  17. 제 1항에 있어서,
    상기 덮개는 진동 특성(undulating characteristic)을 가진 다이 접촉면을 구비하는 압축판(pressure plate)를 포함하는 것을 특징으로 하는 패키지되지 않은 반도체 다이용 재사용가능한 캐리어.
  18. 패키지되지 않은 반도체 다이의 번인 방법으로서,
    덮개와 다수의 캐리어 상의 접점을 가지는 반도체 다이용 재사용가능한 캐리어를 제공하는 단계:
    상기 재사용가능한 캐리어 내에 반도체 다이를 삽입하는 단계;
    상기 재사용가능한 캐리어에 대하여 반도체 다이를 자동으로 정렬시키는 단계;
    상기 다이 위의 폐쇄된 위치로 상기 덮개를 이동시키는 단계;
    소정 온도에 반도체 다이를 놓이게 하는 단계;
    상기 재사용가능한 캐리어의 외부 소스로부터 제 1 세트의 다수의 접점으로, 그리고 재사용가능한 캐리어를 통해 반도체 다이로 번인 전기 입력을 공급하는 단계;
    반도체 다이로부터, 그리고 재사용가능한 캐리어를 통해 제 2세트의 다수의 접점으로부터 전기 검사 입력 전기 신호에 대응하는 전기 검사 출력 전기신호를 수신하는 단계;
    반도체 다이가 양호한지 결함이 있는지를 분류하기 위해 상기 전기 검사 출력 전기신호를 평가하는 단계;
    번인 동안에, 소정 온도로 반도체 다이를 유지하는 단계; 및
    번인 후에, 재사용가능한 캐리어로부터 반도체 다이를 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 다이 번인방법.
  19. 제 18항에 있어서,
    상기 번인 전기 입력은 반도체 다이용 동작 입력신호를 포함하는 것을 특징으로 하는 반도체 다이 번인방법.
  20. 제 18항에 있어서,
    양호한 것으로 분류된 반도체 다이를 재사용가능한 캐리어로부터 제거하는 단계, 및
    반도체 다이 패키지내에 반도체 다이를 패키징하는 단계를 추가로 포함하는 것을 특징으로 하는 반도체 다이 번인방법.
  21. 제 18항에 있어서,
    전기검사 입력 신호를 공급하는 단계, 전기검사 출력신호를 수신하는 단계 및 상기 전기검사 출력 전기신호를 평가하는 단계는 재사용가능한 캐리어내에 반도체 다이를 삽입하는 단계 후 번인 전에 수행되는 것을 특징으로 하는 반도체 다이 번인방법.
  22. 제 21항에 있어서,
    전기검사 입력 신호를 공급하는 단계, 전기검사 출력신호를 수신하는 단계 및 상기 전기검사 출력 전기신호를 평가하는 단계는 번인 후에 수행되는 것을 특징으로 하는 반도체 다이 번인방법.
  23. 제 18항에 있어서,
    전기검사 입력 신호를 공급하는 단계, 전기검사 출력신호를 수신하는 단계 및 상기 전기검사 출력 전기신호를 평가하는 단계는 번인 후에 수행되는 것을 특징으로 하는 반도체 다이 번인방법.
  24. 제 19항에 있어서,
    반도체 다이로부터, 그리고 재사용가능한 캐리어를 통해서 다수의 접점의 적어도 일부로부터 번인 입력 전기신호에 대응하는 번인 출력 전기 신호를 수신하는 단계, 및
    반도체 다이가 양호한지 결점이 있는지를 분류하기 위하여 번인 출력전기신호를 평가하는 단계를 추가적으로 포함하는 것을 특징으로 하는 반도체 다이 번인방법.
  25. 반도체 다이용 재사용가능한 캐리어로서,
    상기 재사용가능한 캐리어의 외부에 있는 반도체 다이의 전기 접속을 위한 다수의 캐리어 접점을 갖는 베이스;
    상기 캐리어 접점에 접속된 제 1 단부 및 반도체 다이 상의 다이 접점과 결합하도록 위치설정된 제 2 단부를 가지고, 반도체 다이와 같은 집적회로의 다이 접점과 결합하도록 구성된, 상기 베이스 상의 다수의 전기 도전성 트레이스;
    반도체 다이의 전기검사를 위한 다수의 검사 접점에 접속된 제 1 단부 및 반도체 다이 상에 추가적인 다이 접점과 결합되도록 위치설정된 제 2 단부를 가지는상기 베이스 상의 다수의 추가적인 전기 도전성 트레이스로서, 여기서, 검사 접점과 추가적인 트레이스의 접속은 캐리어 접점과 제 1 전기적 도전성 트레이스의 접속과는 다른, 다수의 추가적인 전기 도전성 트레이스;
    상기 다이 접점들이 상기 다수의 전기 도전성 트레이스의 제 2 단부와 결합하며, 상기 베이스 상에서 다이를 자동으로 정확하게 정렬시키기 위하여 상기 반도체 다이의 일부와 결합하는 정렬면을 갖는 적어도 하나의 정렬부재;
    상기 반도체 다이가 정렬부재에 의해 결합되는 동안에, 상기 반도체 다이를 결합하기 위해 상기 베이스를 통해 연장되는 진공 포트;
    상기 반도체 다이를 덮도록 상기 베이스 위에 착탈가능하게 위치되도록 구성된 덮개; 및
    상기 베이스 상에 위치한 상기 덮개를 고정하기 위한 수단을 포함하는 것을 특징으로 하는 반도체 다이용 재사용가능한 캐리어.
  26. 제 25항에 있어서,
    상기 다수의 캐리어 접점은 다수의 핀에 접속되고, 상기 검사 접점은 다수의 전기검사 프로브에 의해 결합되기 위해 상기 베이스 상에 위치하는 것을 특징으로 하는 반도체 다이용 재사용가능한 캐리어.
  27. 반도체 다이용 재사용가능한 캐리어로서,
    상기 재사용가능한 캐리어의 외부에 있는 반도체 다이의 전기 접속을 위한다수의 캐리어 접점을 갖는 베이스;
    반도체 다이의 번인을 위해 상기 캐리어 접점에 접촉된 제 1 단부 및 반도체 다이 상에서 다이접점과 결합하도록 위치설정된 제 2 단부를 갖는, 상기 베이스 상의 다수의 전기 도전성 트레이스;
    반도체 다이의 전기검사를 위해, 반도체 다이와 전기 접속시키기 위한 상기 베이스 상의 다수의 전기검사 접점으로서, 여기서, 전기검사 접점과 반도체 다이와의 접속은 캐리어 접점과 반도체 다이와의 접속과는 다른 방법으로 수행되는, 다수의 전기 검사 접점;
    상기 반도체 다이가 반도체 다이를 위치시키는 수단 내에 위치할 때, 상기 반도체 다이를 결합하기 위해 상기 베이스를 통해 연장되는 진공 포트;
    상기 반도체 다이를 덮도록 상기 베이스 상에 착탈가능하게 위치설정되는 덮개를 포함하는 것을 특징으로 하는 반도체 다이용 재사용가능한 캐리어.
  28. 제 27항에 있어서,
    상기 다수의 캐리어 접점은 다수의 핀에 접속되고, 상기 검사 접점은 다수의 전기검사 프로브에 의해 결합되기 위해 상기 베이스 상에 위치하는 것을 특징으로 하는 반도체 다이용 재사용가능한 캐리어.
  29. 제 27항에 있어서,
    상기 베이스는 상부 표면을 가지는 경질 부재 및, 상기 상부 표면 위의 반도체 다이용 가요성 기판을 포함하고,
    상기 다수의 번인 캐리어 접점 및 상기 다수의 전기검사 접점이 상기 가요성 기판 상에 있는 것을 특징으로 하는 반도체 다이용 재사용가능한 캐리어.
  30. 제 18항 내지 제 24항 중 어느 한 항에 있어서,
    상기 반도체 다이는 집적회로인 것을 특징으로 하는 패키지되지 않은 반도체 다이의 번인방법.
  31. 제 27항에 있어서,
    상기 다이 접점을 상기 다수의 전기 접점과 결합시키면서 반도체 다이를 위치시키는 수단을 추가로 포함하는 것을 특징으로 하는 반도체 다이용 재사용가능한 캐리어.
  32. 제 31항에 있어서,
    상기 재사용가능한 캐리어는 상기 가요성 기판 및 상기 베이스 사이에 탄성 연질재료층을 추가로 포함하는 것을 특징으로 하는 반도체 다이용 재사용가능한 캐리어.
  33. 제 32항에 있어서,
    상기 반도체 다이를 위치시키는 상기 수단은 반도체 다이의 일부를 결합시키는 정렬면을 가지는 적어도 하나의 정렬부재를 포함하는 것을 특징으로 하는 반도체 다이용 재사용가능한 캐리어.
  34. 제 33항에 있어서,
    상기 베이스 상에 위치하는 상기 덮개를 고정시키기 위한 수단을 더 포함하는 것을 특징으로 하는 반도체 다이용 재사용가능한 캐리어.
  35. 제 34항에 있어서,
    상기 덮개 위에 전기적 접점에 대항하여 반도체 다이를 바이어스하기 위한 수단을 추가로 포함하는 것을 특징으로 하는 반도체 다이용 재사용가능한 캐리어.
  36. 제 35항에 있어서,
    상기 덮개는 내부 표면을 가지고,
    상기 전기 접점에 대항하여 반도체 다이를 바이어스하기 위한 상기 수단은 상기 덮개의 내부 표면에 부착된 스프링을 포함하는 것을 특징으로 하는 반도체 다이용 재사용가능한 캐리어.
  37. 제 36항에 있어서,
    상기 덮개는 적어도 하나의 힌지에 의해서 상기 베이스에 부착되는 것을 특징으로 하는 반도체 다이용 재사용가능한 캐리어.
  38. 제 37항에 있어서,
    상기 베이스 상에 위치하는 상기 덮개를 고정하기 위한 상기 수단은 상기 베이스의 결합을 유지하도록 구성된 래치를 포함하는 것을 특징으로 하는 반도체 다이용 재사용가능한 캐리어.
  39. 제 33항에 있어서,
    상기 정렬 부재는 다수의 포스트를 포함하는 것을 특징으로 하는 반도체 다이용 재사용가능한 캐리어.
  40. 제 25항에 있어서,
    상기 정렬 부재는 다수의 포스트를 포함하는 것을 특징으로 하는 반도체 다이용 재사용가능한 캐리어.
KR1019960700095A 1993-07-09 1994-07-07 번인용재사용가능한다이캐리어및번인방법 KR100385014B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/089,752 US5517125A (en) 1993-07-09 1993-07-09 Reusable die carrier for burn-in and burn-in process
US08/089752 1993-07-09

Publications (2)

Publication Number Publication Date
KR960704236A KR960704236A (ko) 1996-08-31
KR100385014B1 true KR100385014B1 (ko) 2003-08-14

Family

ID=22219420

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960700095A KR100385014B1 (ko) 1993-07-09 1994-07-07 번인용재사용가능한다이캐리어및번인방법

Country Status (7)

Country Link
US (1) US5517125A (ko)
EP (1) EP0746772B1 (ko)
JP (1) JPH09503577A (ko)
KR (1) KR100385014B1 (ko)
DE (1) DE69432436T2 (ko)
SG (1) SG52417A1 (ko)
WO (1) WO1995002196A1 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5578934A (en) * 1991-06-04 1996-11-26 Micron Technology, Inc. Method and apparatus for testing unpackaged semiconductor dice
US6025732A (en) * 1993-07-09 2000-02-15 Aehr Test Systems Reusable die carrier for burn-in and burn-in process
WO1995028737A1 (en) * 1994-04-18 1995-10-26 Micron Technology, Inc. Method and apparatus for automatically positioning electronic die within component packages
US20100065963A1 (en) * 1995-05-26 2010-03-18 Formfactor, Inc. Method of wirebonding that utilizes a gas flow within a capillary from which a wire is played out
CN1107232C (zh) * 1996-05-13 2003-04-30 艾尔实验设备公司 预模拟运行用的可反复使用的晶片承载件和预模拟运行方法
KR100209017B1 (ko) * 1996-09-16 1999-07-15 윤종용 보조기억장치 테스트장치
DE19639685C1 (de) * 1996-09-26 1998-04-30 Siemens Ag Verfahren zum Testen von unbestückten Burn-in-Boards
US5869976A (en) * 1996-12-13 1999-02-09 Cirrus Logic, Inc. Fine alignment IC handler and method for assembling same
JP3722321B2 (ja) * 1997-01-10 2005-11-30 Jsr株式会社 検査治具
US6072323A (en) * 1997-03-03 2000-06-06 Micron Technology, Inc. Temporary package, and method system for testing semiconductor dice having backside electrodes
US6025730A (en) 1997-03-17 2000-02-15 Micron Technology, Inc. Direct connect interconnect for testing semiconductor dice and wafers
US6025728A (en) 1997-04-25 2000-02-15 Micron Technology, Inc. Semiconductor package with wire bond protective member
US5931685A (en) * 1997-06-02 1999-08-03 Micron Technology, Inc. Interconnect for making temporary electrical connections with bumped semiconductor components
US6137299A (en) * 1997-06-27 2000-10-24 International Business Machines Corporation Method and apparatus for testing integrated circuit chips
US6040702A (en) * 1997-07-03 2000-03-21 Micron Technology, Inc. Carrier and system for testing bumped semiconductor components
EP0890843A3 (en) * 1997-07-07 2000-08-09 Schlumberger Technologies, Inc. Test socket assembly
US6377061B1 (en) * 1997-12-12 2002-04-23 Texas Instruments Incorporated Expanded lead pitch for semiconductor package and method of electrical testing
US6451624B1 (en) 1998-06-05 2002-09-17 Micron Technology, Inc. Stackable semiconductor package having conductive layer and insulating layers and method of fabrication
US6365977B1 (en) 1999-08-31 2002-04-02 International Business Machines Corporation Insulating interposer between two electronic components and process thereof
US6242933B1 (en) * 1999-10-04 2001-06-05 St Assembly Test Services Device probe socket forming part of a test head, interfacing between test head and a probe handler, used for device strip testing
US6476629B1 (en) * 2000-02-23 2002-11-05 Micron Technology, Inc. In-tray burn-in board for testing integrated circuit devices in situ on processing trays
KR100464917B1 (ko) * 2001-09-25 2005-01-06 정재민 간 기능 영상화를 위한 디설파이드 환원형 갈락토즈 결합혈청알부민 및 이를 포함한 방사성 동위원소 표지 화합물
US6859057B2 (en) * 2002-09-17 2005-02-22 Aehr Test Systems Die carrier
US7126228B2 (en) * 2003-04-23 2006-10-24 Micron Technology, Inc. Apparatus for processing semiconductor devices in a singulated form
US7733106B2 (en) * 2005-09-19 2010-06-08 Formfactor, Inc. Apparatus and method of testing singulated dies
US7683648B1 (en) * 2007-06-11 2010-03-23 Nvidia Corporation Integrated circuit socket and method of use for providing adjustable contact pitch
US8896010B2 (en) 2012-01-24 2014-11-25 Cooledge Lighting Inc. Wafer-level flip chip device packages and related methods
US20130309792A1 (en) * 2012-05-21 2013-11-21 Michael A. Tischler Light-emitting dies incorporating wavelength-conversion materials and related methods
US8466705B1 (en) 2012-09-27 2013-06-18 Exatron, Inc. System and method for analyzing electronic devices having a cab for holding electronic devices

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USH13H (en) * 1984-08-13 1986-01-07 At&T Bell Laboratories Connecting a flat-pack-packaged chip to a printed circuit board
US4859189A (en) * 1987-09-25 1989-08-22 Minnesota Mining And Manufacturing Company Multipurpose socket
US4969828A (en) * 1989-05-17 1990-11-13 Amp Incorporated Electrical socket for TAB IC's
US5127837A (en) * 1989-06-09 1992-07-07 Labinal Components And Systems, Inc. Electrical connectors and IC chip tester embodying same
US5123850A (en) * 1990-04-06 1992-06-23 Texas Instruments Incorporated Non-destructive burn-in test socket for integrated circuit die
JPH04162382A (ja) * 1990-10-25 1992-06-05 Canon Inc Icソケット
US5086269A (en) * 1991-03-08 1992-02-04 Hewlett-Packard Company Burn-in process and apparatus
US5176525A (en) * 1991-04-17 1993-01-05 Data I/O Corporation Modular socket apparatus
US5166607A (en) * 1991-05-31 1992-11-24 Vlsi Technology, Inc. Method and apparatus to heat the surface of a semiconductor die in a device during burn-in while withdrawing heat from device leads
US5245277A (en) * 1992-08-04 1993-09-14 Xilinx, Inc. Clamp for testing used integrated circuit devices
US5397245A (en) * 1993-10-29 1995-03-14 Texas Instruments Incorporated Non-destructive interconnect system for semiconductor devices

Also Published As

Publication number Publication date
US5517125A (en) 1996-05-14
KR960704236A (ko) 1996-08-31
DE69432436T2 (de) 2004-01-29
DE69432436D1 (de) 2003-05-08
EP0746772A4 (en) 1996-10-15
EP0746772A1 (en) 1996-12-11
WO1995002196A1 (en) 1995-01-19
JPH09503577A (ja) 1997-04-08
EP0746772B1 (en) 2003-04-02
SG52417A1 (en) 1998-09-28

Similar Documents

Publication Publication Date Title
KR100385014B1 (ko) 번인용재사용가능한다이캐리어및번인방법
US7733106B2 (en) Apparatus and method of testing singulated dies
US5663654A (en) Universal wafer carrier for wafer level die burn-in
US5408190A (en) Testing apparatus having substrate interconnect for discrete die burn-in for nonpackaged die
US6166553A (en) Prober-tester electrical interface for semiconductor test
US6258609B1 (en) Method and system for making known good semiconductor dice
US5539324A (en) Universal wafer carrier for wafer level die burn-in
US5572140A (en) Reusable carrier for burn-in/testing on non packaged die
US20020011859A1 (en) Method for forming conductive bumps for the purpose of contrructing a fine pitch test device
KR100510501B1 (ko) 반도체 패키지 검사 장치 및 이를 이용한 검사 방법
US5537051A (en) Apparatus for testing integrated circuits
US6340894B1 (en) Semiconductor testing apparatus including substrate with contact members and conductive polymer interconnect
US20030052319A1 (en) Fixture for multiple known good die processing
US6828812B2 (en) Test apparatus for testing semiconductor dice including substrate with penetration limiting contacts for making electrical connections
US20070285115A1 (en) Universal wafer carrier for wafer level die burn-in
JP2913344B2 (ja) 半導体素子の検査装置及び検査方法。
JP2023055016A (ja) 電子部品試験装置、ソケット、及び、キャリア
JPH0875819A (ja) パッケージに封入されていないダイのバーンイン検査のための再使用可能なキャリア
KR20000010928A (ko) 번인용 재사용가능한 다이 캐리어 및 번인 방법u
CA2343348A1 (en) Contact column array template and method of use

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E801 Decision on dismissal of amendment
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100504

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee