KR100377169B1 - Data bus line sense amplifiers - Google Patents
Data bus line sense amplifiers Download PDFInfo
- Publication number
- KR100377169B1 KR100377169B1 KR10-2000-0084436A KR20000084436A KR100377169B1 KR 100377169 B1 KR100377169 B1 KR 100377169B1 KR 20000084436 A KR20000084436 A KR 20000084436A KR 100377169 B1 KR100377169 B1 KR 100377169B1
- Authority
- KR
- South Korea
- Prior art keywords
- sense amplifier
- data
- sensing
- bus line
- data bus
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/08—Control thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
Abstract
본 발명은 반도체 메모리장치에서 데이터 증폭을 위해 사용하는 데이터 버스라인 센스앰프에 관한 것으로, 특히 글로벌 데이터 버스라인으로의 데이터 출력을 위한 센싱수단에서의 데이터 센싱동작에 앞서 로컬 입출력 라인의 센싱수단으로부터 출력된 데이터 신호의 전위를 일정수준 증폭시키는 증폭수단 또는 별도의 센싱수단을 추가로 구비하므로써, 로컬 데이터 버스라인의 활성화 시간이 매우 짧은 고속 동작용 메모리에서 보다 향상된 데이터 센싱율을 갖고 고속의 데이터 센싱동작을 안정되게 수행할 수 있도록 한 데이터 버스라인 센스앰프에 관한 것이다.The present invention relates to a data bus line sense amplifier used for amplifying data in a semiconductor memory device. In particular, the present invention relates to a data bus line sense amplifier which outputs from a sensing means of a local input / output line prior to a data sensing operation in a sensing means for outputting data to a global data bus line. By additionally providing amplification means or a separate sensing means for amplifying the potential of the data signal to a predetermined level, high-speed data sensing operation with improved data sensing rate in the high-speed operation memory of the short activation time of the local data bus line The present invention relates to a data busline sense amplifier capable of performing a stable operation.
Description
본 발명은 반도체 메모리장치에서 데이터 증폭을 위해 사용하는 데이터 버스라인 센스앰프에 관한 것으로, 보다 상세하게는 로컬 데이터 버스라인의 활성화 시간이 매우 짧은 고속동작용 메모리에서 보다 향상된 데이터 센싱율을 갖고 고속의 데이터 센싱 동작을 안정되게 수행할 수 있도록 한 데이터 버스라인 센스앰프에 관한 것이다.The present invention relates to a data busline sense amplifier used for amplifying data in a semiconductor memory device. More specifically, the present invention relates to a data busline sense amplifier having a higher data sensing rate and a higher speed in a fast-action memory having a very short activation time of a local data busline. The present invention relates to a data busline sense amplifier capable of stably performing data sensing operations.
일반적으로, 디램이나 기타 메모리 또는 로직의 구성에서는 출력된 미세 전위신호를 증폭하는 동작이 많이 사용되는데, 디램이나 에스램 등과 같은 반도체 메모리장치에서는 메모리 셀로부터 출력되는 데이터 신호의 전위가 아주 미세한 수준이기 때문에, 이러한 미세 전위신호는 1차적으로 비트라인 센스앰프를 그리고, 2차적으로는 데이터 버스라인 센스앰프를 거쳐 증폭되어 '로직 로우'와 '로직 하이'의 데이타로 판별되게 된다.In general, in a DRAM or other memory or logic configuration, an operation of amplifying an output fine potential signal is widely used. In a semiconductor memory device such as DRAM or SRAM, a potential of a data signal output from a memory cell is very minute. Therefore, the minute potential signal is first amplified through the bit line sense amplifier and secondly through the data bus line sense amplifier to be discriminated as data of 'logic low' and 'logic high'.
그런데, 현재 사용중인 반도체 메모리를 비롯한 일반 반도체 칩은 전력소비 및 신뢰성 문제로 인하여 동작전압이 낮아지는 방향으로 연구가 진행중이기 때문에낮아진 동작전압으로 인해 메모리 셀로부터 출력되는 데이터 신호의 전위가 더욱 미약해져 각각의 센스앰프 입력단으로 인가되는 양측 신호의 전위차도 점점 더 미세해질 뿐만 아니라, 더불어 진행중인 고속화 추세에 의해 각 데이터 라인의 활성화시간이 감소되면서 상기한 바와 같이 감소된 전위차를 갖는 데이터 신호의 센싱동작이 더욱 더 어려워지고 있는 실정이다.However, the general semiconductor chip including the semiconductor memory currently in use is being researched in the direction of lowering the operating voltage due to power consumption and reliability problems, so the potential of the data signal output from the memory cell becomes weaker due to the lower operating voltage. In addition, the potential difference between both signals applied to each sense amplifier input terminal becomes smaller and smaller, and as the activation time of each data line decreases due to the ongoing high speed trend, the sensing operation of the data signal having the reduced potential difference as described above is performed. The situation is becoming more and more difficult.
도 1 은 일반적으로 사용되는 디램에서의 메모리 셀과 비트라인 센스앰프, 데이타 버스라인 센스앰프 및 각종 데이터 라인의 배치구조를 간략하게 도시한 개략도로, 동 도면에 도시된 점선(1)은 비트라인(BL, /BL)을, 얇은 실선(1)은 비트라인 센스앰프의 입·출력 라인(SIO, /SIO)을, 중간 굵기의 실선(5)은 데이터 버스라인 센스앰프(10)의 입력단에 연결된 로컬 데이터 버스라인(LIO, /LIO)을, 그리고 가장 굵은 실선(7)은 상기 데이터 버스라인 센스앰프(10)의 출력단이 연결된 글로벌 데이터 버스라인(GIO, /GIO)을 나타낸다.FIG. 1 is a schematic diagram showing a layout structure of a memory cell, a bit line sense amplifier, a data bus line sense amplifier, and various data lines in a commonly used DRAM, and a dotted line 1 shown in FIG. (BL, / BL), the thin solid line 1 is an input / output line (SIO, / SIO) of the bit line sense amplifier, the solid line 5 of medium thickness is connected to the input terminal of the data bus line sense amplifier 10. The connected local data bus lines LIO and / LIO and the thickest solid line 7 represent the global data bus lines GIO and / GIO to which the output terminals of the data bus line sense amplifiers 10 are connected.
동 도면을 참조하며, 일반적인 디램 소자의 데이터 리드동작을 살펴보면, 라스(/RAS) 및 카스 신호(/CAS)와 라이트 인에이블 제어신호(/WE)와 칩 선택신호(CS)의 조합에 의해 리드 명령신호가 인가되면 해당 메모리 셀로부터 데이터를 읽어내어 비트라인(BL, /BL)에 데이터를 싣게 되며, 상기 비트라인에 실린 데이터 신호는 비트라인 센스앰프에 의해 일차적으로 센싱·증폭되어 비트라인 센스앰프 입·출력 라인(SIO, /SIO)을 거쳐 로컬 데이터 버스라인(LIO, /LIO)으로 전송된다. 이 후, 상기 로컬 데이터 버스라인(LIO, /LIO)에 실린 데이터 신호는 데이터 버스라인 센스앰프(10)에 의해 2차적으로 센싱·증폭되어져 글로벌 데이터 버스라인(GIO,/GIO)에 실리면, 출력 드라이버 및 출력 버퍼를 거쳐 데이터 입·출력 패드(DQ pad)로 출력된다.Referring to the drawing, referring to the data read operation of a general DRAM device, a combination of a lath (/ RAS) and a cas signal (/ CAS) and a write enable control signal (/ WE) and a chip select signal (CS) is performed. When a command signal is applied, data is read from the corresponding memory cell and the data is loaded on the bit lines BL and / BL. The data signal loaded on the bit line is sensed and amplified by a bit line sense amplifier and bit line sense. It is transferred to the local data bus lines (LIO, / LIO) via the amplifier input and output lines (SIO, / SIO). Subsequently, when the data signal loaded on the local data bus lines LIO and / LIO is secondly sensed and amplified by the data bus line sense amplifier 10 and loaded on the global data bus lines GIO and / GIO, The data is output to a data input / output pad (DQ pad) via an output driver and an output buffer.
이러한 리드 동작에서 상기 로컬 데이터 버스라인(LIO, /LIO)의 전압 레벨은 전단에 연결된 비트라인 센스앰프에서 증폭된 신호가 풀-레벨로 전송되는 것이 아니라 프리차지 레벨인 'Vdd' 전위 레벨에서 액티브 레벨인 'Vdd-300mV'의 전위 레벨로 전송되기 때문에, 상기한 300mV 정도의 전압차를 후단의 데이터 버스라인 센스 앰프(10)에서 재증폭하여, 풀-레벨의 전압을 글로벌 데이터 버스라인(GIO, /GIO)에 싣게 된다.In this read operation, the voltage level of the local data bus lines (LIO, / LIO) is active at the precharge level 'Vdd' potential level, rather than the signal amplified by the bit line sense amplifier connected to the front end is not transferred to the full level. Since the voltage difference of about 300 mV is re-amplified by the data bus line sense amplifier 10 of the next stage, since the voltage is transmitted at a potential level of 'Vdd-300 mV' which is a level, the full-level voltage is converted into a global data bus line (GIO). , / GIO).
도 2는 종래 기술에 따른 데이터 버스라인 센스앰프(10)의 블록 구성도를 도시한 것으로, 로컬 데이터 버스라인에 실린 데이터 신호를 전달받아 센스앰프 구동 제어신호(sa_stb)에 의해 데이터 센싱동작을 수행하는 센스앰프(12)와, 상기 센스앰프 구동 제어신호의 활성화에 의해 차지쉐어링된(모스트랜지스터에 의해 이루어짐) 양측 데이터 신호를 상기 센스앰프(12)로부터 전달받아 재센싱하여 글로벌 데이터 버스라인으로 출력하는 센스앰프(14)와, 상기 센스앰프 구동 제어신호를 전달받아 상기 센스앰프(12)의 동작 이후 상기 센스앰프(14)가 활성화되기 전 안정된 동작시간의 확보를 위해 일정시간 딜레이시켜 상기 센스앰프(14)의 구동 제어신호(sa_stb_d)로 전달하는 딜레이부(16)을 구비한다.2 is a block diagram of a data bus line sense amplifier 10 according to the related art, and receives a data signal loaded on a local data bus line to perform a data sensing operation by a sense amplifier driving control signal sa_stb. The sense amplifier 12 and the two data signals charged by the activation of the sense amplifier driving control signal (made by the MOS transistor) are received from the sense amplifier 12 to be resensed and output to the global data bus line. The sense amplifier 14 and the sense amplifier driving control signal received by the delayed for a certain time to ensure a stable operating time before the sense amplifier 14 is activated after the operation of the sense amplifier 12 by the sense amplifier And a delay unit 16 that transmits the drive control signal sa_stb_d.
상기 구성에 의해, 상기 센스앰프 구동 제어신호(sa_stb)가 대기상태인 구간에서는 상기 센스앰프(12)의 양측 데이터 출력 라인(DO, /DO) 사이에 구비된 별도의 스위칭소자(동 도면의 경우, NMOS 트랜지스터(MN1)를 사용하고 있음)가 스위칭되면서 양측 데이터 라인(DO, /DO)을 쇼트시켜 프리차지 동작을 수행하게 되는 한편, 상기 센스앰프 구동 제어신호(sa_stb)가 동작상태로 인가되면 상기 스위칭소자(MN1)가 턴-오프되면서 양측 데이터 라인(DO, /DO)을 분리시켜 1차 센싱된 신호를 센스앰프(14)에 싣게 된다.According to the above configuration, in a section in which the sense amplifier driving control signal sa_stb is in a standby state, a separate switching device provided between both data output lines DO and / DO of the sense amplifier 12 (in the case of the same figure). When the NMOS transistor MN1 is switched, the both data lines DO and / DO are shorted to perform the precharge operation, while the sense amplifier driving control signal sa_stb is applied to the operating state. As the switching device MN1 is turned off, the data lines DO and / DO are separated from each other and the primary sensed signal is loaded on the sense amplifier 14.
도 3은 도 2에 도시된 구성을 갖는 데이터 버스라인 센스앰프의 데이터 센싱동작에 대한 시뮬레이션 결과도를 도시한 것으로, 센스앰프 구동 제어신호(sa_stb)가 '로직 하이'로 활성화되는 (a)와 (b)의 동작 구간에서 센스앰프(12)의 양측 출력 전위신호인 DO와 /DO의 전위차가 너무 작게 발생되면서, 이들 두 전위신호(DO, /DO)를 입력받아 데이터 센싱동작을 수행하는 센스앰프(14)가 제대로 정상동작 하지 못하게 되면서 결과적으로, 글로벌 데이터 버스라인(GIO)에 데이터를 싣지 못하게 되는 것을 동 도면을 통해 알 수 있다FIG. 3 is a diagram illustrating a simulation result of a data sensing operation of a data bus line sense amplifier having the configuration shown in FIG. 2, wherein (a) in which the sense amplifier driving control signal sa_stb is activated as 'logic high' and FIG. As the potential difference between DO and / DO, both output potential signals of the sense amplifier 12, is generated too small in the operation period of (b), a sense for performing data sensing operation by receiving the two potential signals DO and / DO is input. It can be seen from the drawing that the amplifier 14 is not properly operating as a result, and thus, data cannot be loaded on the global data bus line (GIO).
이렇듯, 상기 구성을 갖고 데이터를 센싱하는 종래 기술에서는 안정된 데이터 센싱 동작을 위해 상기 데이터 버스라인 센스앰프(10)의 입력단에 연결된 로컬 데이터 버스라인(LIO, /LIO)의 전위레벨이 충분한 시간동안 활성화되어 있어야 하며, 이 시간동안 상기 센스앰프(12)는 그 출력 데이터 신호(DO, /DO)의 전위를 충분히 증폭하여야 한다.As described above, in the conventional technology of sensing data with the above configuration, the potential level of the local data bus lines LIO and / LIO connected to the input terminal of the data bus line sense amplifier 10 is activated for a sufficient time for stable data sensing operation. During this time, the sense amplifier 12 must sufficiently amplify the potential of the output data signals DO and / DO.
만약, 상기 로컬 데이터 버스라인(LIO, /LIO)이 충분한 시간동안 활성화되지 않아 그 출력 데이터 전위신호(DO, /DO)를 충분히 발전시키지 못하게 되면, 이들 두 전위신호(DO, /DO)를 입력받아 센싱하는 센스앰프(14)가 제대로 센싱동작을 수행하지 못하게 되면서 글로벌 데이터 버스라인(GIO, /GIO)에 신호를 싣지 못하게되는 문제점이 발생한다. 또한, 현재 사용중인 디램은 고속화 추세에 있기 때문에, 상기 로컬 데이터 버스라인(LIO, /LIO)이 활성화되어 있는 시간이 점점 단축되고 있어 이와 같은 데이터 버스라인 센스 앰프에서의 오동작 발생율은 더욱 커지고 있는 실정이다.If the local data bus lines LIO and / LIO are not activated for a sufficient time and do not sufficiently develop the output data potential signals DO and / DO, these two potential signals DO and / DO are inputted. As the sense amplifier 14 receiving and sensing does not perform the sensing operation properly, a problem occurs that the signal cannot be loaded on the global data bus lines GIO and / GIO. In addition, since the current DRAM is in a high speed trend, the time for which the local data bus lines (LIO, / LIO) are active is getting shorter and shorter, and thus the occurrence rate of malfunctions in the data bus line sense amplifiers is increasing. to be.
본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 글로벌 입출력 라인으로 데이터를 출력하는 센스앰프에 의한 데이터 센싱동작에 앞서 로컬 입출력 라인의 센스앰프로부터 출력된 데이터 신호의 전위를 일정수준 증폭하거나 추가 센싱하므로써, 로컬 데이터 버스라인의 활성화 시간이 매우 짧은 고속동작용 메모리에서 보다 향상된 데이터 센싱율을 갖고 고속의 데이터 센싱동작을 수행할 수 있도록 한 데이터 버스라인 센스앰프를 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide a predetermined level of potential of a data signal output from a sense amplifier of a local input / output line prior to a data sensing operation by a sense amplifier that outputs data to a global input / output line. By providing amplification or additional sensing, a data busline sense amplifier is provided to perform a high speed data sensing operation with improved data sensing rate in a high-speed memory having a very short activation time of a local data busline.
상기 목적을 달성하기 위한 본 발명의 데이터 버스라인 센스 앰프는, 센스앰프구동제어신호에 제어받아 로컬 데이터 버스라인에 실린 데이터 신호를 센싱하는 제1센싱수단; 상기 센스앰프구동제어신호에 의해 활성화되어 상기 제1센싱수단을 거쳐 출력된 데이터 신호의 전위를 증폭시키는 증폭수단; 상기 증폭수단에 의해 증폭된 데이터 신호를 센싱하여 글로벌 데이터 버스라인으로 출력하는 제2센싱수단; 상기 제1센싱수단의 동작 이후 상기 제2센싱수단이 활성화되기 전에 안정된 동작시간의 확보를 위하여, 상기 센스앰프구동제어신호를 전달받아 일정시간 딜레이시켜 상기 제2센싱수단의 구동제어신호로 전달하는 딜레이수단을 구비하는 것을 특징으로 한다.A data bus line sense amplifier of the present invention for achieving the above object comprises: first sensing means for sensing a data signal loaded on a local data bus line under the control of a sense amplifier drive control signal; Amplifying means activated by the sense amplifier driving control signal to amplify a potential of the data signal output through the first sensing means; Second sensing means for sensing a data signal amplified by the amplifying means and outputting the amplified data signal to a global data bus line; After the operation of the first sensing means before the second sensing means is activated to secure a stable operating time, the sense amplifier drive control signal is received and delayed for a predetermined time to transfer to the drive control signal of the second sensing means. And a delay means.
또한 본 발명의 데이터 버스라인 센스앰프는, 센스앰프구동제어신호에 제어받아 로컬 데이터 버스라인에 실린 데이터 신호를 센싱하는 제1센싱수단; 상기 제1센싱수단의 출력을 센싱하는 제2센싱수단; 상기 제2센싱수단의 출력을 센싱하여 글로벌 데이터 버스라인으로 출력하는 제3센싱수단; 상기 제1센싱수단의 동작 이후 상기 제2 및 제3 센싱수단이 활성화되기 전에 안정된 동작시간의 확보를 위하여, 상기 센스앰프구동제어신호를 전달받아 일정시간 딜레이시킨 구동제어신호로서 순차적으로 상기 제2센싱수단 및 제3 센싱수단을 구동시키는 딜레이수단을 구비하는 것을 특징으로 한다.The data bus line sense amplifier of the present invention includes: first sensing means for sensing a data signal loaded on a local data bus line under the control of the sense amplifier driving control signal; Second sensing means for sensing an output of the first sensing means; Third sensing means for sensing an output of the second sensing means and outputting it to a global data bus line; After the operation of the first sensing means before the second and the third sensing means is activated, in order to secure a stable operating time, the second driving control signal received by the sense amplifier drive control signal for a predetermined time delay in order to sequentially And a delay means for driving the sensing means and the third sensing means.
도 1은 일반적으로 사용되는 디램에서의 메모리 셀과 비트라인 센스앰프, 데이타 버스라인 센스앰프 및 각종 데이터 라인의 배치구조를 간략하게 도시한 개략도.1 is a schematic diagram illustrating a layout structure of a memory cell, a bit line sense amplifier, a data bus line sense amplifier, and various data lines in a commonly used DRAM.
도 2는 종래 기술에 따른 데이터 버스라인 센스앰프의 블록 구성도.2 is a block diagram of a data bus line sense amplifier according to the prior art.
도 3은 도 2에 도시된 구성을 갖는 데이터 버스라인 센스앰프의 데이터 센싱동작에 대한 시뮬레이션 결과도.FIG. 3 is a simulation result diagram of a data sensing operation of a data bus line sense amplifier having the configuration shown in FIG. 2. FIG.
도 4는 본 발명에 따른 데이터 버스라인 센스앰프의 블록 구성도.4 is a block diagram of a data bus line sense amplifier according to the present invention;
도 5는 도 4에 도시된 증폭수단의 일 예에 따른 회로 구성도.5 is a circuit diagram illustrating an example of the amplifier shown in FIG. 4.
도 6은 도 4에 도시된 구성을 갖는 데이터 버스라인 센스앰프의 데이터 센싱동작에 대한 시뮬레이션 결과도.FIG. 6 is a simulation result diagram of a data sensing operation of a data bus line sense amplifier having the configuration shown in FIG. 4. FIG.
도 7은 본 발명의 다른 실시예에 따른 데이터 버스라인 센스앰프의 블록 구성도.7 is a block diagram illustrating a data bus line sense amplifier according to another embodiment of the present invention.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
1: 비트라인 3: 비트라인 센스앰프의 입·출력 라인1: bit line 3: bit line input / output line of sense amplifier
5: 로컬 데이터 버스라인 7: 글로벌 데이터 버스라인5: Local data busline 7: Global data busline
10: 데이터 버스라인 센스앰프 12: 제1센스앰프10: data bus line sense amplifier 12: first sense amplifier
14: 제2 센스앰프 16: 딜레이부14: second sense amplifier 16: delay unit
18: 증폭부18: amplification unit
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.The above and other objects and features and advantages of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 4는 본 발명에 따른 데이터 버스라인 센스앰프의 블록 구성도를 도시한 것으로, 제1센스앰프(12), 제2센스앰프(14)와, 딜레이부(16) 및 상기 제1 및 제2 센스앰프(12, 14)의 사이에 접속된 별도의 증폭부(18)를 구비하여 구성한다.4 is a block diagram of a data bus line sense amplifier according to the present invention, wherein a first sense amplifier 12, a second sense amplifier 14, a delay unit 16, and the first and second ones are shown. A separate amplifier unit 18 connected between the sense amplifiers 12 and 14 is provided.
여기서, 상기 제1 센스앰프(12)는 비트라인 센스앰프를 거쳐 일차적으로 센싱 및 증폭된 해당 메모리 셀의 데이터 신호를 로컬 데이터 버스라인(LIO, /LIO)을 통해 전달받아 센스앰프 구동 제어신호(sa_stb)에 의해 일차적인 데이터 센싱동작을 수행하게 된다. 또한, 상기 증폭수부18)는 상기 센스앰프 구동제어신호(sa_stb)에 의해 활성화되어 상기 제1 센스앰프(12)를 거쳐 출력된 양측 데이터 신호(DO, /DO)의 전위를 일정수준 증폭시킨 후 , 일정 수준 증폭된 데이터 신호를 상기 제2 센스앰프(14)의 입력단으로 전달하게 된다.Here, the first sense amplifier 12 receives a data signal of a corresponding memory cell that is primarily sensed and amplified through a bit line sense amplifier through local data bus lines LIO and / LIO and receives a sense amplifier driving control signal ( sa_stb) performs a primary data sensing operation. In addition, the amplification unit 18 is activated by the sense amplifier driving control signal sa_stb and amplifies the potentials of both data signals DO and / DO output through the first sense amplifier 12 to a predetermined level. The data signal amplified to a certain level is transferred to the input terminal of the second sense amplifier 14.
그러면, 상기 제2 센스앰프(14)는 상기 센스앰프 구동 제어신호(sa_stb)의 활성화에 의해 상기 증폭부(18)를 거쳐 전달된 양측 데이터 신호를 전달받아 재센싱하여 글로벌 데이터 버스라인(GIO, /GIO)으로 출력하게 되는데, 이때 상기 딜레이부(16)에서는 상기 센스앰프 구동 제어신호(sa_stb)를 전달받아 일정 시간 딜레이된 제어신호(sa_stb_d)를 상기 제2 센스앰프(14)의 활성화 제어신호로 전달해 주므로써, 상기 제1 센스앰프(12)의 동작 이후 상기 제2 센스앰프(14)이 활성화되기 이전에 안정된 동작시간을 확보할 수 있도록 제어하고 있다.Then, the second sense amplifier 14 receives and re-senses both data signals transmitted through the amplifier 18 by the activation of the sense amplifier driving control signal sa_stb and re-senses the global data bus line GIO, / GIO), wherein the delay unit 16 receives the sense amplifier driving control signal sa_stb and transmits the control signal sa_stb_d delayed for a predetermined time to activate the control signal of the second sense amplifier 14. By transmitting to the control unit, it is controlled to ensure a stable operation time after the operation of the first sense amplifier 12 but before the second sense amplifier 14 is activated.
도 5는 도 4에 도시된 증폭부(18)의 일 예에 따른 회로 구성도를 도시한 것으로, 동 도면에 도시된 크로스 커플형 구조의 증폭기는 일 예에 불과할 뿐 증폭 기능을 갖는 기타 다른 구성으로도 구현이 가능하다고 할 수 있겠다. 또한, 이러한 증폭수단의 구성은 이미 공지된 사항이므로 자세한 구성 설명은 생략하기로 한다.FIG. 5 is a circuit diagram illustrating an example of the amplifier 18 shown in FIG. 4. The amplifier having the cross-coupled structure shown in FIG. 4 is only one example. It can be said that it can also be implemented. In addition, since the configuration of such amplification means is already known matters, detailed description of the configuration will be omitted.
도 6은 도 4에 도시된 구성을 갖는 데이터 버스라인 센스앰프의 데이터 센싱동작에 대한 시뮬레이션 결과도를 나타낸 것으로, 센스앰프 구동 제어신호(sa_stb)가'로직하이'로 활성화되는 동작구간에서 제2 센스앰프의 양측 입력단으로 전달되는 양측 데이터 신호(DO, /DO)의 전위가 전달에 앞서 증폭부(18)를 거쳐 일정수준 증폭되기 때문에 안정된 데이터 센싱동작이 가능한 전위차를 보이며 발생하는 것을나타낸다. 또한, 이에 따라 제2 센스앰프(14)가 정상적으로 데이터 센싱동작을 수행할 수 있게 되면서, 글로벌 데이터 버스라인(GIO)에 정확한 데이터 신호가 실리게 되는 것을 동 도면을 통해 확인할 수 있다.FIG. 6 is a diagram illustrating a simulation result of a data sensing operation of a data bus line sense amplifier having the configuration shown in FIG. 4, wherein a second operation is performed in an operation section in which the sense amplifier driving control signal sa_stb is activated as 'logic high'. Since the potentials of both data signals DO and / DO transmitted to both input terminals of the sense amplifier are amplified to a certain level through the amplifier 18 prior to transmission, this shows that a stable data sensing operation is performed with a potential difference. In addition, the second sense amplifier 14 is able to perform the normal data sensing operation, it can be confirmed through the figure that the correct data signal is loaded on the global data bus line (GIO).
도 7은 본 발명의 다른 실시예에 따른 데이터 버스라인 센스앰프의 블록 구성도를 도시한 것으로, 센스앰프(12)의 출력전위 신호(DO, /DO)를 센스앰프(14)로 전달하기에 앞서 이들 두 센스앰프(12, 14)의 사이에 추가적인 센스앰프(19)를 구비하여 구성한다. 이때, 상기 추가적인 센스앰프(19)의 구동 제어신호로는 상기 센스앰프 구동 제어신호(sa_stb)가 소정의 시간 딜레이된 신호(sa_stb_d1)를 사용하면 될 뿐, 기타 동작 과정은 도 4에 도시된 실시예에서와 동일한 방법으로 수행된다. 단 센스앰프(19)가 구동된 후 센스앰프(14)가 구동되도록, 즉 순차적으로 구동되도록 각각의 구동신호(sa_stb_d1)(sa_stb_d)들은 딜레이값이 결정되어진다.FIG. 7 is a block diagram of a data bus line sense amplifier according to another embodiment of the present invention. The output potential signals DO and / DO of the sense amplifier 12 are transferred to the sense amplifier 14. The additional sense amplifier 19 is provided between the two sense amplifiers 12 and 14. In this case, as the driving control signal of the additional sense amplifier 19, the sense amplifier driving control signal sa_stb may use only the delayed signal sa_stb_d1 for a predetermined time. It is performed in the same way as in the example. However, a delay value of each of the driving signals sa_stb_d1 and sa_stb_d is determined so that the sense amplifier 14 is driven after the sense amplifier 19 is driven, that is, sequentially driven.
이상에서 설명한 바와 같이 본 발명에 따른 데이터 버스라인 센스앰프에 의하면, 제1 센스앰프를 거쳐 출력된 데이터 신호의 전위를 제2 센스앰프로 전달하기에 앞서 미리 일정수준 증폭시켜 전달해 주므로써, 로컬 데이터 버스라인의 활성화 시간이 매우 짧은 고속 동작용 메모리에서 보다 향상된 데이터 센싱율을 갖고 고속의 데이터 센싱동작을 안정하게 수행할 수 있는 매우 뛰어난 효과가 있다.As described above, according to the data busline sense amplifier according to the present invention, the potential of the data signal output through the first sense amplifier is amplified and delivered in advance before being transferred to the second sense amplifier, thereby providing local data. In the high speed operation memory having a very short activation time of the bus line, the data sensing rate is improved and a high speed data sensing operation can be stably performed.
아울러, 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할것이며, 이러한 수정 변경 등은 이하의 특허청구의 범위에 속하는 것으로 보아야 할 것이다.In addition, preferred embodiments of the present invention are disclosed for the purpose of illustration, those skilled in the art will be able to make various modifications, changes, additions, etc. within the spirit and scope of the present invention, such modifications and changes belong to the following claims Should be seen.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0084436A KR100377169B1 (en) | 2000-12-28 | 2000-12-28 | Data bus line sense amplifiers |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0084436A KR100377169B1 (en) | 2000-12-28 | 2000-12-28 | Data bus line sense amplifiers |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020055080A KR20020055080A (en) | 2002-07-08 |
| KR100377169B1 true KR100377169B1 (en) | 2003-03-26 |
Family
ID=27687831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0084436A KR100377169B1 (en) | 2000-12-28 | 2000-12-28 | Data bus line sense amplifiers |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100377169B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7248517B2 (en) | 2004-12-08 | 2007-07-24 | Samsung Electronics Co., Ltd. | Semiconductor memory device having local data line pair with delayed precharge voltage application point |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100863032B1 (en) * | 2007-08-14 | 2008-10-13 | 주식회사 하이닉스반도체 | Data bus sense-amplifier circuit |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0676579A (en) * | 1991-03-04 | 1994-03-18 | Toshiba Corp | Semiconductor storage device |
| JPH06349292A (en) * | 1993-06-08 | 1994-12-22 | Sharp Corp | Semiconductor memory |
| JPH07147096A (en) * | 1993-11-22 | 1995-06-06 | Ricoh Co Ltd | Sense circuit |
| JPH11162177A (en) * | 1997-12-01 | 1999-06-18 | Nec Ic Microcomput Syst Ltd | Sense amplifier circuit |
| KR20000044577A (en) * | 1998-12-30 | 2000-07-15 | 김영환 | Self-equalizing synchronous sram |
| KR20010061379A (en) * | 1999-12-28 | 2001-07-07 | 박종섭 | Sense amplifier driving controller |
-
2000
- 2000-12-28 KR KR10-2000-0084436A patent/KR100377169B1/en not_active IP Right Cessation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0676579A (en) * | 1991-03-04 | 1994-03-18 | Toshiba Corp | Semiconductor storage device |
| JPH06349292A (en) * | 1993-06-08 | 1994-12-22 | Sharp Corp | Semiconductor memory |
| JPH07147096A (en) * | 1993-11-22 | 1995-06-06 | Ricoh Co Ltd | Sense circuit |
| JPH11162177A (en) * | 1997-12-01 | 1999-06-18 | Nec Ic Microcomput Syst Ltd | Sense amplifier circuit |
| KR20000044577A (en) * | 1998-12-30 | 2000-07-15 | 김영환 | Self-equalizing synchronous sram |
| KR20010061379A (en) * | 1999-12-28 | 2001-07-07 | 박종섭 | Sense amplifier driving controller |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7248517B2 (en) | 2004-12-08 | 2007-07-24 | Samsung Electronics Co., Ltd. | Semiconductor memory device having local data line pair with delayed precharge voltage application point |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020055080A (en) | 2002-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100295126B1 (en) | Semiconductor memory device having dynamic data amplifier circuit capable of reducing power dissipation | |
| US7821857B2 (en) | Input/output line sense amplifier and semiconductor memory device using the same | |
| KR910008101B1 (en) | Feedback type data output circuit of semiconductor memory device | |
| US7477558B2 (en) | Semiconductor memory device, a local precharge circuit and method thereof | |
| US9455002B2 (en) | Amplifying circuit and semiconductor memory device including the same | |
| US8953400B2 (en) | Data control circuit | |
| US6771550B2 (en) | Semiconductor memory device with stable precharge voltage level of data lines | |
| US7193913B2 (en) | Sense amplifier circuit and read/write method for semiconductor memory device | |
| KR100349371B1 (en) | Method of prefetch and restore in semiconductor memory device and circuit thereof | |
| KR100935720B1 (en) | Input output line sense amplifier and semiconductor device | |
| US6879533B2 (en) | Integrated circuit memory devices including active load circuits and related methods | |
| US7764557B2 (en) | Sense amplifier driving circuit and semiconductor device having the same | |
| KR100377169B1 (en) | Data bus line sense amplifiers | |
| KR0184480B1 (en) | Data output buffer control circuit | |
| US9401185B1 (en) | Sense amplifier and semiconductor device including the same | |
| US7525859B2 (en) | Sense amplifier of semiconductor memory device | |
| KR100732287B1 (en) | A semiconductor memory device driver by a packet command | |
| KR20010059962A (en) | Semiconductor memory device | |
| KR101052928B1 (en) | Semiconductor memory device | |
| JPH09330591A (en) | Sense amplifier driving circuit | |
| KR100743621B1 (en) | Sense amplifier using low power | |
| KR20060084046A (en) | Semiconductor memory device | |
| KR20010093475A (en) | Input/output sense amplifier circuit of a semiconductor memory device | |
| KR20080078258A (en) | Semiconductor memory device having local data line sense amplifier for improving high speed sensing operation | |
| KR20030023339A (en) | Semiconductor memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110222 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |