KR20030023339A

KR20030023339A - Semiconductor memory device

Info

Publication number: KR20030023339A
Application number: KR1020010056501A
Authority: KR
Inventors: 이준표; 박영기
Original assignee: 주식회사 하이닉스반도체
Priority date: 2001-09-13
Filing date: 2001-09-13
Publication date: 2003-03-19

Abstract

PURPOSE: A semiconductor memory device is provided to prevent the misoperation of the semiconductor memory device by reducing an amount of peak noise generated during an initial operation of the sense amplifier, by arranging the sense amplifier driving power to control an external power voltage(Vdd) stably by comparing the external power voltage(Vdd) with a reference voltage(Vcc) to operate the sense amplifier stably. CONSTITUTION: A semiconductor memory device includes a sense amplifier driving power block(100) for receiving an activation signal and an external power voltage and for controlling the external power voltage as a driving voltage of the sense amplifier and a sense amplifier block(200) for sensing and amplifying a data signal and a data bar signal by being applied the output level from the sense amplifier driving power block(100).

Description

Semiconductor Memory Device {SEMICONDUCTOR MEMORY DEVICE}

본 발명은 반도체 메모리 장치에 관한 것으로, 특히 센스 앰프 동작 초기시 발생하는 피크 노이즈를 줄일 수 있는 반도체 메모리 장치의 센스 앰프에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor memory device, and more particularly, to a sense amplifier of a semiconductor memory device capable of reducing peak noise generated at the beginning of a sense amplifier operation.

일반적으로, 센스 앰프는 셀 어레이(cell array)에 저장되어 있는 미세한 데이타 신호가 비트 라인 및 비트바 라인(또는 데이타 라인 및 데이타바 라인)에 각각 실리게 되면 이를 감지·증폭한 후에 데이타 출력버퍼로 전달하기 위한 회로로서, 셀에서 전달된 데이타의 작은 전위차를 정확히 감지하여 단시간 내에 증폭하여 다음 회로로 전달해 주도록 설계된다.In general, a sense amplifier detects and amplifies a fine data signal stored in a cell array on a bit line and a bit bar line (or a data line and a data bar line), and then sends the data to the data output buffer. As a circuit for transmitting, it is designed to accurately sense a small potential difference of data transmitted from a cell, amplify it within a short time, and deliver it to the next circuit.

참고로, 반도체 메모리의 셀에 저장된 데이타가 밖으로 독출되는 과정을 살펴보면, 먼저 로오 어드레스가 입력되면 이 어드레스에 해당하는 워드 라인이 액티브되고 일정한 시간후에 비트라인 센스 앰프가 동작하여 액티브된 워드 라인의 셀 데이터를 래치(latch) 시킨다.(이 시간이 로오 액티브 시간(tRCD)). 이후 컬럼 어드레스가 입력되면 그중 선택된 비트 라인 센스앰프의 정보를 데이터 라인을 통해서 데이터라인 센스앰프로 보내 증폭한 후 데이타 출력 버퍼쪽으로 전송하게 된다.For reference, when a data stored in a cell of a semiconductor memory is read out, first, when a row address is input, a word line corresponding to the address is activated, and a bit line sense amplifier operates after a predetermined time, thereby operating the cell of the active word line. Latch the data (this is the row active time (tRCD)). Then, when the column address is input, the information of the selected bit line sense amplifier is transmitted to the data line sense amplifier through the data line, amplified, and transmitted to the data output buffer.

그러면 첨부 도면을 참조하여 종래의 센스 앰프의 동작 및 구성에 대해 설명하고 그에 따른 문제점에 대해 알아보기로 한다.Next, the operation and configuration of a conventional sense amplifier will be described with reference to the accompanying drawings, and the problems thereof will be described.

도 1은 종래의 센스 앰프를 도시한 회로도로서, 센스 앰프를 구동하는 풀업 구동단(P3)과 풀다운 구동단(N3)을 구비한다. 상기 풀업 구동단(P3)은 센스앰프 인에이블 신호(ceb)가 '로우'로 액티브될 때 전원전압(Vcc)을 센스 앰프의 풀업 바이어스 노드(Nd3)로 전달한다. 그리고, 상기 센스앰프 인에이블 신호(ceb)에 의해 풀다운 구동단(N3)이 구동되어 센스 앰프의 풀다운 바이어스 전위 노드(Nd4)의 전하를 접지전압(Vss)으로 빼내어 줌으로써 센스 앰프를 구동시키게 된다.1 is a circuit diagram showing a conventional sense amplifier, and includes a pull-up driving stage P3 and a pull-down driving stage N3 for driving a sense amplifier. The pull-up driving stage P3 transfers the power supply voltage Vcc to the pull-up bias node Nd3 of the sense amplifier when the sense amplifier enable signal ceb is activated 'low'. The pull-down driving terminal N3 is driven by the sense amplifier enable signal ceb to drive the sense amplifier by extracting the charge of the pull-down bias potential node Nd4 of the sense amplifier to the ground voltage Vss.

이때, 데이타 신호(Data)와 데이타바 신호(/Data)를 입력으로 하는 센스 앰프는 이들 데이타 신호를 인식하여 전원전압(Vcc)과 접지전압(Vss)으로 증폭시켜 출력한다. 만약, 데이타 신호(Data)가 '로우'이고 데이타바 신호(/Data)가 '하이'라 하면, PMOS 트랜지스터(P2) 및 NMOS 트랜지스터(N1)가 턴온되고, 반면 PMOS 트랜지스터(P1)와 NMOS 트랜지스터(N2)가 턴오프되어 데이타 신호(Data)를 출력하는 노드(Nd1)는 접지전압으로 증폭되고 데이타바 신호(/Data)를 출력하는 노드(Nd2)는 전원전압으로 증폭된다.At this time, the sense amplifier which inputs the data signal Data and the data bar signal / Data recognizes these data signals and amplifies them to the power supply voltage Vcc and the ground voltage Vss. If the data signal Data is low and the data bar signal / Data is high, the PMOS transistor P2 and the NMOS transistor N1 are turned on, while the PMOS transistor P1 and the NMOS transistor are turned on. The node Nd1 outputting the data signal Data is amplified by the ground voltage and the node Nd2 outputting the databar signal / Data is amplified by the power supply voltage.

그러나, 센스 앰프의 동작 초기시, 많은 비트 라인을 프리차아지 전압에서 전원전압(Vcc) 및 접지전압(Vss)으로 전이(develop)하면서 전하량의 변화가 일어나 많은 전류가 발생하며, 이로인해 전원전압(Vcc) 및 접지전압(Vss)단에 피크전류에 의한 심한 노이즈가 생기는 문제점이 발생하였다.However, at the initial stage of the operation of the sense amplifier, a large amount of electric charge is generated due to a change in the charge amount as a result of the transition of many bit lines from the precharge voltage to the power supply voltage (Vcc) and the ground voltage (Vss). There was a problem that severe noise was generated by the peak current at the (Vcc) and the ground voltage (Vss) terminals.

특히, 전원전압(Vcc)이 3.3V가 입력이 됐을 때 안정된 센싱이 이루어지는데, 상기 전원전압(Vcc)이 3.3V 이상인 3.7V 정도의 전원전압이 인가되면 더욱 심한 노이즈가 발생하였다. 즉, 도 2에 도시된 바와같이 센싱동작 초기시 전원전압(Vcc) 및 접지전압(Vss)에 피크 노이즈가 생성된다.In particular, stable sensing occurs when the power supply voltage Vcc is 3.3 V. When the power supply voltage Vcc is about 3.3 V or more, a more severe noise is generated. That is, as shown in FIG. 2, peak noise is generated at the power supply voltage Vcc and the ground voltage Vss at the initial sensing operation.

따라서, 상기 문제점을 해결하기 위한 본 발명의 목적은 센스 앰프의 구동 전원을 컨트롤하여 센스앰프 동작 초기시 피크 노이즈를 줄일 수 있는 반도체 메모리 장치를 제공하는 데 있다.Accordingly, an object of the present invention to solve the above problems is to provide a semiconductor memory device that can reduce the peak noise at the beginning of the sense amplifier operation by controlling the driving power supply of the sense amplifier.

도 1은 종래의 반도체 메모리 장치의 센스앰프 회로도.1 is a sense amplifier circuit diagram of a conventional semiconductor memory device.

도 2는 도 1의 센스앰프의 문제점을 설명하기 위한 동작 타이밍도.2 is an operation timing diagram for explaining the problem of the sense amplifier of FIG.

도 3은 본 발명의 반도체 메모리 장치를 설명하기 위한 회로도.3 is a circuit diagram illustrating a semiconductor memory device of the present invention.

도 4는 도 3의 동작 타이밍도.4 is an operation timing diagram of FIG. 3.

* 도면의 주요 부분에 대한 부호 설명 *Explanation of symbols on the main parts of the drawings

100 : 센스앰프 구동전원부100: sense amplifier driving power supply

110 : 전원구동결정회로부110: power driving decision circuit

200 : 센스앰프부200: sense amplifier unit

상기 목적 달성을 위한 본 발명의 반도체 메모리 장치에 있어서, 반도체 메모리 장치에 있어서, 활성화 신호 및 외부전원전압을 수신하여 상기 외부전원전압을 센스앰프의 구동전압으로 컨트롤하는 센스앰프 구동전원부와, 상기 센스앰프 구동전원부로부터의 출력레벨을 인가받아 데이타 신호와 데이타바 신호를 센싱 및 증폭시키는 센스앰프부를 포함하는 것을 특징으로 한다.In the semiconductor memory device of the present invention for achieving the above object, in the semiconductor memory device, a sense amplifier driving power supply unit for receiving the activation signal and the external power supply voltage to control the external power supply voltage to the drive voltage of the sense amplifier, and the sense And a sense amplifier unit for sensing and amplifying a data signal and a data bar signal by receiving an output level from the amplifier driving power supply unit.

이때, 상기 센스앰프 구동전원부는 상기 외부전원전압이 센스앰프를 안정하게 동작시킬 수 있는 기준전압 보다 크면 적어도 0V 이상을 출력하는 제1 전압레벨 및, 적어도 상기 기준전압 이하인 제2 전압레벨을 출력하는 전원구동결정회로부와,상기 제1 전압레벨과 제2 전압레벨이 각각 입력되어 상기 외부전원전압을 컨트롤하는 풀업 PMOS 트랜지스터와 풀다운 NMOS 트랜지스터를 포함하는 것을 특징으로 한다. 이때, 상기 전원구동결정회로부는 상기 외부전원전압이 상기 기준전압보다 낮으면 상기 제1 전압레벨은 0V 전압레벨을 출력하고, 상기 제2 전압레벨은 상기 외부전원전압 레벨을 출력하는 것을 특징으로 한다.In this case, the sense amplifier driving power supply unit outputs a first voltage level for outputting at least 0V and a second voltage level at least equal to or less than the reference voltage when the external power supply voltage is greater than a reference voltage capable of stably operating the sense amplifier. And a pull-up PMOS transistor and a pull-down NMOS transistor for inputting the first voltage level and the second voltage level, respectively, to control the external power voltage. In this case, when the external power supply voltage is lower than the reference voltage, the power driving decision circuit unit outputs the 0V voltage level, and the second voltage level outputs the external power supply voltage level. .

이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, with reference to the accompanying drawings, preferred embodiments of the present invention will be described in detail.

도 3은 본 발명의 반도체 메모리 장치를 설명하기 위한 회로도이고, 도 4는 도 3의 동작타이밍도를 나타낸 것으로 외부전원전압(Vdd)이 3.7V이고 기준전압(Vcc)이 3.3V인 경우를 예를 들어 나타낸 것이다.FIG. 3 is a circuit diagram illustrating a semiconductor memory device of the present invention, and FIG. 4 illustrates an operation timing diagram of FIG. 3, wherein an external power supply voltage Vdd is 3.7V and a reference voltage Vcc is 3.3V. For example.

도 3 및 도 4에 도시된 바와같이, 본 발명에 따른 반도체 메모리 장치는 센스앰프 구동전원부(100)와 센스앰프부(200)를 구비한다.As shown in FIG. 3 and FIG. 4, the semiconductor memory device according to the present invention includes a sense amplifier driving power supply unit 100 and a sense amplifier unit 200.

센스앰프 구동전원부(100)는 활성화 신호(act)와 외부전원전압(Vdd)을 수신하여 센스앰프 인에이블 전, 즉 워드라인이 활성화되어 데이타가 비트라인에 실린다음, 센스앰프가 인에이블 되기까지의 6ns 이전에 외부전원전압(Vdd)이 센스앰프를 안정하게 동작시킬 수 있는 기준전압(Vcc)보다 크면 적어도 0V 이상을 출력하는 제1 전압레벨(Vcsp) 및, 적어도 기준전압(Vcc) 이하인 제2 전압레벨(Vcsn)을 출력하는 전원구동결정회로부(110)를 포함한다.The sense amplifier driving power supply unit 100 receives the activation signal act and the external power supply voltage Vdd, and before the sense amplifier is enabled, that is, the word line is activated and data is loaded on the bit line, until the sense amplifier is enabled. If the external power supply voltage Vdd is greater than the reference voltage Vcc capable of stably operating the sense amplifier before 6 ns, the first voltage level Vcsp for outputting at least 0 V and at least the reference voltage Vcc or less. And a power source driving determination circuit unit 110 for outputting two voltage levels Vcsn.

이때, 전원구동결정회로부(110)는 외부전원전압(Vdd)이 기준전압(Vcc)보다 낮으면 제1 전압레벨(Vcsp)은 0V를 출력하고, 제2 전압레벨(Vcsn)은 외부전원전압(Vdd) 레벨을 출력한다. 예를들면, 활성화 신호(act)가 로우레벨로 활성화되면 기준전압이 3.3V 일때 외부전원전압이 3.7V가 입력되면 제1 전압레벨(Vcsp)은 1V가 되고 제2 전압레벨(Vcsn)은 2.7V가 되며, 외부전원전압이 2.9V이면 제1 전압레벨은 0V가 되고 제2 전압레벨은 2.9V가 된다.At this time, when the external power supply voltage Vdd is lower than the reference voltage Vcc, the power driving decision circuit unit 110 outputs 0 V and the second voltage level Vcsn is the external power supply voltage (Vcsn). Vdd) Output the level. For example, when the activation signal act is activated at a low level, when the reference voltage is 3.3V, when the external power supply voltage is 3.7V, the first voltage level Vcsp becomes 1V and the second voltage level Vcsn is 2.7. When the external power supply voltage is 2.9V, the first voltage level is 0V and the second voltage level is 2.9V.

또한, 센스앰프 구동전원부(100)는 상기 제1 전압레벨과 제2 전압레벨이 각각 입력되어 외부전원전압(Vdd)을 컨트롤하는 풀업 PMOS 트랜지스터(PM1)와 풀다운 NMOS 트랜지스터(NM1)를 포함한다. 이것은 외부전원전압(Vdd)이 기준전압(Vcc)보다 크면 제1 전압레벨(Vcsp)과 제2 전압레벨(Vcsn)에 의해 모스 채널 저항이 증가되므로 외부전원전압(Vdd)을 기준전압(Vcc)레벨로 출력할 수 있다. 이에따라, 전원 구동성이 작아져 외부전원전압(Vdd)의 피크 노이즈의 감소를 가져올 수 있다.In addition, the sense amplifier driving power supply unit 100 includes a pull-up PMOS transistor PM1 and a pull-down NMOS transistor NM1 to which the first voltage level and the second voltage level are respectively input to control the external power supply voltage Vdd. When the external power supply voltage Vdd is greater than the reference voltage Vcc, the MOS channel resistance is increased by the first voltage level Vcsp and the second voltage level Vcsn. Therefore, the external power supply voltage Vdd is referred to as the reference voltage Vcc. Can be output as a level. As a result, the power supply driveability is reduced, resulting in a reduction in peak noise of the external power supply voltage Vdd.

이러한 풀업 PMOS 트랜지스터(PM1)과 풀다운 NMOS 트랜지스터(NM1)에 각각 연결되어 센스 앰프부(200)를 구동하는 풀업 구동단(P3)과 풀다운 구동단(N3)을 구비한다.A pull-up driving stage P3 and a pull-down driving stage N3 connected to the pull-up PMOS transistor PM1 and the pull-down NMOS transistor NM1 respectively to drive the sense amplifier unit 200 are provided.

상기 풀업 구동단(P3)은 센스앰프 인에이블 신호(ceb)가 '로우'로 액티브될 때 센스앰프 구동전원부(100)로부터의 전압레벨을 센스 앰프의 풀업 바이어스노드(Nd3)로 전달한다. 그리고, 상기 센스앰프 인에이블 신호(ceb)에 의해 풀다운 구동단(N3)이 구동되어 센스 앰프의 풀다운 바이어스 전위 노드(Nd4)의 전하를 접지전압(Vss)으로 빼내어 줌으로써 센스 앰프부(200)를 구동시키게 된다.The pull-up driving stage P3 transfers the voltage level from the sense amplifier driving power supply unit 100 to the pull-up bias node Nd3 of the sense amplifier when the sense amplifier enable signal ceb is activated 'low'. In addition, the pull-down driving terminal N3 is driven by the sense amplifier enable signal ceb to extract the charge of the pull-down bias potential node Nd4 of the sense amplifier to the ground voltage Vss, thereby removing the sense amplifier unit 200. Will be driven.

이때, 데이타 신호(Data)와 데이타바 신호(/Data)를 입력으로 하는 센스 앰프는 이들 데이타 신호를 인식하여 센스앰프 구동전원부(100)의 출력레벨과 접지전압(Vss)으로 증폭시켜 출력한다. 만약, 데이타 신호(Data)가 '로우'이고 데이타바 신호(/Data)가 '하이'라 하면, PMOS 트랜지스터(P2) 및 NMOS 트랜지스터(N1)가 턴온되고, 반면 PMOS 트랜지스터(P1)와 NMOS 트랜지스터(N2)가 턴오프되어 데이타 신호(Data)를 출력하는 노드(Nd1)는 접지전압으로 증폭되고 데이타바 신호(/Data)를 출력하는 노드(Nd2)는 센스앰프 구동전원부(100)의 출력레벨로 증폭된다.At this time, the sense amplifier which inputs the data signal Data and the data bar signal / Data recognizes these data signals and amplifies them to the output level and the ground voltage Vss of the sense amplifier driving power supply unit 100. If the data signal Data is low and the data bar signal / Data is high, the PMOS transistor P2 and the NMOS transistor N1 are turned on, while the PMOS transistor P1 and the NMOS transistor are turned on. The node Nd1, where N2 is turned off to output the data signal Data, is amplified to the ground voltage, and the node Nd2, which outputs the databar signal / Data, is the output level of the sense amplifier driving power supply 100. Is amplified.

한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.On the other hand, the present invention described above is not limited to the above-described embodiment and the accompanying drawings, it is possible that various substitutions, modifications and changes within the scope without departing from the technical spirit of the present invention. It will be apparent to those of ordinary skill in Esau.

본 발명의 반도체 메모리 장치에 의하면, 외부전원전압(Vdd)과 센스앰프부를 안정하게 동작시킬 수 있는 기준전압(Vcc)을 비교하여 상기 외부전원전압(Vdd)를 안정되게 컨트롤하는 센스앰프 구동전원(100)을 배치함으로써, 센스앰프부의 동작 초기에 발생하는 피크 노이즈량을 줄여 반도체 메모리 장치의 오동작을 방지할 수 있다.According to the semiconductor memory device of the present invention, the sense amplifier driving power supply for stably controlling the external power supply voltage (Vdd) by comparing the external power supply voltage (Vdd) and the reference voltage (Vcc) that can operate the sense amplifier unit stably ( By arranging 100), the amount of peak noise generated at the beginning of the operation of the sense amplifier unit can be reduced to prevent malfunction of the semiconductor memory device.

Claims

In a semiconductor memory device,

A sense amplifier driving power supply unit configured to receive an activation signal and an external power supply voltage and control the external power supply voltage to a driving voltage of a sense amplifier;

And a sense amplifier unit configured to receive an output level from the sense amplifier driving power supply unit to sense and amplify a data signal and a data bar signal.

The method of claim 1,

The sense amplifier driving power supply unit drives a first voltage level outputting at least 0 V and a second voltage level at least equal to or less than the reference voltage when the external power supply voltage is greater than a reference voltage capable of stably operating the sense amplifier. Decision circuit section,

And a pull-up PMOS transistor and a pull-down NMOS transistor configured to input the first voltage level and the second voltage level to control the external power supply voltage, respectively.

The method of claim 2,

And the power supply driving determining circuit unit outputs a voltage level of 0V and the second voltage level outputs the external power supply voltage level when the external power supply voltage is lower than the reference voltage. Device.