KR20010004550A - Data output buffer - Google Patents

Data output buffer Download PDF

Info

Publication number
KR20010004550A
KR20010004550A KR1019990025240A KR19990025240A KR20010004550A KR 20010004550 A KR20010004550 A KR 20010004550A KR 1019990025240 A KR1019990025240 A KR 1019990025240A KR 19990025240 A KR19990025240 A KR 19990025240A KR 20010004550 A KR20010004550 A KR 20010004550A
Authority
KR
South Korea
Prior art keywords
pull
data
driver
output
output buffer
Prior art date
Application number
KR1019990025240A
Other languages
Korean (ko)
Inventor
김시홍
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019990025240A priority Critical patent/KR20010004550A/en
Publication of KR20010004550A publication Critical patent/KR20010004550A/en

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/00007—Time or data compression or expansion
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/00992—Circuits for stereophonic or quadraphonic recording or reproducing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10037—A/D conversion, D/A conversion, sampling, slicing and digital quantisation or adjusting parameters thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/00007—Time or data compression or expansion
    • G11B2020/00014—Time or data compression or expansion the compressed signal being an audio signal
    • G11B2020/00057—MPEG-1 or MPEG-2 audio layer III [MP3]

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)

Abstract

PURPOSE: A data-output buffer is provided to prevent noises due to an over-shoot and an under-shoot of output waveform. CONSTITUTION: A data-output buffer comprises a pull-up driver(P1), a pull-down driver(N1), a driver-controller(10) and a pre-charger(N4). The pull-up driver(P1) outputs a 'High' data signal through an output terminal(0ut). The pull-down driver(N1) outputs a logic low data signal through the output terminal(out). The driver-controller(10) enables the pull-up driver(P1) when an output enable signal(out_reset) is in logic low state and a data signal is in logic high state. The driver-controller(10) enables the pull-down driver(N1) when the output enable signal(out_reset) is in logic low state and a data signal is in logic low state. The pre-charger(N4) pre-charges the output terminal(out) as a half potential(Vdd/2) during a stand-by mode. Thereby, noises due to an over-shoot and an under-shoot of output waveform can be prevented.

Description

데이타 출력 버퍼{Data output buffer}Data output buffer

본 발명은 반도체 메모리 코어(Core)에서 독출된 리드(read) 데이타를 버퍼링(buffering)하여 인터페이스(Interface)로 전해주는 데이타 출력 버퍼에 관한 것으로, 보다 상세하게는 풀 스윙(full swing)으로 동작하는 출력단의 전위레벨을 대기 모드시 반전위(half Vdd)로 프리차지시킴으로써, 출력파형이 출렁거림(오버슈트 또는 언더슈트)으로 인한 노이즈 발생으로 칩이 오동작되는 것을 방지시키고 동작 속도를 향상시킨 데이타 출력 버퍼에 관한 것이다.The present invention relates to a data output buffer that buffers read data read from a semiconductor memory core to an interface, and more particularly, operates in a full swing. By precharging the potential level of the output stage to half Vdd in standby mode, the output waveform prevents the chip from malfunctioning due to noise caused by slack (overshoot or undershoot) and improves the operation speed. It is about a buffer.

도 1은 종래의 메모리 소자에서 사용하고 있는 데이타 출력 버퍼의 회로구성도이다.1 is a circuit configuration diagram of a data output buffer used in a conventional memory device.

도시한 바와 같이, 종래의 데이타 출력 버퍼는 출력 단자(out)로 데이타 신호 '1(하이)'을 출력해 주는 풀업 드라이버(P1)와, 상기 출력 단자(out)로 데이타 신호 '0(로우)'을 출력해 주는 풀다운 드라이버(N1)로 구성되어 있다. 그리고, 데이타 출력 버퍼 인에이블 신호(out_reset)에 의해 메모리 코어로부터 독출된 리드 데이타를 입력받아 이 입력된 리드 데이타의 전위레벨에 의해 상기 풀업(P1) 또는 풀다운(N1) 드라이버 중 1개를 선택적으로 구동시켜 주는 데이타출력버퍼 제어회로부(10)로 구성되어 있다.As shown, a conventional data output buffer includes a pull-up driver P1 for outputting a data signal '1 (high)' to an output terminal (out), and a data signal '0 (low) to the output terminal (out). It consists of a pull-down driver (N1) that outputs'. The read data read from the memory core is input by the data output buffer enable signal out_reset, and one of the pull-up (P1) and pull-down (N1) drivers is selectively selected by the potential level of the input read data. And a data output buffer control circuit section 10 for driving.

상기 데이타출력버퍼 제어회로부(10)는 출력 인에이블 신호(out_reset)가 '로우'일때 데이타 신호가 '하이'이면 상기 풀업 드라이버(P1)를 구동시켜 출력단자(out)로 '하이'를 출력하고, 상기 출력 인에이블 신호(out_reset)가 '로우'일때 데이타 신호가 '로우'이면 상기 풀다운 드라이버(N1)를 구동시켜 출력단자(out)로 '로우'를 출력하도록 구성되어 있다.The data output buffer control circuit unit 10 outputs a 'high' to the output terminal (out) by driving the pull-up driver P1 when the data signal is 'high' when the output enable signal (out_reset) is 'low'. When the data enable signal is low when the output enable signal out_reset is low, the pull-down driver N1 is driven to output low to the output terminal out.

여기서, 상기 데이타 신호(Data)는 메모리 코어(도시하지 않음)에서 출력된 리드 데이타를 증폭시켜 주는 비트라인 센스앰프(BL S/A) 또는 데이타 버스 센스 앰프(DB S/A)를 거쳐 나온 출력신호이고, 제어 신호(out_reset)는 출력 인에이블 신호로써 데이타 출력 버퍼를 턴 온/오프(turn-on/off)시키는데 역할을 한다.The data signal Data is output through a bit line sense amplifier (BL S / A) or a data bus sense amplifier (DB S / A) that amplifies read data output from a memory core (not shown). Signal, and the control signal out_reset serves as an output enable signal to turn on / off the data output buffer.

상기 데이타 출력 버퍼는 out_reset 신호가 '로우(L)' 상태에서 독출된 리드 데이타 신호를 버퍼링하여 출력하도록 한다.The data output buffer buffers and outputs the read data signal read while the out_reset signal is 'low'.

out_reset 신호가 '로우(L)' 상태에서 독출된 리드 데이타 신호(Data)가 '하이(H)'이면, PMOS형 트랜지스터(P2)를 통해 노드(Nd2)로 전원전위(Vdd)가 공급되고 따라서 인버터(INV1)에 의해 반전된 신호에 의해 PMOS형 트랜지스터로 구성된 풀업 드라이버(P1)를 구동시키게 된다. 이때, NMOS형 트랜지스터로 이루어진 풀다운 드라이버(N1)는 PMOS(P3) 및 NMOS(N3)형 트랜지스터에 의해 인버터로 구성된 풀다운 드라이버(N1) 제어회로가 모두 오프됨으로써 턴-오프된다.When the read data signal Data read out while the out_reset signal is 'low' is 'high', the power supply potential Vdd is supplied to the node Nd2 through the PMOS transistor P2. The signal inverted by the inverter INV1 drives the pull-up driver P1 composed of the PMOS transistor. At this time, the pull-down driver N1 composed of the NMOS transistor is turned off by turning off both the PMOS P3 and the pull-down driver N1 control circuit composed of the inverter by the NMOS N3 transistor.

한편, out_reset 신호가 '로우(L)' 상태에서 독출된 리드 데이타 신호(Data)가 '로우(L)'이면, PMOS형 트랜지스터(P3)를 통해 노드(Nd3)로 전원전위(Vdd)가 공급되어 NMOS형 트랜지스터로 구성된 풀다운 드라이버(N1)를 구동시키게 된다. 이때, PMOS형 트랜지스터로 이루어진 풀업 드라이버(P1)는 PMOS(P2) 및 NMOS(N2)로 구성된 풀업 드라이버(P1) 제어회로가 모두 오프됨으로써 턴-오프된다.On the other hand, when the read data signal Data read while the out_reset signal is 'low' is 'low', the power supply potential Vdd is supplied to the node Nd3 through the PMOS transistor P3. Thus, the pull-down driver N1 composed of NMOS transistors is driven. At this time, the pull-up driver P1 composed of the PMOS transistors is turned off by turning off all of the control circuits of the pull-up driver P1 composed of the PMOS P2 and the NMOS N2.

그러나, 이와 같이 구성된 종래의 데이타 출력 버퍼에 있어서는, 출력전압레벨이 풀업 드라이버단과 풀다운 드라이버단에 의해 풀스윙으로 동작함으로써 외부전원전압이 높은 전원전압의 경우에는 상기 풀-업/풀-다운 드라이버가 구동되면서 초기에 큰 전류가 출력로드로 흐르게 되며, 이에따라 출력로드와 전원전압 또는 접지전압 파워라인의 저항과 패키지 리드 프래임(package lead frame)의 인덕턴스(L)에 의하여 파워(Vcc 또는 Vss)라인이 바운싱(bouncing)되고, 출력파형이 출렁거림(오버슈트 또는 언더슈트)으로 인한 노이즈 발생으로 칩이 오동작이 생길 수 있는 문제점이 있었다. 또한, 출력전압레벨이 풀업 드라이버단과 풀다운 드라이버단에 의해 풀스윙으로 동작함으로써 동작 속도를 떨어뜨리는 문제점이 있었다.However, in the conventional data output buffer configured as described above, the pull-up / pull-down driver is output when the output voltage level is pulled by the pull-up driver stage and the pull-down driver stage. During operation, a large current initially flows to the output load. Accordingly, the power (Vcc or Vss) line is formed by the resistance of the output load, the supply voltage or the ground voltage power line, and the inductance (L) of the package lead frame. There is a problem that the chip may malfunction due to noise caused by bouncing and the output waveform slumping (overshoot or undershoot). In addition, there is a problem in that the operating voltage is lowered by operating the pull voltage by the pull-up driver stage and the pull-down driver stage.

따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 풀 스윙으로 동작하는 출력단의 전위레벨을 대기 모드시 반전위(half Vdd)로 프리차지시킴으로써, 출력파형이 출렁거림(오버슈트 또는 언더슈트)으로 인한 노이즈 발생으로 칩이 오동작되는 것을 방지시키고 동작 속도를 향상시킨 데이타 출력 버퍼를 제공하는데 있다.Accordingly, the present invention has been made to solve the above problems, and an object of the present invention is to precharge the potential level of the output stage operating in full swing to a half Vdd in the standby mode, whereby the output waveform is ragged (over). It is to provide a data output buffer which prevents the chip from malfunctioning due to the noise generated by the chute or undershoot and improves the operation speed.

도 1은 종래의 데이타 출력 버퍼의 회로도1 is a circuit diagram of a conventional data output buffer

도 2는 본 발명에 의한 데이타 출력 버퍼의 회로도2 is a circuit diagram of a data output buffer according to the present invention.

도 3은 본 발명에 의한 데이타 출력 버퍼의 동작 타이밍도3 is an operation timing diagram of a data output buffer according to the present invention.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

10 : 풀업 및 풀다운 드라이버 동작 제어 회로부10: pull up and pull down driver operation control circuit

상기 목적을 달성하기 위하여, 본 발명의 데이타 출력 버퍼는,In order to achieve the above object, the data output buffer of the present invention,

적어도 풀업 및 풀다운 드라이버를 포함하는 반도체 메모리 장치의 데이타 출력 버퍼에 있어서,A data output buffer of a semiconductor memory device comprising at least a pull-up and pull-down driver,

출력 단자로 '하이' 논리 데이타를 스위칭해 주는 풀업 드라이버와,A pull-up driver that switches 'high' logic data to the output terminals,

상기 출력 단자로 '로우' 논리 데이타를 스위칭해 주는 풀다운 드라이버와,A pull-down driver for switching 'low' logic data to the output terminal;

상기 데이타 출력 버퍼가 엑티브 모드시 메모리 코어로부터 독출된 리드 데이타를 입력받아 이 입력된 리드 데이타의 전위레벨에 의해 상기 풀업 드라이버와 풀다운 드라이버 중 1개를 선택적으로 구동시켜 주는 드라이버 동작제어수단과,Driver operation control means for receiving the read data read from the memory core in the active mode and selectively driving one of the pull-up driver and the pull-down driver by the potential level of the input read data;

상기 데이타 출력 버퍼가 대기 모드시 상기 출력 단자의 전위레벨을 반전위로 프리차지 시켜 주는 프리차지 수단을 포함하여 구성된 것을 특징으로 한다.And the data output buffer includes precharge means for precharging the potential level of the output terminal to the inverted position in the standby mode.

여기서, 상기 프리차지 수단은 NMOS형 트랜지스터인 것이 바람직하다.Here, the precharge means is preferably an NMOS transistor.

이하, 본 발명의 실시예에 관하여 첨부도면을 참조하면서 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

또, 실시예를 설명하기 위한 모든 도면에서 동일한 기능을 갖는 것은 동일한 부호를 사용하고 그 반복적인 설명은 생략한다.In addition, in all the drawings for demonstrating an embodiment, the thing with the same function uses the same code | symbol, and the repeated description is abbreviate | omitted.

도 2는 대기 모드시 데이타 출력 버퍼의 출력단자를 반전위(Vdd/2)로 프리차지 시키도록 구현한 본 발명에 의한 데이타 출력 버퍼의 회로구성도를 나타낸 것이다.FIG. 2 shows a circuit diagram of a data output buffer according to the present invention which is implemented to precharge the output terminal of the data output buffer to the inverted phase (Vdd / 2) in the standby mode.

도시한 바와 같이, 본 발명의 구성은 출력 단자(out)로 '하이("1")' 데이타 신호를 출력해 주는 풀업 드라이버(P1)와, 상기 출력 단자(out)로 '로우("0")' 데이타 신호를 출력해 주는 풀다운 드라이버(N1)로 구성되어 있다. 그리고, 데이타 출력 버퍼 인에이블 신호(out_reset)에 의해 메모리 코어로부터 독출된 리드 데이타(Data)를 입력받아 이 입력된 리드 데이타의 전위레벨에 의해 상기 풀업(P1) 또는 풀다운(N1) 드라이버 중 1개를 선택적으로 구동시켜 주는 데이타출력버퍼 제어회로부(10)를 추가로 구비하고 있다.As shown, the configuration of the present invention is a pull-up driver (P1) for outputting a "high (" 1 ")" data signal to the output terminal (out), and a low ("0") to the output terminal (out) It consists of a pull-down driver (N1) that outputs a data signal. The read data Data read from the memory core is input by the data output buffer enable signal out_reset, and one of the pull-up P1 and pull-down N1 drivers is applied based on the potential level of the input read data. And a data output buffer control circuit section 10 for selectively driving.

상기 데이타출력버퍼 제어회로부(10)는 도 1에 도시한 종래의 데이타출력버퍼 제어회로부(10)의 구성과 동일한 것으로, 출력 인에이블 신호(out_reset)가 '로우'일때 데이타 신호가 '하이'이면 상기 풀업 드라이버(P1)를 구동시켜 출력단자(out)로 '하이'를 출력하고, 상기 출력 인에이블 신호(out_reset)가 '로우'일때 데이타 신호가 '로우'이면 상기 풀다운 드라이버(N1)를 구동시켜 출력단자(out)로 '로우'를 출력하도록 구성되어 있다The data output buffer control circuit unit 10 is the same as that of the conventional data output buffer control circuit unit 10 shown in FIG. 1, and when the data enable signal out_reset is low, the data signal is high. The pull-up driver P1 is driven to output 'high' to the output terminal out, and when the data enable signal is 'low' when the output enable signal out_reset is 'low', the pull-down driver N1 is driven. Is configured to output 'low' to the output terminal (out)

마찬가지로, 상기 데이타 신호(Data)는 메모리 코어(도시하지 않음)에서 출력된 리드 데이타를 증폭시켜 주는 비트라인 센스앰프(BL S/A) 또는 데이타 버스 센스 앰프(DB S/A)를 거쳐 나온 출력신호이고, 제어 신호(out_reset)는 출력 인에이블 신호로써 데이타 출력 버퍼를 턴 온/오프(turn-on/off)시키는데 역할을 한다.Similarly, the data signal Data is output through a bit line sense amplifier (BL S / A) or a data bus sense amplifier (DB S / A) that amplifies read data output from a memory core (not shown). Signal, and the control signal out_reset serves as an output enable signal to turn on / off the data output buffer.

본 발명은 상기 구성과 더하여, 데이타 출력 버퍼의 출력 단자(out)를 대기 모드시 반전위(Vdd/2)로 프리차지시켜 주는 프리차지용 스위칭 회로부(N4)를 추가로 구성하였다. 상기 프리차지용 스위칭 회로부(N4)는 NMOS형 트랜지스터로 구성되며 출력 인에이블 신호(out_reset)에 의해 프리차지 전압(Vdd/2)을 데이타 출력 버퍼의 출력단(out)으로 공급해 준다.In addition to the above configuration, the present invention further comprises a precharge switching circuit portion N4 for precharging the output terminal out of the data output buffer to the inverted potential Vdd / 2 in the standby mode. The precharge switching circuit portion N4 is configured of an NMOS transistor and supplies the precharge voltage Vdd / 2 to the output terminal of the data output buffer by an output enable signal out_reset.

즉, 상기 프리차지용 스위칭 회로부(N4)는 데이타 출력 버퍼가 동작을 하지 않는 대기 모드시 동작하여 데이타 출력 버퍼의 출력단자를 반전위(Vdd/2)로 프리차지 시켜 준다.That is, the precharge switching circuit N4 operates in the standby mode in which the data output buffer does not operate to precharge the output terminal of the data output buffer to the inverted phase Vdd / 2.

그러면, 상기 구성에 의한 본 발명의 데이타 출력 버퍼의 동작을 도 3에 도시한 동작 타이밍도를 참조하여 설명하기로 한다.The operation of the data output buffer of the present invention having the above configuration will now be described with reference to the operation timing diagram shown in FIG.

도시한 데이타 신호(Data 및 Data_b)는 초기에는 '하이' 상태로 있게 되고, 데이타가 전이되기 전에는 출력 인에이블 신호(out_reset)에 의해 제 2 및 제 3 노드(Nd2,Nd3)가 모두 '로우' 상태가 되어 데이타 출력 버퍼는 동작하지 않게 된다. 이때, 프리차지용 스위칭 소자(N4)는 출력 인에이블 신호(out_reset)가 '하이' 상태이므로 턴온되어 출력단자(out)를 반전위(Vdd/2)로 프리차지 시키게 된다.The illustrated data signals Data and Data_b are initially in a 'high' state, and before the data is transferred, both the second and third nodes Nd2 and Nd3 are 'low' by the output enable signal out_reset. The data output buffer becomes inoperative. At this time, the precharge switching element N4 is turned on because the output enable signal out_reset is 'high', thereby precharging the output terminal out to the inverted potential Vdd / 2.

그후, 상기 데이타 신호(Data 및 Data_b)가 '하이'로 된 상태에서 out_reset 신호가 '로우'로 가면 풀업(P1) 및 풀다운(N1) 드라이버단이 모두 턴오프 상태가 되어 출력단자는 플로팅 상태가 된다.Thereafter, when the out_reset signal goes 'low' while the data signals Data and Data_b are 'high', both the pull-up P1 and pull-down N1 driver terminals are turned off and the output terminals are floating. .

그후, 상기 데이타 신호(Data 및 Data_b)가 전이되면서 Data 또는 Data_b 신호중 어느 하나가 로우로 폴링(falling)하게 되면 데이타 출력 버퍼의 풀업(P1) 또는 풀다운(N1) 드라이버중 어느 1개가 턴온되면서 출력단으로 데이타가 출력되게 된다.Thereafter, when one of the data or data_b signals falls low while the data signals Data and Data_b are transitioned, one of the pull-up (P1) or pull-down (N1) drivers of the data output buffer is turned on to the output terminal. The data will be output.

그리고, 다음 데이타가 전이되기 전 out_reset 신호에 의해 래치(latch) 앞단(Nd2,Nd3)이 로우로 가서 출력 버퍼는 동작을 하지 않게 되고, 상기 프리차지용 스위칭 회로부(N4)에 의해 출력단은 반전위(Vdd/2)로 프리차지 되게 된다.Then, before the next data is transferred, the front end of the latch (Nd2, Nd3) goes low by the out_reset signal, and the output buffer does not operate. The output stage is inverted by the precharge switching circuit N4. Precharged to (Vdd / 2).

대기 모드시 반전위(Vdd/2)로 프리차지된 출력 단자는 다음의 엑티브 모드시 출력되는 데이타가 하이(Vdd) 전위레벨 또는 로우(Vss) 전위레벨에 따라 스위칭 되므로 그만큼의 동작속도가 빠르고, 오버슈트 또는 언더슈트와 같이 출력파형이 출렁거림으로 인한 노이즈 발생을 줄일 수 있다.In the standby mode, the output terminal precharged to the inverted phase (Vdd / 2) has a high operating speed because the data output in the next active mode is switched according to the high (Vdd) potential level or the low (Vss) potential level. The output waveform, such as overshoot or undershoot, can reduce noise generation caused by rocking.

상기 구성에 의한 본 발명의 데이타 출력 버퍼는 램버스(Rambus) 디램, 싱크(Synclink) 디램, 싱크로노스 디램, 디디알(DDR) 디램 등과 같이 메모리 코어와 인터페이스가 분리되어 있는 디램에 사용할 수 있다.According to the above configuration, the data output buffer of the present invention can be used for a DRAM in which a memory core and an interface are separated, such as a Rambus DRAM, a Synclink DRAM, a Synchronous DRAM, and a DRAM DRAM.

이상에서 설명한 바와 같이, 본 발명의 데이타 출력 버퍼에 의하면, 풀 스윙으로 동작하는 출력단의 전위레벨을 대기 모드시 반전위로 프리차지시킴으로써, 출력파형이 출렁거림(오버슈트 또는 언더슈트)으로 인한 노이즈 발생으로 칩이 오동작되는 것을 방지시킬 수 있을 뿐 아니라 동작 속도를 향상시킬 수 있는 효과가 있다.As described above, according to the data output buffer of the present invention, noise is caused by the output waveform rumble (overshoot or undershoot) by precharging the potential level of the output stage operating in the full swing to the inverted phase in the standby mode. This not only prevents the chip from malfunctioning, but also improves the operation speed.

아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.In addition, preferred embodiments of the present invention are disclosed for the purpose of illustration, those skilled in the art will be able to various modifications, changes, additions, etc. within the spirit and scope of the present invention, these modifications and changes should be seen as belonging to the following claims. something to do.

Claims (2)

적어도 풀업 및 풀다운 드라이버를 포함하는 반도체 메모리 장치의 데이타 출력 버퍼에 있어서,A data output buffer of a semiconductor memory device comprising at least a pull-up and pull-down driver, 출력 단자로 '하이' 논리 데이타를 스위칭해 주는 풀업 드라이버와,A pull-up driver that switches 'high' logic data to the output terminals, 상기 출력 단자로 '로우' 논리 데이타를 스위칭해 주는 풀다운 드라이버와,A pull-down driver for switching 'low' logic data to the output terminal; 상기 데이타 출력 버퍼가 엑티브 모드시 메모리 코어로부터 독출된 리드 데이타를 입력받아 이 입력된 리드 데이타의 전위레벨에 의해 상기 풀업 드라이버와 풀다운 드라이버 중 1개를 선택적으로 구동시켜 주는 드라이버 동작제어수단과,Driver operation control means for receiving the read data read from the memory core in the active mode and selectively driving one of the pull-up driver and the pull-down driver by the potential level of the input read data; 상기 데이타 출력 버퍼가 대기 모드시 상기 출력 단자의 전위레벨을 반전위로 프리차지 시켜 주는 프리차지 수단을 포함하여 구성된 것을 특징으로 하는 데이타 출력 버퍼.And a precharge means for precharging the potential level of the output terminal to an inverted position in the standby mode. 제 1항에 있어서, 상기 프리차지 수단은 NMOS인 것을 특징으로 하는 데이타 출력 버퍼.2. The data output buffer as claimed in claim 1, wherein said precharge means is an NMOS.
KR1019990025240A 1999-06-29 1999-06-29 Data output buffer KR20010004550A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990025240A KR20010004550A (en) 1999-06-29 1999-06-29 Data output buffer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990025240A KR20010004550A (en) 1999-06-29 1999-06-29 Data output buffer

Publications (1)

Publication Number Publication Date
KR20010004550A true KR20010004550A (en) 2001-01-15

Family

ID=19596842

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990025240A KR20010004550A (en) 1999-06-29 1999-06-29 Data output buffer

Country Status (1)

Country Link
KR (1) KR20010004550A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030042270A (en) * 2001-11-22 2003-05-28 삼성전자주식회사 Output circuit improving the range of output voltage of operational amplifier
KR100483014B1 (en) * 2002-07-12 2005-04-15 주식회사 하이닉스반도체 Data output device
KR100656452B1 (en) * 2005-11-29 2006-12-11 주식회사 하이닉스반도체 Precharge apparatus

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030042270A (en) * 2001-11-22 2003-05-28 삼성전자주식회사 Output circuit improving the range of output voltage of operational amplifier
KR100483014B1 (en) * 2002-07-12 2005-04-15 주식회사 하이닉스반도체 Data output device
KR100656452B1 (en) * 2005-11-29 2006-12-11 주식회사 하이닉스반도체 Precharge apparatus
US7430147B2 (en) 2005-11-29 2008-09-30 Hynix Semiconductor Inc. Precharge apparatus

Similar Documents

Publication Publication Date Title
JPH05290581A (en) Output driver circuit for pre-charging
EP0639000B1 (en) Flip-flop type amplifier circuit
KR100474755B1 (en) Output circuit
KR20040085096A (en) Semiconductor device with data output circuit having slew rate adjustable
JP3679178B2 (en) Voltage reference circuit using offset compensated current source
JP2862744B2 (en) Data output buffer of semiconductor memory device
US5506522A (en) Data input/output line sensing circuit of a semiconductor integrated circuit
US6201743B1 (en) Semiconductor device having delay circuit for receiving read instruction signal
KR100753404B1 (en) Data output buffer
KR20010004550A (en) Data output buffer
US5940330A (en) Synchronous memory device having a plurality of clock input buffers
KR940010673B1 (en) Low power data output buffer
JP2006286100A (en) Semiconductor memory
US6559678B1 (en) Node predisposition circuit
JP3639050B2 (en) Input circuit and semiconductor device
US6111809A (en) Line decoder for a low supply voltage memory device
KR0120586B1 (en) Data output buffer
KR100242721B1 (en) Data output buffer
JP2915720B2 (en) Semiconductor storage device
KR100518234B1 (en) Output buffer circiut
KR20010004937A (en) Data output buffer
KR19980057056A (en) High Speed Output Buffer Circuit
KR20000004477A (en) Sense amplifier
KR20060120776A (en) Voltage convert driver in semiconductor device for saving power
KR19980082686A (en) Output buffer of semiconductor memory device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination