KR100376389B1 - 혼선정정기능의전기제어장치 - Google Patents

Abstract

이와 같은 혼선 정정 기능의 전기 제어 장치는 리미터 저항기에 의해 전기적으로 제어 가능하다. 전류 리미터 저항기는 제 1 기판 표면 상에 위치된 평면층들에서의 저항 리미터 엘리먼트들이다. 적어도 하나의 저항 결합 엘리먼트는 각각의 저항 엘리먼트에 횡단하여 위치되고, 이들 저항 엘리먼트들을 상호 접속한다.

응용들: 전자기 또는 전기 광학 장치들의 전기적 제어, 특히 자기 기록/판독 헤드들의 제어

Description

혼선 정정 기능의 전기 제어 장치

발명의 배경

본 발명은 혼선 정정 기능(crosstalk correction)을 갖는 전기 제어 장치 및 자기 기록/판독 헤드에 대한 그 응용에 관한 것이다.

본 발명은, 이웃하는 장치들 사이에 존재할 수 있는 혼선을 보상하도록, 전자기 장치들(예컨대, 자기 헤드들) 또는 광학 장치들과 같은 전기적으로 제어 가능한 장치들의 소스 또는 매트릭스에 응용될 수 있다.

자기 기록/판독 헤드들의 경우에, 본 발명은 자기 매체(magnetic media) 상에 멀티트랙 기록을 위한 구성요소에 존재하는 자기 혼선(magnetic crosstalk)에 대한 전기적 보상을 가능하게 하는 엘리먼트들의 배역과 연관된 물리적 및 수동 장치로 구성된다.

이 장치는 기록 전류들(write currents)을 발생시키는데 이용된 전기 회로와 기록 구성요소의 코일들(colis of the writing component) 사이에 위치된 수동 구성요소들(passive components)(그들의 접속 장비와 연관된 저항기들 및 캐패시터들)의 세트를 대체한다.

본 발명은 테이프에 데이터를 기록하는 물리적 포맷이 제 1 도에 도시된 바와 같은 평행 멀티트랙 형(parallel multitrack typc)인 자기 매체 상에 데이터를 기록 및 판독하는 시스템에 응용할 수 있다.

이들 트랙이 서로 매우 근접할 때, 이 포맷에 따라 기록하는 구성요소는 데이터를 기록하는 품질(quality)에 악영향을 미치는 기록상의 혼선을 보인다.

기록시의 자기 혼선은 트랙 J를 위해 정상적으로 설계된 데이터 엘리먼트들이 이웃하는 트랙 J-1 및 J+1에 부분적으로 기록되는 결과를 초래한다.

예를 들면, 자기 멀티트랙 레코더(magnetic multitrack recorder)는 많은 수의 자기 헤드들을 갖는다(예컨대, 1024). 이것은 12.54 mm의 폭(height)을 갖는 테이프 상에 1024 트랙을 기록하는 것이 가능하다. 이와 같은 장치는 매트릭스 구조를 가진다. 1024 자기 갭들(magnetic gaps)은 64 로우 높이와 16 컬럼 길이의 평행사변형에 분배된다.

트랙간 오버레핑(inter-track overapping) 없이 자기 테이프의 1024 트랙 상에 이웃하여 기록하기 위하여 이 평행사변형의 기하학적인 형태(각은 필수)가 선택된다.

각각의 로우와 컬럼은 전기적으로 어드레스된 코일을 가진다. 명목상의 동작에서, 로우와 컬럼을 통해 흐르는 전류들은 로우와 컬럼에 대응하는 갭의 위치에서 테이프에 기록하기 위한 충분한 필드(field)를 발생시키지 않는다. 대조적으로 로우와 컬럼의 교차(intersection)에서, 전류의 부가적 동작은 대응하는 갭에서 테이프에 데이터를 기록하는데 충분한 필드를 발생시킬 수 있다.

현실적인 면에서, 로우(또는 라인) J가 전류 +I에 의해 전기적으로 어드레스될 때, 이 전류에 비례하는 자계 B는 다음의 식으로 나타나는 로우(또는 컬럼)의 모든 갭에 나타난다.

B = K x I, 단 K는 기록 헤드의 효율을 나타낸다.

구성요소의 자기 회로들로부터의 누설들(leakages)로 인해, B에 정비례하는혼선의 기생 필드 Bd도 이웃하는 로우에 있는 갭들에서 나타난다.

Bd = Kd x B 단, Kd 는 기록 헤드의 컬럼들 사이 혼선의 계수를 나타낸다.

명목상의 동작에서, 헤드의 모든 로우와 컬럼에 있는 이들 혼선 필드(crosstalk field)가 전류에 의해 생기는 필드에 중첩될 때, 트랙 J는 물리적으로 이웃하는 트랙 상에 신호와 함께 부분적으로 기록된다.

재판독 동안, 데이터 엘리먼트들이 신호 대 노이즈 비(signal-to-noise ration)에서의 실질적인 감소(deterioration)를 야기하는 이웃하는 트랙들과 상호 연관된 노이즈로 더럽혀지기 때문에, 기록시의 혼선은 채널의 품질에 매우 해롭다.

구성요소에서 혼선을 일으키는 프로세스는 선형이며, 역수(reciprocal)(Bd = Kd x K x I)이기 때문에, 전류 I에 의한 컬럼 J의 어드레스 동안, 극성이 반대인 전류 -Kd x I 를 이들 컬럼들로 보냄으로써 컬럼들 J-1 및 J+1 상의 필드 Bd를 삭제하는 것은 가능하다(제 2 도 참조).

전기적인 관점에서 볼 때, 이 접근은 동기적인 방법으로 극성이 반대인 전류를 발생시킬 필요가 있기 때문에 복잡하다. 그러므로, 전류는 Kd에 비례하므로 대칭의 또한 선형의 제어 회로를 포함할 필요가 있다.

필요한 제어 회로의 수가 많아야 하므로 (I 라인 + J 로우), 이 접근은 전력 소모 때문에 기대할 수 없다. 그러므로 저항기를 통해 코일에 공급되는 2단 제어회로(0 볼트 → +V볼트)로 간략화 한다.

제 3 도는 전기적 어셈블리를 사용한 것이다. 낮은 값(low value)의 캐패시터 C를 코일에서 전류의 내장 시간을 증가시키도록 설계되어 있다. +V2에 고정된코일의 전류 +I와 -I 및 동일한 전압을 공통적으로 만들 수 있게 한다.

그러므로, 제어 회로의 본질적인 제약 때문에 극성에 관하여 자기 혼선이 정정될 수 있는 다른 접근이 이루어져야 한다.

프랑스 특허 출원 제 92 15472 호에는 혼선을 보상하기 위해 저항기를 결합한 장치에 대해 기재되어 있다.

기본적인 구성을 보면, 구성요소의 모든 코일은 동일한 자기 표면(magnetic face) 즉, 모든 갭에서 필드 +B = +K + I를 일으키는 전류를 가진다. 이 조건하에서 정정 전류는 반대 부호의 Id + Kd ×I를 유지한다.

구성요소 상의 모든 두 코일 중 하나의 자기 위상을 바꿈으로써, 즉 한 코일은 한 방향으로 감기고 다른 코일은 반대 방향으로 감기는 경우, 모든 갭에서 동일한 부호의 자계를 발생하기 위해 전류의 부호를 바꿀 필요가 있다.

이 원리를 구성요소의 모든 로우와 컬럼에 적용한다. 제 4a 내지 4b 도에서 전기적 정보 엘리먼트는 갭에서 자계 +B를 주는 것을 관찰할 수 있다.

이 구성에서, J-1와 J+1에서 혼선 필드의 역인 필드를 일으키는 전류를 J-1과 J+1에 공급함으로써 코일 J에 의해 야기되는 혼선을 정정할 수 있다. 위상 반대(phase opposition)가 이루어진 후 한 코일에서 다른 코일로의 자기 극성의 역은 J 의 전류와 같은 부호를 가진 J-1과 J+1의 정정 전류를 결정한다.

구성요소 상에서 혼선의 정정은 제 5 도에 도시된 바와 같이 단일의 수동 엘리먼트로 행해질 수 있다. 혼전 정정 저항기 Rd는 J-1과 J+l로 J의 전류의 일부 Kd를 분로(shunt)하고 기생 필드를 제거하는 자계를 발생한다.

유도성 임피던스에서 전류의 내장 시간(build-up time)때문에 대칭적 제어 회로가 이루어지므로, 구성요소의 수는 두 배로 된다. 이러한 회로가 제 6 도에 도시된다.

16 컬럼들 및 64 로우들 상에 분배된 1024 기록 갭을 갖춘 매트릭형 자기 헤드의 경우, 전기적 어셈블리는 로우에 대한 간단한 64 제어 회로와 컬럼에 대한 브릿지 장치의 16 제어 회로를 사용한다. 이 구성은 다음과 같다.

- 64 + 2 x 16 = 96 제어 회로들

- 64 = 2 x 16 = 96 코일들의 전류의 제어를 위한 저항기들

- 2 x 64 + 4 ×16 = 192 혼선 정정 저항기들.

기록 구성요소는 정확한 동작을 위해 288 저항기 네트워크가 필요하다.

발명의 요약

본 발명의 목적은 혼선 정정 회로의 설계 및 제조를 간단하게 하는 것과 필요한 저항기의 수를 감소하는 것이다.

그러므로, 본 발명은 전류 리미터 저항기(current limiter resistor)에 의해 각각 전기적으로 제어 가능한 몇 개의 장치를 포함한 혼선 정정 기능을 갖춘 전기 제이 장치에 관하며, 상기 전류 리미터 저항기는 기판의 제 1 표면에 위치한 평면 층으로 형성된 저항 리미터 엘리먼트이고, 상기 장치는 또한 각각에 대해 횡단하여 위치하고 상호 접속된 적어도 하나의 저항 결합 엘리먼트를 포함한다.

또한, 본 발명은,

- 우수순(even-order) 저항 리미터 엘리먼트의 입력이 이웃하는 기수순(odd-order) 저장 리미터 엘리먼트의 출력에 각각 접속된 저항 결합 엘리먼트들의 제 1 세트,

- 우수순 저항 리미터 엘리먼트의 출력이 기수순 저항 리미터 엘리먼트의 입력에 각각 접속되고, 상기 제 1 엘리먼트들로부터 절연된 저항 결합 엘리머트들의 제 2 세트를 포함하는 장치에 관한 것이다.

본 발명은 기록/판독 매트릭스 헤드의 제어에 응용할 수 있다.

본 발명의 다른 목적과 특징은 다음의 설명과 첨부된 도면으로부터 더욱 분명하게 된다.

상세한 설명

전류 및 혼선 리미터 저항기 세트 대신에 제안된 장치는 X와 Y 축을 따라 이방성 저항(anisotropy of resistivity)을 갖는 저항 표면을 갖는다. 이 이방성은 장치의 모양 인자(shape factor)에 의하여 또는 90°로 서로 교차하는 저항 패턴의 선택에 의해 얻어진다.

기능을 수행하는 가장 간단한 구조는 "평방(square)"당 일정한 오옴 저항값을 가진 직사각형 표면이다.

제 7 도는 소위 브릿지 구성이라 하는 구조이다. 제어되는 전자기 장치는 코일 B1 내지 B5로 나타낸다. 코일의 각각의 액세스 점과 연관된 부호 "-1"과 "-"에서 볼 수 있는 것과 같이, 제 5 도와 제 6 도에서 설명한 바와 같이 이들 코일은 변하는 코일링 방향을 갖는다. 코일 회로는 저 임피던스의 전압 +V 와 0을 네트윅의 각각의 입력으로 보낸다. 길이 "a"는 매우 낮은 임피던스 Z을 가진 각각의 코일에서 전류 제한 il을 실행하는 저항기 Ω1 치수를 설정하고 상호 접촉 거리 "b"는 이웃하는 코일로 분로된 주 전류의 비율 id를 결정한다.

이 구조는 코일 사이의 전류의 아날로그 혼합에 의해 이루어진다.

매트릭스 헤드의 동작 구성에 있어서, 288 저항기는 브릿지 장치에 어드레스된 64 로우 세트 하나와 16 컬럼 세트 둘로 된 세 개의 저항 혼합기로 대체된다.

달성되어야 할 정정 계수 Kd에 기초하여, 장치의 Kd를 결정하는 치수의 비(a : b)는 구성요소의 환경과 화합할 수 없는 크기로 유닛을 크게 한다. 이 경우에, 만들어진 구조는 제 8 도에 도시된 바와 같이 다른 저항값을 갖는 평행인 테이프에 의해 형성된 각각의 접촉에서 두 교차하는 저항 층에 의해 형성되는 구조이다.

이때, 디바이스의 기하학적 사이징(geometsizing)은 그 전기적 특성에 독립적이다.

Ω1과 같은 엘리먼트는 저항 전류 리미터 엘리먼트이며, 제어되는 B1 내지 Bn의 전자기 장치 각각이 제어 회로에 접속되어 있다.

Ω1에 수직으로 도시된 엘리먼트 Ω2는 저항 결합 엘리먼트이며 저항 정류리미터 엘리먼트 Ω1 각각에 전기적으로 접속되어 있다.

실시예에 따라, 저항 엘리먼트 Ω1은 기판 웨이퍼 상에 박막 또는 두꺼운 막으로 이루어져 있다. Ω2 엘리먼트도 또한 Ω1 엘리먼트 위에 및 기판 웨이퍼 상에 박막 또는 두꺼운 막으로 이루어져 있다.

두께와 폭의 크기를 측정함으로써 저항기의 값을 조정할 수 있다. 또한 제 8 도에 따라, 엘리먼트 Ω2의 수로서 결합 조정을 할 수 있다.

제 9 도에 도시한 바와 같이, 제어되는 구성요소의 일정한 특성을 고려하여 저항 결합 엘리먼트를 실행할 수 있다. 제 9 도에서, 엘리먼트 Ω2는 이루어져야 할 결합을 매칭하는 형태를 갖는다. 또한, 필요 시에 엘리먼트 Ω1 사이의 저항 결합을 저장하기 위해 저항 엘리먼트 Ω1 사이에 엘리먼트 Ω2의 슬롯이 제공되어 있다.

산업적인 측면에서, 장치는 레이저로 조정할 수 있으며, 이것은 주전류와 혼선 정정 전류의 조정을 위해 저항 층을 부분적으로 제거함으로써 각각의 코일에서 행해진다.

제 10a 및 제 10b 도는 본 발명의 대안적 실시예를 도시하며 Ω2 와 Ω'2의 저항 엘리먼트가 제공되어 있고, 제어 회로측 상의 각각의 저항 엘리먼트 Ω1의 액세스 점이 바로 이웃하는 저항 엘리먼트의 코일측 상의 액세스 점에 접속되어 있다. 그래서 제 5 및 제 6 도에 도시한 바와 같이 입력과 출력 사이에 저항 결합이 이루어진다.

제 10b 도는 저항 엘리먼트 Ω2와 Ω'2가 절연기 I1의 층에 의해 서로 절연된 단면도이다.

코일의 전류 내장 시간을 얻기 위해서는 전류 리미터 저항기와 평행으로 캐패시터상에 부가할 필요가 있다. 제 11 도의 단면도는 이 구성요소를 장치에 집적화할 수 있는 실시예를 도시한다.

용량성 결합(capacitive coupling)이 두 직면하는 금속화 층에 의해 얻어진다. 이 장치는 각각의 코일 커맨드용으로 재생된다.

제 11 도는 이와 같은 실시예의 간략도이다. 몇 개의 저항 결합 엘리먼트 Ω2를 포함하는 제 8 도의 장치에 적응할 수 있다.

엘리먼트 Ω1의 배면을 보면, 이 장치는 제 1 금속화 층 M1이 한 배면에 접속되어 있고 제 2 금속화 층 M2가 다른 배면에 접속되어 있다. 두 금속화 층 사이에 유전체 재료 C1이 제공된다.

더욱 실질적인 실시예에 따라, 저항 엘리먼트 Ω1과 Ω2가 기판의 한 면에 이루어져 있고 금속화 층 M1 및 M2과 유전체 재료 C1으로 이루어진 캐패시터가 기판의 대향하는 면에 이루어져 있다.

제 12 도는 본 발명에 따른 장치를 도시하며 저항 엘리먼트 Ω1의 입력과 이웃하는 저항 엘리먼트의 출력 사이에 캐패시터를 결합하도록 제공되어 있다. 이제 12 도에 있어서, 저항 엘리먼트 Ω2 는 도시되어 있지 않다.

제 11 도를 참조하여 기술한 금속화 층 M1과 M2를 사용하여 이 캐패시터들을 만든다.

저항 엘리먼트 Ω1과 연관된 각각의 금속화 층 M은 금속화 층의 각각의 측면상에 전도성 텅(conductive tongue) L1, L'1을 가지며 이웃하는 저항 엘리먼트의 금속화 층 M1쪽으로 뻗어 있다.

전도성 텅 N1과 N'1을 갖는 각각의 금속화 층 M2도 동일하다.

저항 엘리먼트의 각각의 전도성 텅 L1, L'1은 이웃하는 저항 엘리먼트의 전도성 텅 N1, N'1 상에 위치하며 두 텅은 캐패시터를 형성하기 위해 유전체 재료에 의해 분리되어 있다. 따라서, 캐패시터는 저항 결합 엘리먼트 Ω2와 평행하여 이루어져 있으며 그 값은 대면하는 표면 상에 의존한다.

제 13 도는 웨이퍼 P의 형태로 이루어진 매트릭스 자기 헤드와 함께 위에서 언급한 제어 장치의 집적을 예시한다. 웨이퍼 P1의 한 표면은 자기 헤드의 폴들(poles)과 갭들(gaps)을 가진다. 이 표면은 그러므로 액티브 표면으로서 작용한다. 위에서 언급한 웨이퍼 P2 형태로 이루어진 제어 장치는 액티브 표면에 대향하여 웨이퍼 P1의 주표면에 부착되어 있다.

이와 같은 매트릭스형 자기 헤드는 프랑스 특허 출원 제 2 648 940 호에 기재된 바와 같이 이루어질 수 있으며 웨이퍼 P2는 그것에 부착되어 있다. 이어서, 코일은 웨이퍼 P2 의 회로에 접속된다.

발명의 효과

본 발명에 의하면, 혼선 정정 회로의 설계 및 제조를 간단하게 하고 필요한 저항기의 수를 감소시킬 수 있는 효과가 있다.

제 1 도 내지 제 6 도는 종래의 전자기 장치 도시도.

제 7 도는 본 발명에 따른 혼선 정정 기능 전기 제어 장치의 일반적 예시도.

제 8 도는 본 발명에 따른 혼선 정정 기능 전기 제어 장치의 다른 예시도.

제 9 도는 제 8 도의 장치의 대안적인 예시도.

제 10a 도 및 제 10b 도는 본 발명에 따른 제어 장치의 더욱 복잡한 실시예 도시도.

제 11 도는 각각의 저항 전류 리미터와 평행인 캐패시터를 포함하는 제어 장치 도시도.

제 12 도는 저항 결합기와 평행인 캐패시터를 포함하는 제어 장치 도시도.

제 13 도는 매트릭스 헤드에 대한 응용 예시도.

* 도면의 주요부분에 대한 부호의 설명 *

B1 내지 B5 : 코일 M1, M2 : 금속화 층

C1 : 유전체 재료 P : 웨이퍼

L1, L'1 : 전도성 텅

Claims (16)

1. 리미터 저항기에 의해 각각 전기적으로 제어 가능한 몇 개의 장치들을 포함하는 혼선 정정 기능을 갖는 전기 제어 장지에 있어서,

   상기 전류 리미터 저항기들은 기판의 제 1 표면 상에 위치된 평면층들에서의 저항 리미터 엘리먼트들이고,

   상기 장치는 또한, 각각의 저항 엘리먼트에 횡단하여 위치되고 상기 저항 엘리먼트들을 상호 접속하는 적어도 하나의 저항 결합 엘리먼트를 포함하는, 혼선 정정 기능이 전기 제어 장치.
2. 제 1 항에 있어서,

   상기 저항 결합 엘러먼트는 상기 저항 리미터 엘리먼트들에 평행인 축을 갖는 이방성 저항을 표시하는, 혼선 정정 기능의 전기 제어 장치.
3. 제 1 항에 있어서,

   상기 저항 리미터 엘리먼트들은 서로에 평행인, 혼선 정정 기능의 전기 제어 장치.
4. 제 3 항에 있어서,

   상기 저항 리미터 엘리먼트들에 실질적으로 수직인 단일 저항 결합 엘리먼트를 포함하는 혼선 정정 기능의 전기 제어 장치.
5. 제 4 항에 있어서,

   상기 저항 결합 엘리먼트는 선형 모양과 일정한 단면을 갖는, 혼선 정정 기능의 전기 제어 장치.
6. 제 4 항에 있어서,

   2개의 저항 리미터 엘리먼트들 사이의 각각의 결합 저항기가 매칭될 수 있도록 상기 저항 결합 엘리먼트는 비선형 모양과 가변 단면을 갖는, 혼선 정정 기능의 전기 제어 장치.
7. 제 4 항에 있어서,

   상기 저항 결합 엘리먼트는 저항 리미터 엘리먼트들 사이에 위치된 저항 조정 노치들(resistance adjusting notches)을 갖는, 혼선 정정 기능이 전기 제어 장치.
8. 제 3 항에 있어서,

   - 우수순 저항 리미터 엘리먼트의 한 입력을 이웃하는 기수순 저항 리미터 엘리먼트의 출력에 각각 접속하는 저항 결합 엘리먼트들의 제 1 세트;

   - 우수순 저항 리미터 엘리먼트의 출력을 기수순 저항 리미터 엘리먼트의 입력에 각각 접속하는, 상기 제 1 엘리먼트로부터 절연된 저항 결합 엘리먼트들의 제2 세트를 포함하는 혼선 정정 기능의 전기 제어 장치.
9. 전류 리미터 저항기에 의해 각각 전기적으로 제어 가능한 몇 개의 장치들을 포함하는 혼선 정정 기능을 가는 전기 제어 장치에 있어서,

   상기 전류 리미터 저항기들은 기판의 제 1 표면 상에 위치된 핑면층들에서의 저항 리미터 엘리먼트들이고,

   상기 장치는, 각각의 저항 엘리먼트에 대해 상기 제 1 표면에 대향하는 상기 기판의 제 2 표면 상에 적층되어,

   - 상기 저항 엘리먼트의 입력단에 접속된 도전 재료의 제 1층;

   - 유전체 재료의 제 1 층과;

   상기 저항 엘리먼트의 출력란에 접속된 도전 재료의 제 2 층을 포함하는, 혼선 정정 기능의 전기 제어 장치.
10. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,

    다음과 같이 적층되어,

    - 상기 저항 엘리먼트의 입력단에 접속된 도전 재료의 제 1 층;

    - 유전체 재료의 제 1 층과;

    - 상기 저항 엘리먼트의 출력단에 접속된 도전 재료의 제 2 충을 포함하는 혼선 정정 기능의 전기 제어 장치.
11. 제 10 항에 있어서,

    각각의 저항 엘리먼트의 도전 재료의 제 1및 제 2층들은 이웃하는 저항 엘리먼트들을 향하여 연장부들을 가지며, 따라서, 두 저항 엘리먼트들 사이에서, 제 1 저항 엘리먼트의 제 1 층의 연장부는 유전체 재료에 의해 분리되어 제 2 저항 엘리먼트의 제 2 층의 연장부 위에 있고, 상기 저항 엘리먼트의 제 2 층의 연장부는 유전체 재료에 의에 분리되어 상기 제 2 저항 엘리먼트의 제 1 층의 연장부 아래에 있는, 혼선 정정 기능의 전기 제어 장치.
12. 기판 상에 평행으로 위치된 제어 도전체들에 의해 각각 전기적으로 제어 가능한 몇 개의 장치들을 포함하는 혼선 정정 기능을 갖는 전기 제어 장치에 있어서,

    상기 제어 도전체 상에 횡단하여 위치된 이방성 저항을 갖고, 상기 제어 도전체들에 평행인 이방성의 제 1 축과 상기 제 1 축에 수직인 제 2 축을 갖는 저항 엘리먼트를 포함하는 혼선 정정 기능의 전기 제어 장치.
13. 청구항 1 내지 청구항 9 또는 청구항 12중 어느 한 항에 따른 장치를 적용하는 자기 헤드들의 세트를 위한 제어 장치에 있어서,

    상기 자기 헤드와 같은 수의 저항 리미터 엘리먼트들을 포함하는 혼선 정정 기능의 전기 제어 장치.
14. 제 12 항에 있어서,

    상기 자기 헤드들의 세트는 로우들과 컬럼들의 매트릭스 형태로 배열되고,

    상기 장치는 로우들 및 컬럼들과 같은 수의 저항 리미터 엘리먼트들을 포함하는, 혼선 정정 기능의 전기 제어 장치.
15. 제 13 항에 있어서,

    상기 자기 헤드들의 세트는 제 1웨이퍼의 형태로 이루어지고,

    상기 리미터 저항기들의 세트, 결합 저항기들 및 캐패시터들은 제 2 웨이퍼 상에 이루어지며,

    상기 제 2 웨이퍼는 기록/판독 폴들 및 갭들을 포함하는 자기 헤드들의 매트릭스의 액티브 표면에 대향하는 표면을 향하며 상기 제 1 웨이퍼에 부착되는, 혼선 정정 기능의 전기 제어 장치.
16. 제 1 항 내지 제 8 항 중 어느 한 항에 따른 자기 헤드들의 세트를 위한 제어 장치에 있어서,

    다음과 같이 적층되어,

    - 저항 엘리먼트의 입력단에 접속된 도전 재료의 제 1 층;

    - 유전체 재료의 제 1 층과;

    - 상기 저항 엘리먼트의 출력단에 접속된 도전 재료의 제 2 층을 포함하고, 자기 헤드들과 같은 수의 저항 리미터 엘리먼트들을 포함하는 제어 장치.