KR100374732B1 - 반도체웨이퍼접촉시스템및반도체웨이퍼접촉방법 - Google Patents

반도체웨이퍼접촉시스템및반도체웨이퍼접촉방법 Download PDF

Info

Publication number
KR100374732B1
KR100374732B1 KR1019960004018A KR19960004018A KR100374732B1 KR 100374732 B1 KR100374732 B1 KR 100374732B1 KR 1019960004018 A KR1019960004018 A KR 1019960004018A KR 19960004018 A KR19960004018 A KR 19960004018A KR 100374732 B1 KR100374732 B1 KR 100374732B1
Authority
KR
South Korea
Prior art keywords
electrical contacts
semiconductor wafer
array
wafer
circuit layer
Prior art date
Application number
KR1019960004018A
Other languages
English (en)
Other versions
KR960032664A (ko
Inventor
에프. 톰슨 패트릭
엠. 윌리엄스 윌리엄
이. 린지 스콧
바스퀘즈 바바라
Original Assignee
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모토로라 인코포레이티드 filed Critical 모토로라 인코포레이티드
Publication of KR960032664A publication Critical patent/KR960032664A/ko
Application granted granted Critical
Publication of KR100374732B1 publication Critical patent/KR100374732B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

반도체 웨이퍼 접촉 시스템은 상승된 지지부(18)의 배열을 갖는 베이스 기판(13)을 포함한다. 상기 상승된 지지부(18) 배열은 반도체 웨이퍼(10)상의 전기적 접촉부(12)의 패턴에 대응하는 패턴으로 분포되고 접촉된다. 상기 베이스 기판(13)과 접촉될 상기 웨이퍼(10) 사이에, 상기 웨이퍼와 상기 상승된 지지부(18)의 접촉부(12)와 동일한 패턴을 갖는 전기적 접촉부(15)의 배열을 포함하는 유연한 회로 층(14)이 위치한다. 상기 상승된 지지부(18)는 상기 웨이퍼의 전기적 접촉부(12)에 대하여 초점이 맞춰지고 국부적인 힘을 제공하며, 멤브레인 시험 접촉부(15)를 누른다.

Description

반도체 웨이퍼 접촉 시스템 및 반도체 웨이퍼 접촉 방법
본 발명은 일반적으로 집적 회로들(ICs)의 비파괴 검사에 관한 것이고, 특히 반도체 웨이퍼들을 접촉하기 위한 반도체 접촉 시험 시스템들 및 그 방법들에 관한것이다.
집적 회로들은 얇은 평면 또는 기판 즉 반도체 웨이퍼 상에 일반적으로 다수의 "다이스(dice)"를 현상하기 위해 반복되고 고정된 패턴들로 반도체 재료들의 다층들을 형성함으로써 제조된다. 그후 웨이퍼들은 다음 프로세싱과 패키징을 위해 각각의 다이(die)로 잘리게 된다. 이 다이스는 이 반도체 다이스로부터 만들어지는 최종 제품들의 품질과 신뢰도를 보증하기 위하여 검사되고 시험되어야만 한다. 가끔 다이스는 전체 웨이퍼로부터 각각의 다이로 잘린 후 시험된다. 그러나, 다이스는 웨이퍼의 부분을 구성하는 그룹들에서 또는 전체 웨이퍼에서 동시에 시험될 수도 있다. 종종 분리 전에 다이스를 시험하는 것이 보다 효과적이다.
시험 동작은 전형적으로 웨이퍼가 개별 다이스로 잘리기 전에 웨이퍼 단계에서 수행된다. 시험 시스템은 전형적으로 시험 프로그램들을 실행하고 제어하는 시험 제어기와, 시험을 위해 웨이퍼들을 기계적으로 조작하여 위치시키는 웨이퍼 분배 시스템과, 시험 하의 디바이스(device under test;DUT)와 정확한 기계적 접촉을 유지하고 시험 제어기와 DUT 사이의 전기적 인터페이스를 제공하는 프로브 카드 (Probe Card)를 포함한다. 프로브 카드는 수행기판 알려진 프린트 배선 회로용 기판을 포함한다. 수행기판은 개별화된 장치들 또는 IC 계열들로 설계될 수 있다. 프로브 카드는 OUT의 입/출력 패드들과 일치하도록 정확히 놓인 다수의 시험 프로브들을 또한 갖는다.
시험 제어기의 제어 하에서, 전압 및 전류의 특정 결합을 포함한 시험신호들 세트가 생성되어 수행기판 및 시험 프로브를 통해 DUT에 전송된다. 시험 신호들에응하는 다이스의 출력은 프로브에 의해 검출되어 수행기판을 통해 시험 제어기에 전송된다. DUT로부터의 전압, 전류 또는 주파수 응답들은 분석되고 한 세트의 소정 허용가능한 범위와 비교된다. 시험 기준을 충족시키지 못하는 다이스는 인식되어 제외되고 시험 칩들의 나머지는 다음 공정을 위해 수용된다.
웨이퍼 프로브 카드의 종래의 형태는 수행기판에 장작된 한 세트의 가는 바늘 또는 프로브들로 이루어진다. 프로브들은 그 끝 부분들이 DUT의 접촉 패드들과 동일한 패턴을 형성하도록 배열된다. 프로브들의 다른 끝 부분들은 시험 제어기에 추가 접속을 위해 수행 기판상의 프린트 회로들의 트레이스(trace)들에 납땜된다. 웨이퍼 분배 시스템은 시험될 웨이퍼를 프로브 카드 아래의 정렬된 위치에 보내고 프로브들과 DUT의 입/출력 패드들 사이에서 적절한 접촉이 이루어질 때까지 웨이퍼를 들어올린다.
멤브레인(membrane) 프로브 기술은 얇고 유연한(flexible) 유전막 즉 멤브레인 상에 일반적으로 접촉 융기부(dump)들로 알려진 미소 접촉부 배열을 형성하며 발전해왔다. 각 접촉 융기부에 대해, 수행기판에 전기적 연결을 위해 멤브레인 상에 전송선이 형성된다. 접촉 융기부들은 종종 금속 도금방법들에 의해 형성된다. 전송선들은 포토리소그라피 방법들을 사용하여 형성된다. 접촉 융기부들은 멤브레인 상에 직접 형성되고 바늘들 또는 날들과 같은 전기적 접촉들을 위한 기계적 부착이 요구되는 종래의 프로브들과는 달리, 멤브레인 프로브의 필수적인 부분이 된다. 접촉 융기부들은 높은 프로브 밀도로 많은 수의 접촉을 만들기 위해 형성될 수 있다. 부가적으로, 기계적 및 존기적 수행상의 개선은 구성의 단순성 때문에 멤브레인 프로브에 의해 실현된다.
멤브레인 또는 종래의 프로브 카드들에 의한 성공적인 I.C 검사를 위한 결정적인 선결요건 중의 하나는 프로브들과 DUT의 입/출력 패드들 사이의 적절한 전기적 접촉부를 형성하는 것이다. 실제 시험동작 중 프로브 카드와 그 프로브의 끝들 또는 접촉 융기부들은 DUT의 입/출력 패드들의 표면과 정확한 동일 평면이 안될 수도 있다. 더욱이, 멤브레인 상의 전기적 접촉부들, 및 패드들 또는 반도체 다이 상의 다른 형태들의 접촉부들은 어느 정도 깨지기 쉬울 수 있다. 그러므로, 프로브들 또는 멤브레인 접촉부들을 다이 접촉부들에 접촉시킬 때, 정확하고 제어가능한 힘을 가해야 하는 것이 중요하다.
따라서, 반도체 다이 상에 접촉될 요구된 영역들에서만 초점이 맞춰진 힘을 제공하고, 따라서 모든 요구된 접촉부들이 개별적인 접촉부 상에 과도한 힘이 가해지지 않도록 성공적으로 만들어져 신뢰도를 높이는 반도체 웨이퍼 접촉 시스템이 바람직하다. 더욱이, 웨이퍼 패드 또는 융기부의 높이, 또는 고정 접촉부 높이 등의 공정 변동에 따라 국부적인 표면 불규칙성들 및 비평면성들을 처리할 수 있는 시스템이 바람직하다. 더욱이, 개별적인 다이 단계에서만이 아니고, 다이의 그룹 또는 웨이퍼 단계에서 디바이스 시험을 할 수 있는 시스템이 바람직하다.
본 발명에 따른 반도체 웨이퍼 접촉 시스템은 웨이퍼, 다이스의 그룹 또는 다이를 횡단하여 융기부들 또는 결합 패드들의 배열에 전기적 접촉을 가함에 있어, 초점이 맞춰진 힘과 컴플라이언스를 제공한다. 초점이 맞춰진 힘은 웨이퍼 상에서 접촉되어야할 원하는 영역에만 힘을 가함을 의미한다. 초첨이 맞춰진 힘은 임의의개별 접촉에도 초과적인 힘을 가함이 없이, 좋은 전기적인 접촉을 위해 충분한 힘으로 모든 원하는 접촉이 성공적으로 이루어지는 증가된 신뢰를 제공하면서, 힘 전달을 양호하게 제어할 수 있도록 한다. 컴플라이언스는 웨이퍼 패드 또는 융기부 높이, 또는 시험 시스템 접촉부 높이에서 국부적인 표면의 불규칙성들 또는 공정의 변화들을 처리할 수 있는 능력을 의미한다.
본 발명에 따른 시스템의 초점이 맞춰진 힘의 수행능력은 시험 접촉부들을 갖는 유연한 멤브레인 아래의 베이스 기계 기판에 특정 표면 지형을 만듦에 의해 제공된다. 초점이 맞춰진 힘 전달은 유연한 또는 반강체(Semi-rigid) 멤브레인을 필요로 한다. 강체 멤브레인은 초점이 맞춰진 힘을 제공하는데 적합하지 않다. 보다 특별히, 시험 접촉부들 아래의 베이스 기계 기판은 시험 멤브레인상의 각 접촉부 아래의 국부적으로 상승된 영역들을 제공한다. 이와 같은 베이스 기계 기판의 지형은 기계가공, 에칭 및 주형을 포함한 다양한 방법을 사용하여 얻어진다. 베이스 기계 기판은 반도체 웨이퍼, 금속 또는 수지를 포함한 다양한 재료로 이루어질 수 있다.
이와 같은 시험 시스템 설계는 다양한 다이에 대한 시험 시스템들의 퀵 프로토타입(prototype)과 낮은 원가의 고 용량 조립을 가능케 한다. 베이스 기계 기판의 외형에 초점이 맞춰지는 힘의 정확한 위치는 요구되지 않고, 단지 상승된 부분들이 멤브레인상의 접촉부들 아래에 위치하고, 오목한 영역들이 베이스 기계 기판의 상승된 부분들 사이의 베이스 기계 기판에 위치하는 것만이 필요하다는 것에 주목해야 한다. 베이스 기계 기판에 대한 다양한 잠재적인 조립 방법은 원가, 열전달능력 및 열 팽창 계수가 조화되는 것과 같은 다른 속성들에 따라 선택될 수 있는 기본 재료의 폭넓은 선택을 가능케 한다.
본 발명에 따른 시스템에 있어서, 표면의 불규칙성들과 비평면성을 처리할 수 있는 컴플라이언스는 베이스 기계 기판을 압축가능한 또는 유연 재료로 코팅함으로써 제공된다. 폴리우레탄 5마일과 같은 다양한 재료들이 스프레이 또는 디핑(dipping)의 단순한 수단에 의해 적용될 수 있다.
본 발명에 따른 시스템에 있어서 , 일단 베이스 기계 기판이 조립되면, 베이스의 상승된 부분들과 시험될 다이의 전기적 접촉부들에 정렬된 접촉부들을 갖는 멤브레인은 베이스에 부착된다. 이와 같은 멤브레인을 조립하고 부착하는 기술은 공지기술이다. 결과적인 멤브레인 베이스 조립품은 접착구슬(adhesive beads) 또는 스냅-인 오 링(Snap-in O rings)들과 같은 공지된 방법들에 따라 구성된 설비 내에 놓여질 수 있다. 설비 구성은 전기적 접촉을 위한 시험될 웨이퍼와 멤브레인-베이스 조립품을 함께 부착시키기 위하여, 그리고 시험 접촉부들을 웨이퍼 패드들 또는 융기부들에 배열시키기 위해 사용될 수 있다. 시스템은 유연한 멤브레인의 교체를 쉽게 하도록 구성된다. 이것은 멤브레인이 닳아 해지거나 손상을 입었을 때 다른 요소들의 장기간 사용을 가능케 한다.
양호한 실시예의 보다 자세한 이해를 위해 도면을 참조하면, 제 1도는 다수의 디바이스 다이스(11)를 포함하는 예시적인 반도체 웨이퍼(10)의 평면도이다. 다수의 다이스(11) 각각은 전형적으로 격자 또는 열의 형태로 다수의 전기적 접촉부 (12)들을 포함한다.
웨이퍼(10)의 다수의 다이스(11)중 상부 왼쪽 부분은 다이스의 외곽을 따라 접촉부(12)들을 갖는 것으로 도시되었다. 웨이퍼 (10)의 다수의 다이스(11)중 하부 오른쪽 부분은 각 다이를 횡단한 전체 열(array)로 접촉부(12)들을 갖는 것으로 도시되었다. 다른 패턴들이 도시되고, 당업자라면, 특정 응용에 따라 많은 패턴이 이용될 수 있음을 알 것이다. 어떠한 패턴에 대해서든, 다수의 다이스(11)각각의 전기적 접촉부들은 전체 웨이퍼(10)를 횡단한 보다 큰 열의 전기적 접촉부들을 이루기 위해 결합된다.
제 2 도는 양호한 실시예의 중요한 요소들을 도시하는 본 발명에 따른 시스템의 단면도이다. 특히 , 제 2 도는 베이스(13) 또는 지지기판(13)인 베이스 기계기판(13)을 도시한다. 베이스 기계기판(13) 위에 놓인 것은 유연한 회로 층(14) 또는 회로 층(14)인 유연한 멤브레인(14)이다. 상술한 바와 같이, 유연한 멤브레인 (14)은 융기부(15)로 도시된 전기적 접촉부(15)들을 포함하지만, 웨이퍼(10)상의 접촉부들이 융기부들인 곳에서 패드들이 될 수 있다. 또한 이전에 논의한 바와 같이, 당업자는 전송선들이 외부 수행기판과 시험 시스템 제어에 전기적 접속을 위해 멤브레인 상에 형성된다는 것을 인식할 것이다.
유연한 멤브레인(14)위에 놓인 것은 반도체 웨이퍼(10)이다. 반도체 웨이퍼(10)는 전기적 접촉부(12)들을 갖는 다이(11)를 포함한다. 도시된 실시예에서, 다이의 전기적 접촉부(12)들은 웨이퍼(10)의 다른 부분들이 수동적으로 코팅된 사실 때문에 웨이퍼(10) 표면에 약간 오목한 금속화된 패드들은 포함한다. 당업자라면 전기적 도전형의 융기부들을 포함한 다양한 다른 형태들의 전기적 접촉부들이제공될 수 있음을 인식할 수 있을 것이다.
베이스 기계기판(13)의 논의로 되돌아와, 베이스 기계 기판(13)은 격자 형태의 상승된 지지부(18)들을 갖는다. 도시된 실시예에 있어서, 격자형태의 상승된 지지부(18)들은 융기부(18)들의 배열로 구성된다. 융기부(18)들의 배열은 상기 논의된 공지된 방법들에 따라 조립될 수 있다, 예를 들면, 베이스 기계기판 (13)은 에칭된 실리콘기판, 주형으로 만든 기판, 또는 기계기판으로 구성될 수 있다. 융기부(18)의 배열은 전기적 접촉부들 또는 융기부(15)들의 상응하는 배열에 정렬하도록 배치된다. 전기적 접촉(15)들의 배열은 또한 전기적 접촉(15)들의 격자 형태로도 인용된다.
상승된 지지부(18)들의 격자 형태와 전기적 접촉부(15)의 배열은 또한 웨이퍼(10)의 다이(11)상 전기적 접촉부(15)들의 상응하는 배열에 정렬된다. 계속하여, 본 발명에 따른 시험 시스템을 사용할 때, 격자(18)들의 배열은 멤브레인(14)의 융기부(15)들의 배열을 접촉부(12)들에 접근시키면서 개별적으로 국부화되어 초점이 맞춰진 힘을 가하여 전기적인 시험들이 수행될 수 있도록 접촉을 형성한다.
제 3 도는 제 2 도에 도시된 시스템 일부의 확대도이다. 확대도는 본 발명에 따른 시스템의 특정 장점을 보다 상세하게 도시한다. 특히, 제 2 도는 베이스 기계기판(13)위에 놓인 컴플라이언트(compliant) 코팅(20)을 도시한다. 상기 논의된 바와 같이, 컴플라이언트 코팅(20)은 폴리우레탄과 같은 재료로 구성될 수 있고, 스프레이팅(sprating) 및 디핑(dipping)을 포함한 다양한 공지기술에 따라 기계기판 (13)에 사용될 수 있다. 컴플라이언트층(20)은 상술한 컴플라이언스 장점을 제공한다. 즉, 컴플라이언트 층(20)은 멤브레인 접촉부(15)들, 다이 접촉부(12)들, 상승된 지지부(18)들 등의 국부적인 표면 불규칙성들 또는 변동들을 고려하여 필요한 만큼 압축된다.
제 3 도에 특히 잘 도시된 다른 장점은 오목한 영역(21)들인 오목부(21)들이다. 오목한 영역(21)들은 본래부터 상승된 지지부(18)들과 분리된다. 오목한 영역(21)들은 시험하는 동안 시스템이 압축될 때 멤브레인(14)의 부분들이 휘어지도록 한다. 이 휘어지는 것은 시스템 요소의 변동들에 대한 추후의 보상을 가능케 한다. 예를 들어, 오목한 영역(21)들이 멤브레인(14)을 휘어지도록 하기 때문에, 멤브레인(14)에 따른 측면의 힘들은 감소된다. 멤브레인이 시험도중에 웨이퍼가 아닌 기계기판으로 휘어지도록 확실히 하기 위해, 구멍(orifice;19)이 기판내에 임의적으로 형성되고, 이를 통해 진공이 걸린다. 이 경우에 있어서, 멤브레인(14)은 기계기판(13)의 방향에 관계없이 기계기판(13)에 부착되고 정열된채로 유지된다. 덧붙여, 기계기판(13), 멤브레인(14) 및 웨이퍼(10) 사이의 열팽창계수의 차이는 구부러지도록 하는 오목한 영역(21)들에 의해 수용된다.
제 4 도는 베이스 기계기판(13)의 구성예를 도시하는 투시도이다. 실제 시스템에 있어서, 상승된 지지부(18)들은 웨이퍼(10)의 접촉부(12)들과 동일한 배열 패턴을 갖지만, 제 4도는 명료함과 설명의 목적으로 단순화된 패턴을 도시한다. 제 4 도에 있어서, 기계기판(13)의 왼쪽 부분은 기계가동으로 야기될 수 있는 평평한 면을 갖는 상승된 표면들의 배열로서 상승된 지지부(18)를 도시한다. 기계기판(13)의 오른쪽부분은 에칭, 도금 등으로 야기될 수 있는 융기부로서 상승된 지지부(18)를도시한다. 당업자로 특정 응용에 따라 다양한 구성이 채용될 수 있음을 인식할 것이다. 특정 구성에 상관없이, 지지부(18)들은 상기의 상세히 논의된 컴플라이언트 층(20)으로 양호하게 코팅된다.
따가서, 상기 논의된 특성과 상세함의 관점에서, 본 발명에 따른 시스템은 명백히 반도체 웨이퍼의 표면을 횡단하여 반도체 다이를 접촉하고 시험하기 위한 장점이 되는 초점이 맞춰진 힘과 표면 컴플라이언스를 제공할 것이다. 특정 양호한 실시예가 도시되고 설명되었지만, 수정들과 개선들이 당업자에게 일어날 수 있다. 따라서 본 발명은 도시되고 상술한 특정 형태에 제한되지 않고 첨부된 청구범위들로 본 발명의 정신과 범주에 벗어나지 않는 모든 수정사항을 보호하려 한다.
제 1 도는 다수의 반도체 다이스(dice)를 포함하는 반도체 웨이퍼의 상면도.
제 2 도는 본 발명에 따른 반도체 웨이퍼 접촉 시스템 실시예의 측단면도.
제 3 도는 제 2 도에 도시된 시스템 일부를 확대한 도면.
제 4도는 본 발명에 따른 기본 기계 시스템의 구성 예를 도시한 투시도.
★ 도면의 주요부분에 대한 부호의 설명 ★
10 : 웨이퍼 11 : 다이스(dice)
12 : 전기적 접촉부 13 : 베이스 기계 기판
14 : 멤브레인 15 : 융기부
18 : 상승된 지지부
20 : 컴플라이언트(compliant)층
21 : 오목한 영역

Claims (5)

  1. 반도체 웨이퍼 접촉 시험 시스템에 있어서,
    다수의 제 1 전기적 접촉부(15)들을 포함하는 유연한 멤브레인(flexible membrane)(14)과,
    상기 유연한 멤브레인(14)에 대해 압력을 가하는 지지 기판(13)을 포함하며, 상기 지지기판(13)은 격자 형태의 상승된 지지부(18)들을 포함하고, 상기 다수의 제 1 전기적 접촉부(15)들 각각은 상기 상승된 지지부(18)들 중의 개별적인 하나에 정렬되는, 반도체 웨이퍼 접촉 시험 시스템.
  2. 반도체 웨이퍼 접촉 시험 시스템에 있어서,
    제1 격자 형태의 상승된 지지부(18)들을 갖는 베이스(base)(13)와,
    상기의 제 1 격자 형태의 상승된 지지부(18)들 위에 놓인 컴플라이언트 (compliant) 층(20)과,
    상기 컴플라이언트 층(20) 위에 놓인 제거가능한 유연한 회로층(14)을 포함하며, 상기 제거가능한 유연한 회로 층(14)은 제 2 격자 형태의 전기적 접촉부(15)를 갖고, 제 1 격자 형태의 상승된 지지부(18)들 각각은 제 2 격자 형태의 전기적 접촉부(15)들의 다른 하나에 정렬되는, 반도체 웨이퍼 접촉 시험 시스템.
  3. 반도체 웨이퍼 접촉 시험 시스템에 있어서,
    각각 오목한 영역(21)들에 의해 서로 분리된 융기부(18)의 제 1 배열을 포함하는 베이스기판(13)과,
    상기 베이스기판(13)위에 놓인 회로 층(14)을 포함하며, 상기 회로 층(14)은 전기적 접촉부(15)의 제 2배열 포함하고, 상기 융기부(18)의 제 1배열 각각은 상기 전기적 접촉부(15)의 제 2배열 중 하나에만 정렬하는, 반도체 웨이퍼 접촉 시험 시스템.
  4. 반도체 웨이퍼를 접촉하는 방법에 있어서,
    다수의 제 1전기적 접촉부(15)들을 포함하는 유연한 멤브레인(14)을 제공하는 단계와,
    상기 유연한 멤브레인(14)에 대하여 지지기판(13)을 누르는 단계를 포함하며, 상기 지지기판(13)은 격자 형태의 상승된 지지부(18)들을 포함하고, 상기 다수의 제 1전기적 접촉부(15)들 각각이 상기 상승된 지지부(18)들 중 개별적인 하나에 정렬되는, 반도체 웨이퍼 접촉 방법.
  5. 반도체 웨이퍼를 접촉하는 방법에 있어서,
    각기 오목한 영역(21)들에 의해 서로 분리된 융기부(18)들의 제 1배열을 포함하는 베이스 기판(13)을 제공하는 단계와,
    상기 베이스 기판(13)위에 놓인 회로 층(14)을 제공하는 단계로서, 상기 회로 층(14)은 전기적 접촉부(15)들의 제 2배열 포함하고, 상기 융기부(18)들의 제 1배열 각각이 상기 전기적 접촉부(15)의 제 2배열 중 하나에만 정렬하도록 하는, 상기 회로 층(14)을 제공하는 단계; 및
    상기 전기적 접촉부(15)들의 제 2배열에 대하여 상기 융기부(18)들의 제 1 배열을 누르는 단계로서, 상기 각기 오목한 영역(21)들은 다수의 상기 회로 층(14)의 부분들을 구부러지게 하는, 상기 융기부(18)들의 제 1배열을 누르는 단계를 포함하는, 반도체 웨이퍼 접촉 방법.
KR1019960004018A 1995-02-27 1996-02-21 반도체웨이퍼접촉시스템및반도체웨이퍼접촉방법 KR100374732B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/395,127 US5629630A (en) 1995-02-27 1995-02-27 Semiconductor wafer contact system and method for contacting a semiconductor wafer
US395,127 1995-02-27

Publications (2)

Publication Number Publication Date
KR960032664A KR960032664A (ko) 1996-09-17
KR100374732B1 true KR100374732B1 (ko) 2003-05-12

Family

ID=23561812

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960004018A KR100374732B1 (ko) 1995-02-27 1996-02-21 반도체웨이퍼접촉시스템및반도체웨이퍼접촉방법

Country Status (3)

Country Link
US (1) US5629630A (ko)
JP (1) JPH0980076A (ko)
KR (1) KR100374732B1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5977629A (en) * 1996-01-24 1999-11-02 Micron Technology, Inc. Condensed memory matrix
DE19654404A1 (de) * 1996-12-24 1998-06-25 Hewlett Packard Co Adaptationsvorrichtung zum elektrischen Test von Leiterplatten
JPH10260224A (ja) 1997-03-19 1998-09-29 Fujitsu Ltd 半導体検査装置及びこれを用いた検査方法
US6040702A (en) 1997-07-03 2000-03-21 Micron Technology, Inc. Carrier and system for testing bumped semiconductor components
US5973405A (en) 1997-07-22 1999-10-26 Dytak Corporation Composite electrical contact structure and method for manufacturing the same
SG108210A1 (en) * 1998-06-19 2005-01-28 Advantest Corp Probe contactor formed by photolithography process
JP3662756B2 (ja) * 1999-01-11 2005-06-22 インターナショナル・ビジネス・マシーンズ・コーポレーション プローバ圧接装置及びプローバ圧接方法
US6556030B1 (en) * 1999-09-01 2003-04-29 Micron Technology, Inc. Method of forming an electrical contact
JP2001077495A (ja) * 1999-09-02 2001-03-23 Fujitsu Ltd 電子部品用コンタクタ及び電子部品の試験方法
US6476629B1 (en) * 2000-02-23 2002-11-05 Micron Technology, Inc. In-tray burn-in board for testing integrated circuit devices in situ on processing trays
US6879170B2 (en) * 2002-06-27 2005-04-12 Richard S. Norman Flexible connecting device for interfacing with a wafer
US7102371B1 (en) * 2004-05-19 2006-09-05 National Semiconductor Corporation Bilevel probe
US7279911B2 (en) * 2005-05-03 2007-10-09 Sv Probe Pte Ltd. Probe card assembly with dielectric structure
US7538567B2 (en) 2006-07-12 2009-05-26 Touchdown Technologies, Inc. Probe card with balanced lateral force
KR100909966B1 (ko) * 2007-05-31 2009-07-29 삼성전자주식회사 멀티 프로브 카드 유니트 및 이를 구비한 프로브 검사 장치
JP5782498B2 (ja) * 2013-01-08 2015-09-24 本田技研工業株式会社 電流印加装置及び半導体素子の製造方法
CN104655885B (zh) * 2013-11-15 2018-01-05 本田技研工业株式会社 电流施加装置以及半导体元件的制造方法
JP5898243B2 (ja) * 2014-01-09 2016-04-06 本田技研工業株式会社 電流印加装置及び半導体素子の製造方法
US10451652B2 (en) * 2014-07-16 2019-10-22 Teradyne, Inc. Coaxial structure for transmission of signals in test equipment
US11862901B2 (en) 2020-12-15 2024-01-02 Teradyne, Inc. Interposer
US11604219B2 (en) 2020-12-15 2023-03-14 Teradyne, Inc. Automatic test equipement having fiber optic connections to remote servers
WO2022156285A1 (zh) * 2021-01-19 2022-07-28 浙江清华柔性电子技术研究院 MicroLED 缺陷检测柔性探头及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4918383A (en) * 1987-01-20 1990-04-17 Huff Richard E Membrane probe with automatic contact scrub action
US4980637A (en) * 1988-03-01 1990-12-25 Hewlett-Packard Company Force delivery system for improved precision membrane probe
US4906920A (en) * 1988-10-11 1990-03-06 Hewlett-Packard Company Self-leveling membrane probe
US5070297A (en) * 1990-06-04 1991-12-03 Texas Instruments Incorporated Full wafer integrated circuit testing device
US5148103A (en) * 1990-10-31 1992-09-15 Hughes Aircraft Company Apparatus for testing integrated circuits
US5177438A (en) * 1991-08-02 1993-01-05 Motorola, Inc. Low resistance probe for semiconductor
US5264787A (en) * 1991-08-30 1993-11-23 Hughes Aircraft Company Rigid-flex circuits with raised features as IC test probes
US5177439A (en) * 1991-08-30 1993-01-05 U.S. Philips Corporation Probe card for testing unencapsulated semiconductor devices
US5180977A (en) * 1991-12-02 1993-01-19 Hoya Corporation Usa Membrane probe contact bump compliancy system

Also Published As

Publication number Publication date
US5629630A (en) 1997-05-13
KR960032664A (ko) 1996-09-17
JPH0980076A (ja) 1997-03-28

Similar Documents

Publication Publication Date Title
KR100374732B1 (ko) 반도체웨이퍼접촉시스템및반도체웨이퍼접촉방법
US6705876B2 (en) Electrical interconnect assemblies and methods
US6027346A (en) Membrane-supported contactor for semiconductor test
EP0646800A1 (en) Probe for testing semi-conductor chips
US5189363A (en) Integrated circuit testing system having a cantilevered contact lead probe pattern mounted on a flexible tape for interconnecting an integrated circuit to a tester
KR20010086060A (ko) 상승된 접촉 요소를 구비한 웨이퍼를 탐침 검사하기 위한탐침 카드
CN1952667A (zh) 探针片粘贴架、探针卡、半导体检测装置及其制造方法
WO2006009061A1 (ja) プローブカセット、半導体検査装置および半導体装置の製造方法
WO1997007407A1 (en) Probe card having vertical type needles and the method thereof
EP0298219A2 (en) Method and apparatus for testing unpackaged integrated circuits in a hybrid circuit environment
US6710610B1 (en) Socket for testing of semiconductor device, and semiconductor device and method of manufacturing the semiconductor device
US6657448B2 (en) Electrical connection apparatus
EP0799424B1 (en) Method and apparatus for semiconductor die testing
JP2003035725A (ja) 電気的接続装置
US5455518A (en) Test apparatus for integrated circuit die
JP2559242B2 (ja) プローブカード
KR101922848B1 (ko) 탄성체가 설치된 프로브카드
JP2000171483A (ja) 半導体検査装置の製造方法
KR20090041517A (ko) 프로브 카드
US20010050566A1 (en) Printed circuit board for use in the testing of electrical components and method for producing it
JP2001201516A (ja) プローブ要素の製作方法及び装置並びに窪み形成装置
JPH0823013A (ja) ウエハー用プローバ
KR100446551B1 (ko) 화산형 프로브, 이의 제조방법 및 이를 구비한프로브카드
CN115032430A (zh) 探针结构及其制作方法
JPH11163059A (ja) 集積回路用半導体薄板検査装置およびその検査方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130206

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140207

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee