KR100374213B1 - 클록 집적 반도체 회로 및 상기 회로를 작동시키기 위한방법 - Google Patents

클록 집적 반도체 회로 및 상기 회로를 작동시키기 위한방법 Download PDF

Info

Publication number
KR100374213B1
KR100374213B1 KR10-2001-7001227A KR20017001227A KR100374213B1 KR 100374213 B1 KR100374213 B1 KR 100374213B1 KR 20017001227 A KR20017001227 A KR 20017001227A KR 100374213 B1 KR100374213 B1 KR 100374213B1
Authority
KR
South Korea
Prior art keywords
clock signal
circuit
clock
integrated semiconductor
signal
Prior art date
Application number
KR10-2001-7001227A
Other languages
English (en)
Other versions
KR20010074788A (ko
Inventor
로베르트 라이너
홀거 제들라크
Original Assignee
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니언 테크놀로지스 아게 filed Critical 인피니언 테크놀로지스 아게
Publication of KR20010074788A publication Critical patent/KR20010074788A/ko
Application granted granted Critical
Publication of KR100374213B1 publication Critical patent/KR100374213B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • G06F21/755—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation with measures against power attack
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Networks Using Active Elements (AREA)
  • Storage Device Security (AREA)
  • Electronic Switches (AREA)

Abstract

본 발명은 클록 신호(Clint)에 의해서 트리거링되고, 동시에 또는 연속으로 동작 가능한 소수의 회로 유닛(S1, S2, S3, HS)을 포함하는 집적 반도체 회로에 관한 것이다. 상기 클록 신호(Clint)를 제공하는 단자는 개별적으로 조절 가능한 스위칭 수단(MP1, MP2, MP3, MP4)을 통해 개별 회로 유닛(S1, S2, S3, HS)의 클록 입력과 접속된다. 상기 스위칭 수단(MP1, MP2, MP3, MP4)의 제어 입력들이 불규칙 신호 발생기(ZSG)의 출력과 접속됨으로써, 하나의 회로 유닛(S1, S2, S3, HS)은 상기 불규칙 신호에 따라 다른 회로 유닛들(S1, S2, S3, HS) 중에서 하나 또는 다수의 회로 유닛에 대해 동시에 또는 연속으로 작동된다.

Description

클록 집적 반도체 회로 및 상기 회로를 작동시키기 위한 방법 {CLOCKED INTEGRATED SEMICONDUCTOR CIRCUIT AND METHOD FOR OPERATING THE SAME}
집적 반도체 회로는 대부분 신호 및 데이터를 처리하기 위해서 이용되며, 디지털 회로 기술을 토대로 실현된다. 상기와 같은 디지털 회로는, 개별적인 적용을 통해 정해진 시퀀스에 따라 동시에 동작할 수 있기 위해서 대부분 클록 신호를 필요로 한다. 소정의 과정들은 대부분 규정된 프로토콜에 따라 처리된다. 상기 프로토콜은 정해진 개수의 클록 신호 주기를 필요로 한다.
예를 들어 칩카드용 집적 반도체 회로에서와 같은 많은 적용예에서는, 필요한 클록 신호가 외부로부터 연결핀을 통해 제공된다. 처리될 신호들이 특히 화폐 가치 또는 접근 권한 부여에 상응하는 적용예인 안전 임계적인 적용예에서는, 결과에 영향을 미칠 수 있기 위해 개별 시퀀스에 대한 정보를 획득하고자 하는 가상 공격자에 대한 관심이 높다. 개별 과정들의 방식에 대한 부분적인 지식들이 이미 존재하는 경우에는, 상기 개별 과정들의 지속 시간으로부터 및 상기 지속 시간을 위해 필요한 클록 신호 주기의 개수로부터 상기와 같은 정보들을 획득할 수 있다.
칩카드용 집적 반도체 회로는 대부분 소수의 회로 유닛, 예컨대 프로세서, 코프로세서, 관련 프로그램밍 로직을 갖는 비휘발성 메모리 및 예를 들어 UART 등과 같은 입력/출력 회로를 포함한다. 최고의 처리 속도를 위해서는 가급적 다수의 회로 유닛들이 동시에 동작해야 하기 때문에, 대다수의 경우 데이터를 비휘발성 메모리내에 판독 입력하는 동안에는 프로세서를 기능 시키는 것과 동시에 또한 코프로세서를 동작시키는 시도가 이루어지는 한편, UART는 데이터를 외부로부터 수신하거나 또는 외부로 송출한다.
진행되는 과정들이 주로 클록 신호의 스위칭 에지 동안 공급 전압으로부터 에너지를 수용함으로써, 결과적으로 집적 반도체 회로 내부로 흘러 들어가는 전류의 관찰 또는 감독에 의해서는 한편으로는 클록 신호가 외부로부터 제공되는 한 상기 클록 신호의 스위칭 에지의 시점이 검출될 수 있으며, 다른 한편으로는 개별 과정들의 지속시간이 검출될 수 있고 더 오랫동안 감독하는 경우에는 언제 어느 과정들이 진행되고 있는 지도 검출할 수 있게 된다. 그렇게 되면 상황에 따라서는 심지어 전체 과정의 지식으로부터 개별 과정들에 대한 유추 및 그와 더불어 집적 반도체 회로의 처리 구조에 대한 유추까지도 가능해진다.
본 발명은, 클록 신호에 의해서 트리거링되고, 동시에 또는 연속으로 동작 가능한 소수의 회로 유닛을 포함하는 집적 반도체 회로 및 상기 방식의 집적 반도체 회로를 작동시키기 위한 방법에 관한 것이다.
도 1은 본 발명에 따른 집적 반도체 회로의 원리적인 블록 회로도.
도 2는 본 발명에 따른 집적 반도체 회로의 원리적인 추가 블록 회로도.
도 3은 디지털 난수 발생기를 갖춘 클록 신호 발생기의 변형예.
도 4는 위상 조절 루우프를 갖춘 클록 신호 발생기의 변형예.
도 5는 외부 클록 신호에 의해서 및 본 발명에 따라 이루어지는 과정들의 시간적인 흐름을 보여주는 흐름도.
본 발명의 목적은, 전류 피크의 개수를 세어 진행되는 과정의 종류에 대해 유추할 수 있게 하는 가능성을 저지하는 것이다.
상기 목적은, 본 발명에 따른 집적 반도체 회로에서 클록 신호를 제공하는단자가 개별적으로 조절 가능한 스위칭 수단을 통해 개별 회로 유닛의 클록 입력과 접속되고, 상기 스위칭 수단의 제어 입력들이 불규칙 신호 발생기의 출력과 접속됨으로써, 하나의 회로 유닛이 불규칙 신호에 따라 하나 또는 다수의 다른 회로 유닛에 대해 동시에 또는 연속으로 작동됨으로써 달성된다. 상기 목적은 또한 청구항 8 및 9에 따른 방법에 의해서도 달성된다. 본 발명의 바람직한 개선예들은 종속항에서 기술된다.
본 발명에 따른 반도체 회로에서는, 불규칙 신호에 따라 다양한 회로 유닛들에 클록 신호가 제공되거나 또는 제공되지 않음으로써 상기 회로 유닛들이 한편으로는 동시에, 다른 한편으로는 연속으로 작동된다. 이 경우에는 또한, 제 1 회로 유닛내에서 하나의 과정을 중단시키고 다른 하나의 과정을 하나의 추가 회로 유닛내에서 시작하거나 또는 속행할 수도 있는데, 그 목적은 나중에 상기 제 1 과정을 연속으로 혹은 동시에 실행시키기 위함이다. 그렇게 함으로써 특정한 하나의 과정이 반복될 때에도 절대로 동일한 지속시간을 갖지 않게 되고, 따라서 동일한 과정이 진행되고 있다는 사실을 확인할 수도 없게 된다.
바람직한 개선예에서는, 클록 신호를 제공하는 단자가 조절 가능한 클록 신호 발생기의 출력이고, 상기 클록 신호 발생기의 제어 입력이 불규칙 신호 발생기의 출력과 접속됨으로써, 상기 클록 신호의 하나의 스위칭 에지의 시점이 불규칙 신호에 따라서 변동된다.
상기 개선예에서 특히 바람직한 것은, 불규칙 신호의 변동이 클록 신호의 평균 주기와 관련해서 상대적으로 느리기는 하지만, 동일한 과정들이 상이한 클록 주파수로 진행되어 언제나 상이한 지속시간을 가질 수 있도록 불규칙 신호의 진폭이 과정에 따라 심하게 변동된다는 점이다. 따라서, 클록 신호의 스위칭 에지의 검출이 매우 어려워진다.
상기와 같은 집적 반도체 회로의 실시예에서는, 외부에 인가된 클록 신호와 회로 내부에서의 클로킹(Clocking) 동작간의 관계가 아무런 효과가 없게 된다. 내부 클록 신호 발생기는 불규칙 신호 발생기에 의한 트리거링을 근거로 하여 불규칙적인 클록을 발생하게 되고, 그 결과 특정 과정들이 특정 시간격에 할당되는 것은 거의 불가능해진다.
본 발명의 추가 실시예에서는 주파수가 상이한 적어도 2개의 클록 신호 발생기가 집적 반도체 회로내에 존재하는데, 이 경우 소수의 제 1 회로 유닛은 제 1 클록 신호에 의해서 작동되고 소수의 제 2 회로 유닛은 제 2 클록 신호에 의해서 작동된다. 경우에 따라서는 추가의 회로 유닛들이 추가의 클록 신호에 의해서 작동될 수 있다. 특히 여러 과정들이 상이한 주파수로 클록 회로 유닛들내에서 서로 교차되는 경우에는 과정 지속시간이 더욱 무작위로 된다.
상기와 같은 원리의 특히 바람직한 실시예에서는 개별 스위칭 수단들이 멀티플렉서로 형성되며, 상기 멀티플렉서를 통해 각각의 클록 신호가 각각의 회로 유닛에 제공될 수 있다. 멀티플렉서가 하나의 불규칙 신호 또는 다양한 불규칙 신호에 의해서 트리거링되기 때문에, 결과적으로 하나의 특정 회로 유닛은 고유의 주파수내에서도 우발적으로 변동될 수 있는 다양한 클록 신호에 의해서 작동될 수 있다.
본 발명의 한 실시예에서는 클록 신호 발생기가 특히 전압 조절된 발진기로형성된다.
클록 신호 발생기의 추가 실시예는, 조절 가능한 또는 세팅 가능한 주파수 분배기를 포함하고, 상기 분배기에 의해서 주파수 변동이 클록 신호에 결합될 수 있도록 구성된 위상 조절 루우프로 이루어질 수 있다.
불규칙 신호 발생기는, 하나의 위상 조절 루우프의 주파수 분배기를 직접 트리거링하기 위해서 임의의 개수의 디지털 출력을 포함하는 난수 발생기일 수 있다. 그러나 상기 난수 발생기 뒤에는 또한 D/A-변환기가 접속될 수도 있으며, 상기 변환기를 통해 예를 들어 발진기의 제어 입력이 트리거링될 수 있다. 통상적으로 하나의 난수 발생기는 단지 하나의 출력만을 포함하기 때문에, 발진기는 2개의 주파수 사이에서 단 한번만 전환된다.
그러나 안정적인 발진기 뒤에 난수 발생기에 의해서 트리거링되는 하나의 주파수 분배기를 접속하는 것도 가능하다. 원칙적으로는, 변조율이 우발적인 변동의 원인이 되는, 주파수 변조된 클록 신호를 발생시키는 것이 중요하다. 이 경우에는, 불규칙 신호 발생기에 의해서 발생된 변조 신호의 평균 주기가 집적 반도체 회로내에서 진행되는 과정들의 평균 지속시간과 대략적으로 일치하는 것이 유리하다.
본 발명의 특히 바람직한 실시예에서는 적어도 하나의 회로 유닛이, 다른 회로 유닛들과 대략 동일한 전류 소비를 갖지만 집적 반도체 회로에 중요한 기능이 결여된 보조 회로 유닛으로서 형성된다. 집적 반도체 회로의 회로 유닛내에서 진행되고 각각 정해진 개수의 클록 신호 주기를 필요로 하는 과정들 전에 및/또는 과정들 중에 및/또는 과정들 후에는, 불규칙 신호에 의해서 조절되는 보조 회로 유닛으로의 전환 동작이 상기 과정들의 지속시간을 우발적으로 변동시키기는 하지만, 이와 같은 변동은 전류 소비에 의해서는 인식할 수 없다.
하나의 회로 유닛내에서 하나의 과정이 진행되는 동안 보조 회로 유닛으로의 전환이 우발적으로 이루어질 뿐만 아니라, 하나 또는 추가의 회로 유닛들이 우발적으로 작동되거나 정지되는 경우는 매우 바람직한 경우이다.
본 발명은 도면 설명이 추가된 실시예를 참조하여 하기에서 자세히 설명된다.
도 1은 3개의 회로 유닛(S1, S2 및 S3)을 포함하는 본 발명에 따른 집적 반도체 회로의 원리적인 회로도를 보여준다. 보조 회로 유닛(HS)도 또한 도시되어 있다. 도면에는 3개의 클록 신호 발생기(TSG1, TSG2, TSG3)가 존재하는데, 상기 발생기의 출력 신호들은 각각 멀티플렉서(MP1, MP2, MP3, MP4)를 통해 회로 유닛(S1 내지 S3 및 HS)에 제공될 수 있다. 멀티플렉서(MP1 내지 MP4)는 하나의불규칙 신호 발생기(ZSG)의 출력 신호에 의해서 트리거링된다. 또한 상기 불규칙 신호 발생기(ZSG)의 추가의 출력 신호가 클록 신호 발생기(TSG1 내지 TSG3)를 조절한다.
도 1의 원리도에서 지시되는 바와 같이, 본 발명에 따른 집적 반도체 회로에 의해서는 상이한 회로 유닛(S1 내지 S3 및 HS)이 상이한 주파수의 클록 신호에 의해서 무작위로 조절되어 연속으로 또는 동시에 작동될 수 있다. 특히 기능과 연관된 회로 유닛내에서 하나의 과정이 진행되는 동안에는 보조 회로 유닛(HS)으로의 전환에 의해서 더미-클록(Dummy-Clock)이 삽입되기 때문에, 결과적으로 외부 관찰자에게는 상기 과정이 실제보다 더 오랫동안 지속되는 것으로 보일 수 있다. 더 짧은 과정들은 2개 회로 유닛의 동시 클로킹에 의해서 더 긴 하나의 과정 속에 숨겨질 수도 있다.
도 2는 무엇보다도 메모리 회로 또는 로직 회로와 같은 회로(2, 3)를 포함하는, 일점쇄선으로 지시된 집적 반도체 회로(1)를 보여준다. 상기 회로(2, 3)는 하나의 내부 클록 신호(Clint)에 의해서 클로킹된다. 상기 내부 클록 신호는 클록 신호 발생기(TSG)로부터 발생된다. 클록 신호 발생기(TSG)는, 불규칙 신호 발생기(ZSG)의 출력과 접속된 제어 입력을 포함한다. 마찬가지로 집적 반도체 회로(1)내에 포함된 회로(4)의 도시된 실시예에서 클록 신호로서 제공되는 외부 클록 신호(Clext)가 외부로부터 상기 집적 반도체 회로에 제공된다. 외부 클록 신호(Clext)를 추가로 사용함으로써, 다양한 회로내에서의 과정들이 상이한 클록 주파수로 진행될 수 있다. 따라서, 여러 과정들을 소정의 시간 주기에 할당하는 것은 더욱 어려워진다. 그밖에 외부 클록 신호에 의해서 클로킹될 수밖에 없는, 예를 들어 입력/출력 회로와 같은 회로 유닛들이 존재하는데, 그 이유는 상기 회로 유닛들이 데이터를 외부 단자로부터 수신하여 이 데이터를 상기 외부 클록 신호와 동시에 처리해야 하기 때문이다.
클록 신호 발생기(TSG)는 전압 조절된 발진기로서 형성될 수 있고, 아날로그 출력을 갖는 불규칙 신호 발생기(ZSG)에 의해서 트리거링될 수 있다.
도 3이 보여주는 바와 같이, 상기 불규칙 신호 발생기는 임의의 소수의 디지털 출력을 갖는 난수 발생기(ZZG)로서 형성될 수도 있다. 아날로그 입력을 갖는, 도 3에 도시된 클록 신호 발생기(TSG)의 경우에는 출력이 디지털-아날로그-변환기(D/A)와 접속되고, 상기 변환기의 아날로그 출력 신호가 클록 신호 발생기(TSG)의 제어 입력을 트리거링한다.
난수 발생기(ZZG)에 의해 트리거링되는 조절 가능한 주파수 분배기를 종래의 클록 신호 발생기 뒤에 접속하는 것도 원칙적으로는 가능하다. 이와 같은 방식으로는 또한 주파수 지속시간 및 주기가 시간적으로 변동되는 내부 클록 신호(Clint)가 발생될 수 있다. 상기 실시예는 도 4의 일점쇄선 내부에 도시되어 있다. 본 경우에 사용될 클록 신호(Cl')는 마찬가지로 파선으로 도시된 화살표로 지시된다.
도 4는 또한 트리거링 가능한 분배기(T)와 함께 형성된 클록 신호 발생기가 하나의 위상 조절 루우프를 보완하는 것을 보여준다. 이 목적을 위해서 분배기(T)의 출력 신호는 외부 클록 신호(Clext)와 마찬가지로 위상 검출기에 제공되고, 상기 검출기의 출력 신호는 저역 패스 필터(TPF)를 통해서 조절 가능한 발진기(VCO)에 제공된다. 이 경우 조절 가능한 발진기(VCO)의 출력 신호는 난수 발생기(ZZG)에 따라 변동되는 내부 클록 신호(Clint)를 전송한다.
도 5에는 종래의 외부 클록 신호(Clext)에서 및 본 발명에 따른 내부 클록 신호(Clint)에서의 2가지 과정(I 및 II)의 상이한 지속시간이 도시되어 있다. 도 5의 상부에 도시된 외부 클록 신호(Clext)는 일정한 주파수를 갖는다. 제 1 과정(I)은 8주기로 지속되고, 제 2 과정(II)은 4주기로 지속된다. 도 5의 상부에서 명확하게 알 수 있는 바와 같이, 제 1 과정(I) 뿐만 아니라 제 2 과정(II)은 계속해서 동일한 시간 동안 지속될 것이 예측된다. 예를 들어 여러 과정들이 언제 반도체 회로 내부에서 진행될 수 있을지를 전류 수용부로부터 검출하는 공격자는, 소정 지속시간의 시간 주기가 반복되는 경우에는 이미 한번 이루어진 과정이 진행되고 있다는 결론에 도달하게 된다.
그와 달리 도 5의 하부에는 무작위로 변동되는 주파수를 갖는 내부 클록 신호(Clint)가 도시되어 있다. 따라서 그 경우에는 주기가 시점(t1, t2, t3 및 t4)에서 변동된다. 또한 빗금으로 표시된 내부 클록 신호(Clint)의 주기들은 보조 회로 유닛으로의 전환, 즉 더미-클록의 삽입을 암시적으로 나타낸다. 과정(I)의 개별 클록 주기들은 도면 부호 1 내지 8로 표시된다. 보는 바와 같이 과정(I)은 제일먼저 지속시간(T1)을 가지는데, 상기 지속시간(T1) 동안에는 시점(t1 및 t2)에서 내부 클록 신호(Clint)의 주파수가 전환되어 3개의 더미-주기(Dummy-Period)가 삽입되었다. 따라서 지속시간(T1)은 상기 과정(I)의 실제 지속시간과 관련이 없다.
제 1 과정(I) 다음에는, 클록 주기들이 마찬가지로 도면 부호 1 내지 8로 표시된 제 2 과정(I)이 시작된다. 이 경우에는 제 2 클록 주기 다음에 하나의 더미-클록이 삽입되고, 그 다음에 연속하여 과정(II)이 진행되는 다른 회로 유닛으로의 전환이 이루어진다. 과정(II)의 클록 주기들은 도면 부호 1' 내지 4'로 표시된다. 과정(II)의 2클록 주기가 진행된 후에도 마찬가지로 하나의 더미-클록이 삽입된다. 그 다음의 시점(t3)에서는, 한편으로는 주파수가 전환되고 다른 한편으로는 재차 과정(I)으로의 전환이 이루어진다. 그 다음 2클록 주기에서는 과정(I 및 II)이 동시에 진행된다. 그리고 나서 과정(II)은 1지속시간(T2) 후에 종료되는 반면, 제 2 과정(I)은 계속해서 진행되어 1지속시간(T1') 후에 비로소 종료된다.
과정들(I 및 II)은 여전히 8주기 또는 4주기의 클록 신호를 필요로 한다. 따라서, 각각의 제 1 과정들(I)에 대해서는 T1 및 T1' 그리고 제 2 과정들(II)에 대해서는 T2라는 전체 지속시간이 나타난다. 도 5의 하부에서 알 수 있는 바와 같이, 지속시간(T1 및 T1')은 상이한 지속시간을 갖는 반면 과정(II)은 개별 과정으로 나타나지 않게 됨으로써, 결과적으로 검출 장치는 어느 과정이 진행되고 있는지를 인식할 수가 없게 된다.
따라서 본 발명에 따른 집적 반도체 회로에 의해서는, 소정 과정들에 대한지속시간을 검출함으로써 상기 과정들의 내용을 결론적으로 도출할 수 있는 가능성이 매우 간단하지만 효과적인 방식으로 저지될 수 있다.

Claims (10)

  1. 클록 신호(Clint)에 의해서 트리거링되고, 동시에 또는 연속으로 동작 가능한 소수의 회로 유닛(S1, S2, S3, HS)을 포함하는 집적 반도체 회로에 있어서,
    상기 클록 신호(Clint)를 제공하는 단자가 개별적으로 조절 가능한 스위칭 수단(MP1, MP2, MP3, MP4)을 통해 개별 회로 유닛(S1, S2, S3, HS)의 클록 입력과 접속되고,
    상기 스위칭 수단(MP1, MP2, MP3, MP4)의 제어 입력들이 불규칙 신호 발생기(ZSG)의 출력과 접속됨으로써,
    하나의 회로 유닛(S1, S2, S3, HS)이 상기 불규칙 신호에 따라 다른 회로 유닛들(S1, S2, S3, HS) 중에서 하나 또는 다수의 회로 유닛에 대해 동시에 또는 연속으로 작동되는 것을 특징으로 하는 집적 반도체 회로.
  2. 제 1항에 있어서,
    상기 클록 신호(Clint)를 제공하는 단자가 조절 가능한 클록 신호 발생기(TSG1, TSG2, TSG3; TSG)의 출력이고, 상기 발생기의 제어 입력이 불규칙 신호 발생기(ZSG)의 출력과 접속됨으로써, 상기 클록 신호(Clint)의 스위칭 에지의 시점이 상기 불규칙 신호에 따라 변동되는 것을 특징으로 하는 집적 반도체 회로.
  3. 제 1항 또는 제 2항에 있어서,
    각각 하나의 클록 신호를 제공하는 적어도 2개의 단자가 제공됨으로써, 소수의 제 1 스위칭 유닛(S1)은 제 1 클록 신호에 의해서, 소수의 제 2 스위칭 유닛(S2)은 제 2 클록 신호에 의해서 작동되며, 필요에 따라서는 소수의 추가 스위칭 유닛(S3)이 다른 클록 신호에 의해서 작동될 수 있는 것을 특징으로 하는 집적 반도체 회로.
  4. 제 3항에 있어서,
    상기 스위칭 수단(MP1, MP2, MP3, MP4)은, 모든 클록 신호가 개별적으로 제공되고 상기 클록 신호들 중에서 하나의 클록 신호가 불규칙 신호에 따라 개별 스위칭 유닛에 접속될 수 있도록 형성되는 것을 특징으로 하는 집적 반도체 회로.
  5. 제 1항 또는 제 2항에 있어서,
    상기 클록 신호 발생기들(TSG1, TSG2, TSG3; TSG) 중에서 적어도 하나의 발생기가 전압 조절된 발진기(OSZ)로 형성되는 것을 특징으로 하는 집적 반도체 회로.
  6. 제 1항 또는 제 2항에 있어서,
    상기 클록 신호 발생기들(TSG1, TSG2, TSG3; TSG) 중에서 적어도 하나의 발생기가 불규칙 신호 발생기(ZSG)에 의해 트리거링 가능한 주파수 분배기(T)를 갖는 위상 조절 루우프로 형성되는 것을 특징으로 하는 집적 반도체 회로.
  7. 제 1항 또는 제 2항에 있어서,
    상기 회로 유닛들 중에서 적어도 하나의 유닛이 보조 회로 유닛(HS)인 것을 특징으로 하는 집적 반도체 회로.
  8. 클록 집적 반도체 회로를 작동시키기 위한 방법에 있어서,
    상기 집적 반도체 회로의 회로 유닛(S1, S2, S3)내에서 진행되고, 각각 정해진 개수의 클록 신호 주기를 필요로 하는 과정들 이전에 및/또는 과정들 동안 및/또는 과정들 이후에는, 불규칙 신호에 의해서 정해진 개수의 추가 클록 신호 주기를 회로 유닛(S1, S2, S3)과 대략 동일한 전류 소비로 보조 회로 유닛(HS)에 제공하는 것을 특징으로 하는 방법.
  9. 클록 집적 반도체 회로를 작동시키기 위한 방법에 있어서,
    상기 집적 반도체 회로의 제 1 회로 유닛(S1)내에서 진행되는 정해진 개수의 클록 신호 주기를 필요로 하고, 불규칙 신호에 의해서 정해진 시간 주기의 지속시간을 위한 하나의 과정 동안에는, 동일 클록 신호 또는 다른 하나의 클록 신호를 제공하여 적어도 하나의 추가 회로 유닛(S2)을 작동시키는 것을 특징으로 하는 방법.
  10. 제 9항에 있어서,
    불규칙 신호에 의해서 정해진 시간 주기들 중에서 적어도 한 시간 주기 동안에는 제 1 회로 유닛(S1)내에서 진행되는 과정을 중단시키는 것을 특징으로 하는 방법.
KR10-2001-7001227A 1998-07-29 1999-07-27 클록 집적 반도체 회로 및 상기 회로를 작동시키기 위한방법 KR100374213B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP98114199.7 1998-07-29
EP98114199 1998-07-29

Publications (2)

Publication Number Publication Date
KR20010074788A KR20010074788A (ko) 2001-08-09
KR100374213B1 true KR100374213B1 (ko) 2003-03-03

Family

ID=8232367

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-7001227A KR100374213B1 (ko) 1998-07-29 1999-07-27 클록 집적 반도체 회로 및 상기 회로를 작동시키기 위한방법

Country Status (12)

Country Link
US (1) US6864730B2 (ko)
EP (1) EP1099192B1 (ko)
JP (1) JP2002521771A (ko)
KR (1) KR100374213B1 (ko)
CN (1) CN1320246A (ko)
AT (1) ATE216518T1 (ko)
BR (1) BR9913346A (ko)
DE (1) DE59901270D1 (ko)
ES (1) ES2176015T3 (ko)
RU (1) RU2216769C2 (ko)
UA (1) UA57154C2 (ko)
WO (1) WO2000007142A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1293856A1 (fr) 2001-09-18 2003-03-19 EM Microelectronic-Marin SA Circuit Intégré sécurisé comprenant des parties à caractère confidentiel, et procédé pour sa mise en action
DE10162309A1 (de) * 2001-12-19 2003-07-03 Philips Intellectual Property Verfahren und Anordnung zur Erhöhung der Sicherheit von Schaltkreisen gegen unbefugten Zugriff
JP3672874B2 (ja) * 2002-01-25 2005-07-20 Ｎｅｃマイクロシステム株式会社 データ処理装置
JP4335561B2 (ja) * 2003-03-28 2009-09-30 Ｎｅｃエレクトロニクス株式会社 半導体集積回路装置
FR2861474B1 (fr) * 2003-10-24 2007-04-27 Atmel Corp Procede et appareil pour une periode de traitement variable dans un circuit integre
WO2005043299A2 (en) 2003-10-24 2005-05-12 Atmel Corporation Method and apparatus for a variable processing period in an integrated circuit

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60231285A (ja) * 1984-05-02 1985-11-16 Seiko Epson Corp メモリカ−ドとの通信方法
FR2638869B1 (fr) * 1988-11-10 1990-12-21 Sgs Thomson Microelectronics Dispositif de securite contre la detection non autorisee de donnees protegees
US6279116B1 (en) * 1992-10-02 2001-08-21 Samsung Electronics Co., Ltd. Synchronous dynamic random access memory devices that utilize clock masking signals to control internal clock signal generation

Also Published As

Publication number Publication date
JP2002521771A (ja) 2002-07-16
EP1099192A1 (de) 2001-05-16
DE59901270D1 (de) 2002-05-23
US6864730B2 (en) 2005-03-08
UA57154C2 (uk) 2003-06-16
EP1099192B1 (de) 2002-04-17
CN1320246A (zh) 2001-10-31
KR20010074788A (ko) 2001-08-09
BR9913346A (pt) 2001-05-15
ES2176015T3 (es) 2002-11-16
RU2216769C2 (ru) 2003-11-20
ATE216518T1 (de) 2002-05-15
WO2000007142A1 (de) 2000-02-10
US20010038637A1 (en) 2001-11-08

Similar Documents

Publication Publication Date Title
EP1433044B1 (en) Secure integrated circuit including parts having a confidential nature and method for operating the same
US7376687B2 (en) Pseudo-random number generator
US7571492B2 (en) Current source for cryptographic processor
JP4773412B2 (ja) 集積回路の刻時制御方法及びその方法を適用した集積回路
US7117233B2 (en) Random number generator and method for generating a random number
KR100563885B1 (ko) 난수 시드 생성 회로 및 이것을 포함한 드라이버, 및 메모리 카드 시스템
US7664807B2 (en) Apparatus for providing a random bit stream
KR950023026A (ko) 보안마이크로프로세서용 클록주파수 변조
KR100374213B1 (ko) 클록 집적 반도체 회로 및 상기 회로를 작동시키기 위한방법
US7945608B2 (en) Method and apparatus for generating an initial value for a pseudo-random number generator
JP3827050B2 (ja) Ｉｃカードと半導体集積回路装置
EP1620829B1 (en) Electronic circuit device for cryptographic applications
KR970701397A (ko) Ic 카드 제어 회로 및 ic 카드 제어 시스템(ic card control circuit and ic card control system)
JP3788881B2 (ja) Ｉｃカードと半導体集積回路装置
JPH10340183A (ja) 乱数発生回路
US6498817B1 (en) Circuit for processing data signals
CN119336125A (zh) 随机时钟发生装置及时钟信号输出方法
MXPA01001035A (en) Clocked integrated semiconductor circuit and method for operating the same
JPH06252750A (ja) リセット制御信号生成回路
KR200319358Y1 (ko) 클럭신호발생장치
KR930002026Y1 (ko) 주변장치의 프로그램을 위한 리세트회로
KR20030002266A (ko) 난수 발생 장치
JPH09101836A (ja) クロック供給装置

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20010129

Patent event code: PA01051R01D

Comment text: International Patent Application

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20010306

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20021129

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20030218

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20030219

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee