KR100372655B1 - 반도체소자의도선층형성방법 - Google Patents

반도체소자의도선층형성방법 Download PDF

Info

Publication number
KR100372655B1
KR100372655B1 KR1019950054378A KR19950054378A KR100372655B1 KR 100372655 B1 KR100372655 B1 KR 100372655B1 KR 1019950054378 A KR1019950054378 A KR 1019950054378A KR 19950054378 A KR19950054378 A KR 19950054378A KR 100372655 B1 KR100372655 B1 KR 100372655B1
Authority
KR
South Korea
Prior art keywords
forming
metal layer
conductive layer
process chamber
contact hole
Prior art date
Application number
KR1019950054378A
Other languages
English (en)
Other versions
KR970052328A (ko
Inventor
문환성
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019950054378A priority Critical patent/KR100372655B1/ko
Publication of KR970052328A publication Critical patent/KR970052328A/ko
Application granted granted Critical
Publication of KR100372655B1 publication Critical patent/KR100372655B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Abstract

1. 청구 범위에 기재된 발명이 속한 기술분야
고집적 반도체 소자 제조 방법.
2. 발명이 해결하려고 하는 기술적 과제
반도체 소자 제조 공정중 도선과 도선을 연결하는 경우, 종래에는 하부 도선층과 층간 절연막 및 소정의 콘택홀을 형성한 다음, 콘택홀내에 형성된 자연 산화막을 제거하기 위한 세정 공정을 거친 후, 다결정 실리콘을 증착하여 상부 도선층을 형성하게 되는데, 이때 세정 공정을 실시한 다음 도선층 증착을 위한 공정 챔버에 완전히 적재될 때 까지 상당한 시간 동안 대기중에 노출되게 되므로 여전히 자연 산화막이 잔존하게 되고, 이와 같이 자연 산화막이 잔존하는 상태에서 다결정 실리콘이나 알루미늄 등으로 상부 도선층을 증착하게 되면, 자연 신화막의 뭉침 현상이 일어나게 되어 접촉 면적이 줄어들게 되고, 따라서 접촉 저항이 증가하는 등의 문제점이 있었음.
3. 발명의 해결방법의 요지
도선층간의 연결을 위한 콘택홀을 형성한 다음, 상부 도선층을 증착하기 위한 공정쳄버에서 증착 공정을 진행하기 전에 공정 쳄버에 수소 플라즈마를 주입하여 콘텍홀에 형성된 자연 산화막을 환원시켜 제거하므로써, 접촉 저항이 낮은 도선층을 형성할 수 있는 방법을 제공하고자 함.
4. 발명의 중요한 용도
반도체 소자의 자연 산화막 제거에 이용됨.

Description

반도체 소자의 도선층 형성 방법
본 발명은 일반적으로 반도체 소자 제조 방법에 관한 것으로서, 특히 반도체 소자의 도선층간을 연결하는 콘택 형성시 콘택홀내의 자연 산화막을 제거하여 낮은 접촉 저항을 가진 도선층을 형성하는 방법에 관한 것이다.
반도체 소자 제조 공정중 도선과 도선을 연결하는 경우, 접촉 저항이 낮아야 되는데, 종래 기술에 따른 공정을 보면, 먼저 제1A도에 도시된 바와 같이, 반도체 기판(1)상에 하부 도선층(2)을 형성하고, 층간 절연막(3)을 증착한 다음, 소정의 콘택홀을 형성한다. 다음에 콘택홀내에 형성된 자연 산화막을 제거하기 위한 세정공정을 거친 후, 다결정 실리콘을 증착하여 상부 도선층(5)을 형성하게 되는데, 이때 세정 공정을 실시한 다음 도선층 증착을 위한 공정 챔버에 완전히 적재될 때까지 상당한 시간 동안 대기중에 노출되게 되므로 여전히 자연 산화막(4)이 존재하게 된다. 이와 같이 자연 산화막(4)이 잔존하는 상태에서 다결정 실리콘이나 알루미늄 등으로 상부 도선층(5)을 증착하게 되면 제1B도에 참조번호 4'로 도시된 바와 같은 자연 산화막의 뭉침 현상이 일어나게 되어 접촉면적이 줄어들게 되고, 따라서 접촉저항이 증가하는 등의 문제점이 있었다.
따라서, 전술한 문제점을 해결하기 위해 안출된 본 발명은, 도선층간의 연결을 위한 콘택홀을 형성한 다음, 상부 도선층을 증착하기 위한 공정챔버에서 증착공정을 진행하기 전에 공정챔버에 수소 플라즈마플 주입하여 콘택홀에 형성된 자연 산화막을 환원시켜 제거하므로써, 접촉저항이 낮은 도선층을 형성할 수 있는 방법을 제공하는 것을 목적으로 한다.
본 발명에 따른 도선층 형성 방법은, 반도체 기판상에 제1도선층이 형성된 구조상에 층간절연막을 증착하는 단계와, 포토마스크 및 식각 공정을 통해 콘택홀을 형성하는 단계와, 제2도선층을 증착하기 위한 공정챔버에 웨이퍼를 적재하는 단계와, 상기 공정챔버에서 수소이온 및 활성화된 수소원자를 이용하여 자연 산화막을 제거하는 단계 및 전체구조 상부에 제2도선층을 증착하는 단계를 포함하는 것을 특징으로 한다.
이제 본 발명의 한 실시예에 대하여 첨부도면을 참조하여 보다 상세하게 설명하게 된다. 먼저, 제2A도에 도시된 바와 같이, 반도체 기판(11)상에 하부도선층(12)을 형성하고, 그 위에 층간절연막(13)을 증착한 다음, 포토마스크 및 식각공정을 통해 콘택홀을 형성한다. 다음에 자연 산화막 제거를 위한 세정공정을 실시한 다음, 상부 도선층을 증착하기 위한 공정챔버에 적재한다. 다음에는 공정챔버에 수소가스를 주입하면서 플라즈마 코일(도시안됨)을 이용하여 플라즈마로 만들어 공정챔버내를 수소 플라즈마 분위기로 만들어 일정시간을 유지시킨다. 이때 수소가스는 수소이온과 활성화된 수소원자로 되며, 그 반응식은 다음과 같다.
H2 → 2H+ + 2e-
H2 → 2H+
이와 같이 발생된 수소이온과 수소원자는 자연 산화막(SiO2)과 환원 반응하여 제2B도에 도시된 바와 같이 실리콘과 물로 분해되며, 그 반응식은 다음과 같다.
SiO2 + 4H+ → Si + 2H2O(↑)
SiO2 + 4H+ → Si4 + + 2H2O(↑)
이어서, 전체 구조 상부에 다결정 실리콘 등으로 상부 도선층(15)을 증착하여 상기 하부 도선층(12)과 연결시킨다.
이와 같이, 공정챔버내에서 자연 산화막이 제거되기 때문에 후속공정으로 상부 도선층(15)을 증착하는 경우에 상기 하부 도선층(12)과 상부 도선층(15)간의 접촉면적이 줄어들지 않게 되고, 그러므로 접촉저항의 감소가 이루어진다.
반도체 소자 제조시, 전술한 바와 같은 본 발명에 따라 도선층을 연결함으로써, 자연 산화막으로 인한 접촉저항의 증가와 접촉불량을 방지하여 소자의 신뢰성을 개선할 수 있는 효과가 있다.
제1A도 내지 제1B도는 종래의 도선층 형성 방법에 따른 공정도.
제2A도 내지 제2B도는 본 발명의 도선층 형성 방법에 따른 공정도.
* 도면의 주요 부분에 대한 부호의 설명 *
1, 11 : 반도체 기판 2, 12 : 하부 도선층
3, 13 : 충간 절연막 4, 4': 자연 산화막
5, 15 : 상부 도선층

Claims (2)

  1. 반도체 소자의 도선층을 형성하는 방법에 있어서,
    반도체 기판상에 제1도선층을 형성한 다음, 상기 제1도선층상에 층간절연막을 증착하는 단계와,
    포토마스크 및 식각공정을 통해 콘택홀을 형성하는 단계와,
    제2도선층을 증착하기 위한 공정챔버에 상기 반도체 기판을 적재하는 단계와,
    상기 공정챔버에서 수소이온 및 활성화된 수소원자를 이용하여 자연 산화막을 제거하는 단계와,
    전체구조상에 제2도선층을 증착하는 단계를 포함해서 이루어전 도선층 형성 방법.
  2. 제1항에 있어서,
    상기 콘택홀 형성단계 이후에 자연 산화막 제거를 위한 세정공정을 실시하는 단계를 더 포함하는 것을 특징으로 하는 도선층 형성방법.
KR1019950054378A 1995-12-22 1995-12-22 반도체소자의도선층형성방법 KR100372655B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950054378A KR100372655B1 (ko) 1995-12-22 1995-12-22 반도체소자의도선층형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950054378A KR100372655B1 (ko) 1995-12-22 1995-12-22 반도체소자의도선층형성방법

Publications (2)

Publication Number Publication Date
KR970052328A KR970052328A (ko) 1997-07-29
KR100372655B1 true KR100372655B1 (ko) 2003-05-09

Family

ID=37416635

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950054378A KR100372655B1 (ko) 1995-12-22 1995-12-22 반도체소자의도선층형성방법

Country Status (1)

Country Link
KR (1) KR100372655B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019060050A1 (en) * 2017-09-22 2019-03-28 Applied Materials, Inc. REDUCTION OF NATIVE OR NON-CONTROLLED OXIDE BY CYCLIC PLASMA TREATMENT PROCESS AND RADICAL H *

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100777535B1 (ko) * 2007-06-01 2007-11-16 전황섭 Ｌｅｄ 램프를 광원으로 하는 광고용 패널

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019060050A1 (en) * 2017-09-22 2019-03-28 Applied Materials, Inc. REDUCTION OF NATIVE OR NON-CONTROLLED OXIDE BY CYCLIC PLASMA TREATMENT PROCESS AND RADICAL H *
US20190093214A1 (en) * 2017-09-22 2019-03-28 Applied Materials, Inc. Native or uncontrolled oxide reduction by a cyclic process of plasma treatment and h* radicals

Also Published As

Publication number Publication date
KR970052328A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
EP0383610B1 (en) Manufacturing method of semiconductor device
KR900008387B1 (ko) 반도체장치 제조방법
JPH06140372A (ja) 半導体装置の製造方法
KR100259692B1 (ko) 매립형 접촉 구조를 가진 반도체 장치의 제조 방법
JP4508607B2 (ja) 半導体素子の製造方法
KR950010854B1 (ko) 텅스텐 플러그 형성방법
KR100372655B1 (ko) 반도체소자의도선층형성방법
KR20020031420A (ko) 실리콘 함유 기판 상에 전도성 규화물층 형성방법 및전도성 규화물 접촉부 형성방법
KR100220933B1 (ko) 반도체 소자의 금속배선 형성방법
KR100564415B1 (ko) 반도체소자의 콘택홀형성방법
GB2307341A (en) Method of forming a tungsten plug of a semiconductor device.
US5211987A (en) Method and apparatus for forming refractory metal films
KR100192184B1 (ko) 콘택 플러그 제조방법
KR100272270B1 (ko) 반도체 소자의 금속 배선 형성방법
KR910007538B1 (ko) 선택 도포 공정을 이용한 트렌치 캐패시터와 트랜지스터의 연결방법
KR100247643B1 (ko) 금속 배선 형성용 반응 챔버 및 이를 이용한 반도체 소자의 금속배선 형성방법
KR100204009B1 (ko) 반도체소자 제조방법
KR100210853B1 (ko) 반도체 소자의 전도선 및 그 제조방법
JP2617090B2 (ja) 半導体装置のコンタクト製造方法
CN117497513A (zh) 半导体器件及其形成方法
KR100237029B1 (ko) 반도체 소자의 텅스텐 플러그 형성방법
KR19980085833A (ko) 반도체 소자의 제조 방법
KR100444610B1 (ko) 반도체 소자의 금속 배선 형성 방법
JPH04293256A (ja) 半導体装置の製造方法
KR20000015238A (ko) 반도체소자의 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee