KR100372062B1 - 전기에너지를변환하기위한전자장치 - Google Patents

Abstract

특히, 자신의 셀 각각에 대한 커패시터(C1, C2, … , Cn), 및 상기 커패시터(C1, C2, … , Cn) 각각의 단자 양단의 평균 전압을 평가하는 수단(VMO1, VMO2, …, VMOn), 상기 커패시터(C1, C2, … , Cn) 각각 상에서의 상기 커패시터의 상기 평가된 평균 충전 전압과 공칭 평균 충전 전압간의 어떠한 차이도 측정하기 위한 수단(VE1, VE2, … , VEn), 및 상기 커패시터와 연관된 셀의 상기 제1 도전 상태의 지속 기간을 상기 측정된 차이가 감소되도록 하는 방향으로 변경시키는 부가적인 제어 수단(MCC1, MCC2, … ,MCCn)을 포함하는 제어 수단을 포함하는 멀티레벨변환기가 개시된다.

Description

전기 에너지를 변환하기 위한 전자 장치

본 발명은 프랑스 특허 출원 FR 2 679 715 A1에 개시된 유형의 전기 에너지를 변환하기 위한 전자 회로 및 회로를 사용하는 전원 구현에 관한 것이다.

성기 특허 출원에 개시된 변환기가 예로서 첨부 도면인 도1에 도시된다. 이는 근본적으로 전압 소스 SE와 전류 소스 C사이에 일련의 연속한 제어 가능 스위칭 셀 CL1, CL2, … , CLn을 포함하는데, 이들은 2개의 각 스위치의 하나의 폴(pole)은 한쌍의 업스트림 폴(upstream pole) 부분을 형성하고 각 스위치의 다른 하나의 폴은 한쌍의 다운스트림 폴(downstream pole)을 형성하는 2개의 스위치 T1, T'1; T2, T'2; … ; Tn, T'n을 각각 가지며, 업스트림 셀의 한쌍의 다운스트림 폴은 다운스트림 셀의 한쌍의 업스트림 폴에 접속되고, 또 제1 셀 CL1의 한쌍의 업스트림 폴은 상기 전류 소스 C에 접속되는 반면에, 최종 셀 CLn의 한쌍의 다운스트림 폴은 상기 전압 소스 SE에 접속된다. 또한, 변환기는 상기 전압 소스 SE가 동일 역할을 수행하기에 적절한 때에는 최종 셀의 커패시터가 생략될 수 있다는 점을 제외하고는 각각의 셀에 대한 개별적인 커패시터 C1, C2, … , Cn을 역시 포함하는데, 각각의 커패시터는 셀 자신의 한쌍의 다운스트림 폴을 구성하는 2개의 폴 사이에 접속된다. 또한, 변환기는 변환기의 통상의 동작을 제어하고 또 임의의 한 셀의 2개의 스위치들이 언제나 (lc1과 같은 제어 링크로 표시되는) 상응하는 반대 도전 상태에 있도록 하는 방식으로 연속 셀의 스위치에 대해 작용하는 제어 수단(도시되지 않음)을 더 갖는데, 이에 따라 상기 제어 수단에 의해 전달된 셀 제어 신호에 응답하여 주어진 셀 내의 2개의 스위치들 가운데 하나가 연속적으로 제1 도전 상태에 있게 된 다음 주기적으로 반복된 변환 주기 동안 제2 도전 상태에 있게 되고, 또 상기 제어 신호와 동일하지만 상기 변환 주기의 일정 비율만큼 시간 상 옵셋된 셀 제어 신호에 응답하여 연속 셀의 스위치들이 개별적으로 동일한 방식으로 기능하나 주기의 상기 일정 비율만큼 시간 상 옵셋된 방식으로 기능할 수 있게 된다.

양호하게, 주기의 상기 일정 비율은 셀의 수 n의 역수, 즉 2π/n과 동일한데, 이는 출력 상에 발생된 하모닉(harmonic) 관점에서 최적의 값이고 또 이는 변환기의 커패시터 상에 충전된 전압이 자연적으로 균형이 잡힐 수 있도록 만든다. 그렇지만, 다양한 단계들 사이에서 다른 옵셋된 값인 몇몇의 다른 옵셋된 값들도 생각해볼 수 있다.

상기와 같은 변환기에서, 연속한 커패시터 C1, C2, … , Cn들은 개별적인 증가하는 평균 충전 전압을 가지며, 이러한 각각의 상기 셀과 관련된 커패시터의 평균 충전 전압은 변환기가 단지 3개의 셀만을 갖는 경우, 즉 n = 3인 경우에는 변환기 내의 셀 수의 역수 및 셀의 랭크(rank)와 상기 전압 소스 SE에 의해 전달된 전압 VE의 곱과 같은 값, 즉 VE/3, 2VE/3, VE인 값을 갖는다.

딩연하게, 다른 n 값에 응용하는 경우에는 주어진n은 2보다 작지 않으며, 특히n은 3보다 커야 한다.

이하에서는 "멀티레벨(multilevel) 변환기"라는 용어가 상기 설명을 만족하는 변환기를 지칭하도록 사용된다.

본 발명의 목적은 각각의 커패시터 상에 충전하기 위한 상기와 같은 변환기가 공칭 동작 상태(nominal operating condition)로부터 비록 벗어나는 것이 불가피함에도 불구하고 상술된 설명에 따라 유지되도록 제공하는 것이 가능하게 하기 위한 것이다.

상술된 바와 같은 멀티레벨 변환기의 한 커패시터 상에서 충전이 어떻게 통상적으로 변해야하는가를 더욱 용이하게 검토하기 위하여, 스위치 Tk 및 T'k를 함께 갖는 임의 스위칭 셀 CLk, 상기 셀과 연관된 커패시터 Ck, 및 역시 스위치 Tk+1, T'k+1을 갖는 후속 셀 CLk+1을 도시하는 도2를 참조한다.

각각의 셀 내의 스위치 Tk 및 T'k 또는 Tk+1 및 T'k+1 사이의 주어진 결합에서, 도2개 도시된 2개의 인접 셀 CLk 및 CLk+1 집합은 4가지 상태를 갖는다:

a) Tk 및 Tk+1들은 비도전 상태이며, 따라서 Ck 상의 충전 전압은 변하지 않는 제1 상태;

b) Tk 및 Tk+1 양자 모두가 도전 상태이며, 따라서 T'k 및 T'k+1이 비도전 상태인 한 Ck 상의 충전 전압이 역시 변하지 않는 제2 상태;

c) Tk는 도전 상태이고 Tk+1은 비도전 상태인 제3 상태로서, 이러한 경우 전류 소스 C는 I 값을 갖는 전류 Ik가 Tk를 통하여 흐르게 하면서 T'k를 통해 흐르는 전류 I'k는 0이 되게 하고 Tk+1의 상태는 전류 Ik+1을 0으로 만드는 반면에 전류 I'k+1은 I가 되게 함으로써 커패시터 Ck를 통해 흐르는 전류 I'ck는 I가 되게 하는 제3 상태;

d) Tk는 비도전 상태이고 Tk+l는 도전 상태이며, 따라서 전류 소스 C는 T'k를 통해 흐르는 전류 I'k+1을 I로 만드는 반면에, Tk를 통해 흐르는 전류 Ik는 0으로 만들고, 또 Tk+1의 상태는 전류 Ik+1이 I가 되게 하면서, 전류 I'k+1은 0이 되게 함으로써 커패시터 Ck를 통해 흐르는 전류 Ick가 I가 되게 하는 제4 상태.

전류 I'ck = I'k+1 및 Ick = Ik+1은 상기 제3 및 제4 상태에서 커패시터 Ck에 반대 극성의 부가적인 전하를 전달하는데, 제1 상황은 네가티브(negative)로 또 제2 상황은 포지티브(positive)로 언급된다. 이러한 2개의 상태에 대응하는 전류는 전류 소스에 의해 좌우된다. 만일 전류 소스가 정확한 DC를 인가하고 다른 모든 것들이 동일하다면, 상태 c) 및 d) 동안 전류 소스에 의해 좌우되는 전류는 Tk 및 Tk+1이 도전 상태인 기간 동안인 모든 시간에서 방향이 반대이나 동일한 값이 된다(이는 상술한 바와 같이 통상적으로 동일하나 옵셋된 것이다). 이는 Ck 상의 전하가 양으로 변한 다음 동일한 양만큼 음으로 변함으로써, 변환기의 한 주기 동안 변하지 않게 됨을 의미한다.

이상적 시스템(정확한 전류 소스, 무한값의 임피던스)에서는 전류 Ick 및 I'ck는 전류 소스에 의해 결정된다. 전류 소스의 임피던스가 무한의 값이 아닌 보다 실제적인 시스템에서는 전류 소스를 통하여 흐르는 전류는 그 단자 양단의 전압에 좌우되며, 따라서 커패시터 상의 전압 Vck에 좌우된다. 예를 들어, 만일 충전 전압 Vck가 어떠한 이유에서든지 그 공칭 값 VE · k/n과 비교하여 너무 높은 경우가 발생한다면, 공칭 값보다 방전 전류 I'ck는 더 커지게 되며 또 충전 전류 Ick는 더 작아지게 됨으로써 커패시터 Ck 상의 충전이 가져야만 하는 값으로 복귀하게 되는 결과가 발생할 것이다. 이는 멀티레벨 변환기의 동작이 안정하고 또 전압 소스및 전류 소스 양자 모두에서의 진폭의 변화 및 어떠한 한 방향으로의 변화도 수용할 수 있음을 설명한다. 그럼에도 불구하고 이는 동적인 면에서 문제를 유발한다는 사실이 다음에 설명된다.

도3은 n = 3인 경우에 대한 도1 및 도2의 멀티레벨 변환기의 동작의 예이며, 펄스폭 변조(PWM)형 제어가 전류 소스 C에 정현파 변조 교류 전압을 전달하기 위하여 인가되는데, 이는 즉 변환기 동작의 연속한 주기 p1, p2, p3, …(라인t)동안, 스위치 T1, T2 및 T3들이 출력 전압을 변조하기 위한 파형(이하, "변조" 파형)에 따라 변하는 시간 기간 동안 연속적으로 도전 상태로 된다. 각각의 시점에서, 대응하는 스위치 T'1, T'2 및 T'3들이 반대 위치로 있게 된다.

당연하게, 스위치 동작을 변조하는 다른 모드도 잘 알려진 바와 같이 동일한 결과를 얻는 것이 가능하도록 만든다. 역시 명백하게도, 변환기는 전류 소스 C에 임의의 다른 파형 또는 조정된 DC 전압을 전달하는 역할도 역시 할 수 있다.

먼저 변환기 동작의 주기p1에 대해 고려해 보자. 이러한 주기 동안, 임의의 한 스위치 T1, T2 및 T3이 도전 상태인 동안, 다른 2개의 스위치들은 비도전 상태로 있게 된다. 각각의 2개의 셀들의 집합 및 그들 사이의 커패시터에 대해서, 이는 상술된 상태 c) 및 d)에 대응하는데, 이러한 경우 커패시터는 연속한 부가적인 음 및 양의 충전을 받아들임으로써 그 전체 값이 통상적으로 0이 된다. 인접 셀 CL1 및 CL2들이 상태 d)에 있는 동안 인접 셀 CL2 및 CL3들은 상태 c)에 있게 됨으로써 커패시터 C1은 커패시터 C2에 부가적인 음 충전을 제공하는 동일한 전류로부터 부가적인 양 충전을 받아들이게 된다는 사실을 역시 주목해야 한다.

또한, 도3은 예로서p2,p3,... 등 동안 멀티레벨 변환기가 어떻게 작동하는가를 도시하는데, 상기 기간 동안 스위치의 도전 상태 기간은 더 짧아지며, 또 그 다음으로 중첩하는 경우가 기간의 1/3을 초과할 때까지 더 길어지게 된다. 라인 VI는 특히 만일 커패시터의 커패시턴스가 관심 대상인 부가적인 충전이 그들 단자 양단의 전압을 크게 변화시키지 않도록 되는 값인 경우의 전류 소스에 정상적으로 전송될 전압을 도시한다. 전압 VI는 전압 소스 SE의 음의 폴을 전압 기준으로서 간주하여 전압 소스 SE로부터의 전압 VE의 비율로서 표현된다. 그 다음으로, 이러한 전압 VI는 변조 파형의 주파수인 큰 기준, 및 저역 통과 필터에 의해 용이하게 제거되는 쵸퍼 주파수(chopper frequency)보다 높은 주파수인 역시 작은 진폭의 하모닉 양자 모두를 포함한다. 전류가 가변이기 때문에, 전류 소스에 포함된 임의의 유도성 소자(inducting element)에 의해 이를 집적하는 것은 전류 소스에 출력 전압의 기준 주파수의 주기와 동일한 주기를 갖는 AC 정현파 현상을 공급하는 변환기가 되는 결과를 가져 온다.

전류는 정현파에 따라 변하기 때문에, 상기 언급된 상태 c) 및 d)는 변환기의 커패시터에 동일한 양의 부가적인 전하를 운반하지 않기 때문에 상기 2개의 상태 사이에서 전류가 변할 수 있는 시간을 갖을 것이다. 상기와 같은 변화는 만일 스위치의 동작 주기가 변조 파형의 주파수보다 매우 큰 경우에만 무시할 수 있게 된다.

또한, 전류 소스에 공급된 AC는 정확하게 정현파 형식이지는 않고 비대칭 형식으로 왜곡될 것이라는 사실을 주목해야만 한다. 마찬가지로, 제어 신호 또는 그들이 발생하는 신호의 레벨 에러, 또는 포함된 다양한 스위치의 스위칭 시간 사이의 실제 차이들은 불가피하게 스위치의 도전 상태 지속 기간을 변환기의 동작 주기에 대해 같지 않도록 야기할 것이거나 또는 스위치의 도전 상태를 시간상 쉬프팅시키거나, 또는 그렇지 않다면 커패시터를 충전 및 방전시키는 전류를 불균형하게 할 것이다. 결과적으로, 보통 상술된 유형의 멀티레벨 변환기를 사용하는 실제적인 경우 상술된 바와 같은 공칭 동작 상태가 초기에는 실제로 만족될 것이라고 보장하는 것이 불가능하다. 불행하게도, 부가적인 충전 내의 계속되는 에러는 커패시터 상의 충전에 대해 한 방향 또는 다른 방향으로의 에러를 유도할 것이므로, 그 평균 충전 전압에 에러를 유도하게 됨으로써, 이에 따라 전류 소스에 전달되는 전압에 있어서 변환기의 동작 주파수 상에서 왜곡을 발생시키게될 것이다.

이러한 결과는 공칭 충전 전압보다 작은 전압으로 충전될 것이라고 가정되는 커패시터 C1(도1)이 변환기가 일정 진폭 펄스vi1,vi2,vi3을 전달하는 것을 금지시키고, 그 대신에 커패시터 C1이 자신의 충전 전압을 전류 소스 C에 전달할 때에는 더 작은 진폭(크기는 더 쉽게 판독될 수 있도록 과장되었음)인vi1'과 같은 펄스를 공급하고, 또 커패시터 C1이 전류 소스 C에 전달된 전압으로부터 자신의 전압을 감하는 때에 더 큰 진폭의vi2'과 같은 펄스를 전달하며, 또 마지막으로 커패시터 C1이 회로에 기여하지 않을 때에는 변경되지 않은 진폭의vi3'과 같은 펄스를 역시 공급한다는 점을 제외하고는 트레이스(trace) VI와 유사한 도3의 트레이스 VI'에 의해 도시된다. 따라서, 이는 신호 VI'에 변환기의 상기 쵸퍼 주파수의 왜곡 성분(disturbing component)을 유입시킨다는 사실을 용이하게 알 수 있다.

상기와 같은 왜곡 성분은 커패시터가 그들 각각의 공칭 전압으로 충전된 때에는 존재하지 않는다. 상기와 같은 성분이 나타나는 때, 이는 일반적으로 바람직하지 않다.

그러나, 무엇보다도, 스위치들에 가해지는 전압은 2개의 인접 커패시터의 공칭 충전 전압들 사이의 차이, 즉 전압 소스의 전압을 변환기의 상태 수로 나눈 값과 더 이상 실질적으로 동일하지 않다. 이는 스위치를 바람직하지 않은 상태로 만든다.

당연하게, 또 상기 언급한 바와 같이, 커패시터의 충전 에러는 저절로 재흡수되는 경향을 갖으나, 이러한 과정은 시간이 소요된다.

또한, 자발적인 과정은 전류 소스를 통하여 구현된다. 따라서, 전류 소스가 전류를 능동적으로 구동하지 않을 때에는 효과를 갖을 수 없으며, 또 어떠한 경우도 전류 소스를 통하여 흐르는 전류가 작은 때에는 속도가 느려지게 될 것이다.

상기 검토에 기초하여, 본 발명은 변환기의 각 커패시터의 평균 충전이 자신의 공칭값으로 양호하게 유지되는 멀티레벨 변환기를 제안한다.

본 발명에 따르면, 멀티레벨 변환기는 상기 커패시터 각각의 커패시터의 측정된 평균 충전 전압 및 공칭 평균 충전 전압 사이의 어떠한 차이도 측정하기 위한 수단, 및 상기 커패시터와 관련된 셀의 상기 제1 도전 상태의 지속 기간을 측정된 차이가 감소되도록 하는 방향으로 변경시키기 위한 부가적인 제어 수단을 포함한다.

본 발명의 한 실시예에서, 각각의 차이 측정 수단은 전압 소스의 전압값, 상기 전류 소스에 인가되는 전압 파형을 결정하는 변조 정도, 단계의 랭크 및 단계의 수를 수신하기 위한 수단을 포함하며, 이에 따라 각각의 커패시터의 공칭 충전 전압이 변환기의 동작 주기 내에서 어떠한 값이어야만 하는지를 결정하게 되며, 그 다음으로 각각의 커패시터의 단자 양단간에 평가되는 상기 평균 전압을 커패시터의 상기 공칭 충전 전압으로부터 감산하는 비교기 수단에 의하여 변환기의 각각의 커패시터 상에서 상기 차이가 측정되게 된다.

본 발명의 제1 실시예에서, 각각의 커패시터의 단자 양단간의 전압을 평가하기 위한 상기 수단은 커패시터의 2개의 단자 사이에 접속된 전압계 네트워크(voltmeter network)를 포함한다.

변형 실시예에서는 각각의 커패시터의 단자 양단간의 전압을 평가하기 위한상기 수단은 각각의 셀 내의 스위치의 2개 단자 사이에 접속된 전압계 네트워크를 포함한다.

다른 변형 실시예에서는 각각의 커패시터의 단자 양단간의 전압을 평가하기 위한 상기 수단은 상기 전류 소스의 2개 단자 사이에 접속된 전압계 네트워크를 포함한다.

양호하게, 각각의 상기 부가적인 제어 수단은 상기 차이 신호와 함께 상기 전류 소스에 의해 인가되는 전류 I의 측정값 및 그와 관련된 상기 커패시터들 가운데 하나의 커패시턴스를 나타내는 상수를 수신하여, 그에 따라서 상기 커패시터와 관련된 셀의 상기 제1 도전 상태의 지속 기간의 변경값을 계산하는데, 이러한 변경값에 따라 상기 충전 차이를 보상하는 충전이 커패시터 내에 발생하게 된다.

또한, 양호하게는 각각의 상기 부가적인 제어 수단은 역시 변조 신호를 수신하여, 그에 따라서 커패시터와 관련된 셀의 상기 제1 도전 상태의 지속 기간을 변경시킴으로써, 이에 따라 모든 상기 부가적인 재어 수단들이 동일하게 작용하는 상태에서 상기 변조 신호에 따라 변조된 평균 전압을 상기 전류 소스가 수신할 수 있게된다.

역시 양호하게, 인접한 부가적인 제어 수단에서 성립되며 인접한 부가적인 제어 수단이 그와 관련된 셀의 상기 제1도전 상태의 상기 지속 기간에 형성하는 변화를 정하는 변화 신호를 인접한 부가적인 제어 수단으로부터 각각의 상기 부가적인 제어 수단이 수신하며, 이에 따라서 신호를 수신한 부가적인 제어 수단이 그에 대해 규정된 셀의 상기 제1 도전 상태의 상기 지속 기간을 인접 셀 내에 행해진 상기 변경 효과를 보상하는 방향으로 상기 셀과 관련된 커패시터 내에서 변경시킨다.

본 발명의 다양한 목적 및 특징들이 첨부 도면과 관련하여 설명되고 제한적 이지 않은 의미로 주어진 본 발명의 실시예에 대한 다음의 설명에서 더 명백해질 것이다.

도1은 상술된 바와 같은 공지된 멀티레벨 변환기의 회로도.

도2는 상술된 바와 같은 도1의 멀티레벨 변환기의 2개의 인접 단계 집합의 회로도.

도3은 상술된 바와 같은 3개의 단계를 포함하는 경우의 도1 및 도2의 멀티레벨 변환기의 동작을 도시하는 파형도.

도4는 본 발명이 구현가능하도록 구성된 도1, 도2 및 도3에 도시된 유형의멀티레벨 변환기를 위한 제어 수단의 회로도.

도5는 본 발명이 도4의 구성에 따라 어떻게 구현되는지를 도시하고, 또 도2에 도시된 셀과 같은 임의의 멀티레벨 변환기 셀에 관련된 커브(curve)의 도시도.

도6은 도4의 회로에서 사용가능한 커패시터 충전 전압 펑가 수단의 회로도.

도7은 멀티레벨 변환기의 각각의 커패시터의 평균 충전 전압이 스위치들이 개방된 때에 각각의 스위치의 단자 양단의 전압을 인지함으로써 전달되는 경우에 따른 도4에 도시된 수단 부분의 변형예에 대한 회로도.

멀티레벨 변환기는 다시 설명되지 않는다. 도1, 도2 및 도3의 다이어그램은 당업자가 더 많은 상세한 사항에 대해 참조할 수 있는 특허 출원서 FR 2 697 715 Al에 설명된 유형의 변환기에 해당한다.

도4는 도1의 커패시터 C1, C2, … , Cn만이 도시된다.

본 발명에 따르면, 이러한 각각의 커패시터는 각 커패시터의 단자 양단의 전압이 평가될 수 있도록 하는 상응하는 평가 회로 VMO1, VMO2, … ,VMOn과 연관된다. 상기 회로의 종단(end)에서는 각각의 상기 회로가 상응하는 커패시터의 2개 단자에 접속되고, 또 커패시터의 단자간에 존재하는 전압을 나타내는 평가 신호 VO1, VO2, … ,VOn를 제공한다.

본 발명에 따르면, 각각의 커패시터는 해당 평가 회로로부터 수신되는 평균 충전 전압과 커패시터의 공칭 평균 충전 전압 사이에 존재하는 차이를 측정하는 상응하는 차이 측정 회로 VE1, VE2, … ,VEn에 역시 연관된다. 차이 측정 회로는 스스로 커패시터의 공칭 평균 충전 전압을 계산하는데, 이는 n이 변환기의 단계 수인경우 단계의 랭크 R로 곱해진 전압 소스 SE의 전압 VE의 1/n 비율 부분이다. 따라서, 이러한 회로는 상수인 값 n 및 R이 각각의 회로에 하드 와이어링(hard-wiring)된 상태로 값 VE를 수신한다. 이로부터 회로는 공칭 평균 충전 전압 VE · R/n을 도출하여 상기 2개 전압 사이의 차이를 나타내는 차이 신호 VEC1, VEC2, … , VECn을 제공하기 위하여 이를 평가된 평균 충전 전압과 비교한다.

차이 신호는 제어 모듈 MCC1, MCC2, … , MCCn에 포함된 부가적인 제어수단에 대해 작용한다. 이러한 제어 모듈은 변환기의 스위칭 셀들을 옵셋 방식으로 제어할 수 있도록 시간 기준 BT에 의해p1(도3)과 같은 각각의 주기 상에서 옵셋 방식으로 전달된 트리거 신호sd1,sd2, … ,sdn에 응답하여 작동한다. 각각의 제어 모듈의 주요 기능은 모듈 신호의 값 M에 의해 결정되는 제어 펄스의 공칭 지속 기간인 각각의 주기 동안 제어 펄스를 발생하는 것이다. 제어 모듈 MCC1, MCC2, … , MCCn의 각각의 상기 부가적인 수단은 또한 차이 신호 VEC1, VEC2, … , VECn의 값, 및 전류 소스에 의해 인가되는 전류 I의 값의 함수로서 펄스의 길이를 변경시킨다. 마지막으로, 제어 모듈 MCC1, MCC2, … , MCCn의 상기 각각의 부가적인 수단은 인접 제어 모듈에 의해 자신의 제어 펄스에 행해지고 또 각각의 제어 모듈 MCC1, MCC2, … , MCCn에 의해 발생된 변경 신호 SM1, SM2, … , SMn에 의해 표시된 변경값의 함수로서 펄스 길이를 양호하게 변경시킨다. 도4에 도시된 실시예에서, 신호 SM1은 제어 모듈 MCC2에 의해 발생되며, 신호 SM2는 모듈 MCC3(도시되지 않음)에 의해 발생된다. 신호 SMn은 일관성을 위하여 제어모듈 MCCn에 대해 언급되나, 이는 제어 모듈 MCCn+1이 있지않는 한 존재하지 않는다. 결과 신호 CT1, CT2, … ,CTn은해당 스위칭 셀 CL1, CL2, … , CLn의 스위치 상태를 제어한다.

보다 상세하게, 차이 신호는 해당 스위치 T1, T2, … , Tn(도1 참조)의 "1" 상태를 길게(또는 짧게) 만든다. 상기와 같은 연장(lengthening)은 보정될 충전 차이에 좌우되나, 전류 소스와 직렬로 삽입되는 종래 유형의 전류 센서에 의해 측정되는 바와 같이 전류 소스 I를 통해 흐르는 전류에 의해 역시 좌우되며, 제어 모듈 내에서 하드 와이어링된 상수인 커패시터의 커패시턴스에도 역시 좌우된다.

또한, 이는 상술될 바와 같이 인접 제어 펄스에 행해진 연장에 의해 좌우되는데, 즉 "커패시터 C2에 대해 부가적인 음의 충전을 제공하는 동일 전류로부터 커패시터 C1은 부가적인 양의 충전을 수신한다". 따라서, 예를 들어 스위치 T2를 도전 상태로 만들고 또 커패시터 C2를 음으로 충전시키는 제어 펄스 CT2를 연장하는 것은 커패시터 C1에 의도되지 않은 부가적인 양의 전하를 인가하게 된다. 따라서, 이러한 부가적인 연장은 상술된 의도되지 않은 부가적인 양의 전하가 보정되도록 하는 방향으로 제어 신호 CT1을 보정하도록 사용되는 신호 SM1에 의해 제어 모듈 MCC1에 대해 표시된다.

당연히, 만일 한 커패시터가 다른 커패시터에 대해 갖는 충전 변화의 영향이 다른 방향으로 발생된다면 상기 단계별 보정 방향은 역전된다.

도5는 도2에 도시된 전류 방향에 대하여 도2에 도시된 셀과 같은 2개의 인접 셀 집합의 2가지 동작 예를 도시하며, 또 커패시터를 통하여 흐르는 전류 및 그 단자 양단의 진압을 나타내는 커브 Ik 및 Vck로부터의 커패시터 Ck의 충전 및 방전을 도시한다. 마찬가지로, 도5는 셀 CLk 및 CLk+1 내의 스위치Tk 및 Tk+1의 동작을 도시한다.

변환기 동작 주기pc1에서, 스위치 Tk 및 Tk+1을 폐쇄하기 위한 공칭 펄스가 중첩되지 않고 연속적으로 발생한다. 상술한 바와 같이, 펄스 Tk는 커패시터 Ck에 부가적인 음의 충전을 인가하는 전류 펄스 Id를 공급하는데, 이는 커패시터를 방전킨디. 그 다음으로, 펄스 Tk+1은 양의 부가적인 충전을 인가하는 전류 펄스 Ie를 공급하여 커패시터를 재충전 시킨다. 초기에는 레벨ec1인 전압 Vck는 펄스 Id 동안 감소되며, 그 다음으로 동일 레벨ec1에 도달하도록 펄스 Ie동안 다시 증가한다.

공칭 펄스 Tk의 길이에 대해 행해진 변경이 처음 보정 기간itk1 및 그 다음의 제2 보정 기간itk2에 의해 연장된 펄스에 의해 도시된다.

보정 기간itk1이 2개의 공칭 펄스 Tk 및 Tk+1 사이에 경과된 시간보다 짧은 한, 이는 커패시터 Ck 상의 과도한 충전에 의해 형성되는 것으로 여겨지는 측정된 차이를 보정하는 목적을 위하여 커패시터 Ck의 방전 C'ck1을 연장시키는 결과가 된다. 그 결과, 방전 주기가 연장되어 최종적으로 커패시터 Ck의 단자간에 관찰되는 전압이 상응하여 감소되는데, 이러한 전압은ec1보다 작은ec2가 된다.

또한, 만일 보정인 제2 보정 기간itk2에 걸쳐 연장된 펄스 Tk가 펄스 Tk+1의 최소한 일부분을 중첩하도록 연장된다면, 방전 주기의 연장은 공칭 충전 Tk+1이 개시할 때까지의 전체 지속 기간에 해당한다. 그 다음으로, 양 스위치가 모두 폐쇄되기 때문에, 커패시터 Ck의 충전은 펄스 Tk+1의 개시부터 연장된 펄스 Tk가 끝나는 순간까지 짧아져 Cck2가 된다. 그 결과, 커패시터 Ck 단자 양단의 전압은ec2보다 작은ec3가 된다. 따라서 방전을 연장하고 또 충전을 짧게하는 것 양자 모두는 커패시터 Ck 상의 과도한 충전을 감소시키도록 작용한다.

당연하게, 상술된 실시예들은 예시적인 의미에서 주어졌다. 행해진 보정은 스위치의 공칭 펄스의 지속 기간과 비교하여 매우 큰 진폭이므로 이는 실제 발생하지는 않을 것이다. 그러나, 이들은 셀 CLk의 공칭 펄스 Tk의 종단이 후속 셀의 공칭 펄스 Tk+1의 개시에 근접하게 되는 때, 및 공칭 펄스 Tk의 연장이 공칭 펄스 Tk+1의 최소한 일부분을 중첩하도록 야기하지 않거나 또는 이를 야기하는 때 충전차이 보정 동안 변환기 내에 어떠한 일이 발생하는가를 명확하게 도시한다. 보정은 양 경우 모두에서 효과적임이 증명되었다.

또한, 도5는 다른 주기pc2 내에서의 보정 메카니즘을 도시하는데, 이에 따라 공칭 펄스 Tk 와 Tk+1가 부분적으로 중첩하는 경우 커패시터 상의 과도한 충전이 보정된다. 상기 검토된 itk2/Cck2 쌍과 마찬가지로, 연장 itk3/단축 Cck3 쌍은 소망 보정 결과를 가져온다.

커패시터 Ck 상의 평균 전하가 불충분한 반대방향으로의 보정이 공칭 펄스 Tk의 지속 기간의 감소 및 커패시터 Ck 상의 충전 증가 결과를 가져 온다는 것을 용이하게 증명할 수 있다.

변형 실시예에서, 관심 대상인 충전 차이는 모든 제어 모듈 MCC1, MCC2, …, MCCn의 기능을 수행하는 중앙 제어 회로 또는 상호 접속 및 모듈간 공동 배열된 수단과 함께 상기 모든 제어 모듈 MCC1, MCC2, …, MCCn을 포함하는 회로 내에서 보정될 수 있으며, 이에 따라 변환기의 하나 이상의 단계의 동작에 대해 행해지는 초기 보정을 계산할 수 있을뿐만 아니라 대응하여 후속하는 보정도 행할 수 있게 된다.

간단한 실시예에서, 상기와 같은 회로는 예를 들면 스위치의 제1 단계의 동작 표시-간격비(operating mark-space ratio)를 유지하며, 또 상술한 바와 같이 다른 단계의 표시-간격비를 변경함으로써 관찰된 어떠한 차이도 보정한다. 최종 단계의 동작 표시-간격비를 유지하는 것도 마찬가지로 생각될 수 있다.

이러한 고려를 통하여, 본 기술 분야의 숙련된 자는 하나를 제외한 모든 단계에 대해 영향을 주는 전체 보정을 행함으로써 상술된 메카니즘을 사용하여 취해진 에너지를 증가 또는 감소시킨 다음 이를 상술될 보정 메카니즘 수단에 의해 다양한 단계에 대해 분산시킴으로써 전체 일련의 보정이 전류 소스, 일정하게 유지되는 전류 소스에 공급된 전압 및 변경된 전압 소스로부터 취해진 에너지에만 영향을 주지 않도록 최종 명령을 조정하는 것이 가능할 것이다.

동일한 방식으로, 변환기에 의하여 전류 소스에 인가된 전압은 랭크 n-1인 커패시터의 충전만을 변조함으로써 변경될 수 있으며, 그 다음으로 상술된 보정 메카니즘은 랭크 n-2, … , 2, 1인 커패시터 상의 전하들을 그에 따른 라인 내로 보낸다.

따라서, 상술된 회로는 항상 각각의 커패시터 Ck의 평균 전압이 가능한 그 공칭 충전 전압에 근접하도록 스위치 Tk의 도전 상태 지속 기간을 변조하는 것을 가능하게 만든다.

상술한 바와 같이, 공칭 충전 전압은 관심 대상인 단계의 랭크k에 좌우되는전압 소스(도1)의 전압 VE의 일정 비율에 해당한다.

따라서, 커패시터의 평균 전압은 관측 회로 VMO1, VMO2, … , VMOn, 즉 일반적인 용어로는 VOMk 내에서 상술된 방식에 따라 평가된다.

상술한 바에 기초하고, 또 도6도를 참조하면, 한 실시예의 관측 회로가 도시된 바와 같이 구성된다. 상기 회로는 커패시터 Ck의 단자간에 직렬로 접속되고, 또 신호 gk에 의해 트리거링되는 게이트 회로 PVk에 의해 변환 싸이클당 한번씩 판독되는 평균 회로 SCK에 디지탈 전압값을 전달하도록 각각의 펄스fkn에 의해 기능하는 아날로그 대 디지탈 변환기 ADC에 커패시터의 단자 양단의 결정된 전압비율을 전달하는 임피던스ptk1 및ptk2에 의해 구성된다. 유익하게도, 신호fk 및gk들은 시간 기준 BT(도4)에 의해 발생되며, 또 변환기의 동작 주기 내의m번의 전압 측정 후 또 상기 측정 결과의 평균을 계산한 후에, 해당 셀의 적절한 도전 상태(상기 설명에서 스위치 Tk의 도전 상태)의 지속 기간 내에서 도4를 참조하여 설명된 변경을 제어 모듈 MCC1, MCC2, … ,MCCn 내에서 결정하기 위해 적절한 시점에서 관측된 평균 충전 전압이 변환 싸이클당 한번씩 회로 SCK의 출력 VOK 상에서 사용가능하게 되도록 변환기의 동작 주기 내의 그들의 위치가 정해진다.

당연하게, 커패시터 Ck 상에서 관측된 평균 충전은 다른 수단에 의하여 얻어질 수도 있다.

도7에 도시된 제1 변형 실시예에서는 커패시터 Ck의 단자간 전압을 측정하는 것 대신에, 전압 소스의 전압 VE가 각 셀의 스위치들 가운데 하나의 단자 양단의 전압으로서 측정되는데, 이에 따라 단계별 감산에 의하여 멀티레벨 변환기의 각각의 커패시터의 평균 충전 전압을 얻게 된다. 도7은 도1의 멀티레벨 변환기의 스위치 Tk들 가운데 하나를 도시하는데, 이러한 스위치에는 전압 평가 회로 VIk가 결합된다. 전압 평가 회로는 본 기술 분야의 숙련된 자에 의해 변형된 도6에 도시된 회로일 수 있으며, 또 이는 계산 회로 CC가 스위치 Tk를 제어하는 제어 신호 VCK를 수신함과 동시에 스위치 Tk의 단자간 전압을 나타내는 신호 Vk를 계산 회로 CC에 제공하는데, 이에 따라 계산 회로는 스위치가 도전 상태가 아닌 주기 동안에 평가 회로 VIk에 의해 공급된 값만을 고려하는 것이 가능하게 된다. 계산 회로는 도6의 회로와 같은 회로에 의해 역시 얻어질 수 있는 전압 VE를 직접적으로 적절한 시점에 간단하게 수신하며, 또 도4의 신호 VO1, VO2, … , VOn을 공급하도록 감산을 수행한다.

도3으로부터 용이하게 추론될 수 있는 다른 변형 실시예에서, 전류 소스 I에 전달된 펄스의 진폭 측정값은 이들을 발생한 커패시터의 단자간 전압을 나타낸다. 전류 소스 C의 단자에 접속되고 또p1과 같은 각각의 주기 동안 도3의 커브 VI를 따라 다른 지점의 전압을 평가하는 도6 회로와 같은 단일 회로는 각각의 커패시터에 의해 출력된 레벨vi1,vi2,vi3를 나타낸다. 본 기술 분야의 숙련된 자는 그들로부터 멀티레벨 변환기의 각각의 커패시터의 평가된 충전을 나타내는 도3에 도시된 신호 VO1, VO2, … , VOn들을 도출하는 것이 어떻게 가능한가를 용이하게 이해할 수 있다.

당연하게, 상기 설명은 단지 비제한적 의미의 예로서 제시되었으며, 또 특히 수치값은 각각의 응용에 따라 변경될 수 있다.

Claims (8)

1. 멀티레벨 변환기(multilevel converter)에 있어서,

   2개의 스위치(T1, T'1; T2, T'2; … , Tn, T'n)을 각각 갖는 연속한 제어가능한 스위칭 셀(CL1, CL2, … , CLn)을 포함하되, 상기 2개의 스위치들 각각의 한 폴(pole)이 한쌍의 업스트림 폴(upstream pole)의 일부분을 형성하고 또 상기 2개의 스위치들 각각의 다른 폴은 한쌍의 다운스트립 폴(downstream pole)의 일부분을 형성하며 업스트림 셀(cell)의 상기 한쌍의 다운스트림 폴은 다운스트림 셀의 상기 한쌍의 업스트림 셀에 접속되고 제1 셀(CL1)의 상기 한쌍의 업스트림 폴은 전류 소스(C)에 접속되는 반면에 최종 셀(CLn)의 상기 한쌍의 다운스트림 폴은 전압 소스(SE)에 접속되며;

   최종 셀의 커패시터는 상기 전압 소스(SE)가 동일한 역할을 수행하기에 적절한 때에는 생략될 수 있는 각각의 셀에 대한 개별적인 커패시터(C1, C2, … , Cn)을 포함하되, 상기 각 커패시터는 자신이 속하는 셀의 상기 한쌍의 다운스트림 폴을 구성하는 2개의 폴 사이에 각각 접속되며; 및

   제어 수단에 의해 전달된 셀 제어 신호(CT1, CT2, … , CTn)에 응답하여 주어진 셀 내의 2개의 스위치 가운데 하나가 주기적으로 반복된 변환기 주기 동안 연속적으로 제1 도전 상태로 된 다음 제2 상태로 되도록, 그리고 동일한 신호이지만 상기 주기의 일정 비율만큼 시간상 옵셋된 셀 제어 신호에 응답하여 연속한 셀의 스위치들이 동일한 방식이나 주기의 상기 일정 비율만큼 시간상 옵셋되는 방식으로개별적으로 기능할 수 있도록, 임의의 한 셀의 2개의 스위치들이 항상 서로 반대 도전 상태로 되개 상기 연속한 셀의 상기 스위치들에 대해 작용하고 또 상기 변환기의 공칭 동작을 제어하는 제어 수단을 상기 전압 소스(SE)와 상기 전류 소스(C) 사이에 포함하며,

   상기 연속 커패시터(C1, C2, … , Cn)은 셀 수의 역수 및 셀의 랭크(rank)와 상기 전압 소스(SE)로부터의 전압(VE)의 곱과 등일한 상기 셀 각각의 커패시터의 각자 증가하는 공칭 평균 충전 전압을 가지며,

   상기 각각의 커패시터(C1, C2, … , Cn)의 단자 양단의 평균 전압을 평가하기 위한 평가 수단(VMO1, VMO2, … , VMOn);

   상기 커패시터의 상기 평가된 평균 충전 전압과 상기 공칭 평균 충전 전압간의 상기 각각의 커패시터(C1, C2, … , Cn) 상의 소정 차이를 측정하기 위한 측정수단(VE1, VE2, … , VEn); 및

   상기 커패시터와 연관된 셀의 상기 제1 도전 상태의 지속 기간을 상기 측정된 차이가 감소되도록 하는 방향으로 변경시키기 위한 부가적인 제어 수단(MCC1, MCC2, … , MCCn)을 포함하는 것을 특징으로 하는 멀티레벨 변환기.
2. 제1항에 있어서, 상기 각각의 차이 측정 수단(VE1, VE2, … , VEn)은 각각의 커패시터의 공칭 충전 전압이 상기 변환기의 동작 주기 내에서 결과적으로 어떠한 값이어야 하는가를 결정할 수 있도록 상기 전압 소스(SE)의 전압(VE), 단계의 랭크(R) 및 단계의 수(n)을 수신하고, 그 다음으로 차이값(VEC1, VEC2, … , VECn)은 상기 공칭 충전 전압으로부터 각 커패시터의 단자간에 평가된 상기 평균전압을 감산하는 비교 수단에 의하여 상기 변환기의 각각의 커패시터에 대해 측정되는 것을 특징으로 하는 멀티레벨 변환기.
3. 제2항에 있어서, 각각의 커패시터(C1, C2, … , Cn)의 단자간 전압을 평가하기 위한 상기 평가 수단(VMO1, VMO2, … , VMOn)은 상기 커패시터의 2개의 단자 사이에 접속된 전압계 네트워크(voltmeter network;ptk1 및ptk2)를 포함하는 것을 특징으로 하는 멀티레벨 변환기.
4. 제2항에 있어서, 각각의 커패시터의 단자 양단의 전압을 평가하기 위한 상기 평가 수단은 각각의 셀의 스위치(Tk)의 상기 2개의 단자 사이에 접속된 전압계 네트워크(Vlk), 및 상기 전압 소스의 전압 VE와 상기 전압 소스로부터 상기 커패시터를 분리시키는 스위치의 단자 사이에 평가된 전압으로부터 각각의 커패시터의 단자간 전압을 도출하는 계산 회로(CC)를 포함하는 것을 특징으로 하는 멀티레벨 변환기.
5. 제2항에 있어서, 각각의 커패시터의 단자 양단의 전압을 평가하기 위한 상기 평가 수단은 임의의 충전 차이의 출력 전압에 대한 효과를 검출하기 위하여 전류 소스에 접속된 전압계 네트워크, 및 변환기 모델을 포함하고 또 상기 각각의 커패시터의 단자간 전압을 평가하는 것이 가능하도록 만드는 계산 회로를 포함하는 것을 특징으로 하는 멀티레벨 변환기.
6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 각각의 부가적인 제어 수단(MCC1, MCC2, … ,MCCn)은 상기 차이 신호(VEC1, VEC2, … , VECn)에 부가적으로 상기 전류 소스에 의해 인가되는 전류 I의 측정값 및 그와 관련된 상기 커패시터들 가운데 하나의 커패시턴스를 나타내는 상수를 수신하며, 또 그에 따라서, 상기 충전 차이를 보상하기 위하여 커패시터 내에서 충전이 발생하도록 하는, 상기 커패시터와 연관된 셀의 상기 제1 도전 상태 지속 기간의 변경을 계산하는 것을 특징으로 하는 멀티레벨 변환기.
7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 각각의 부가적인 제어 수단(MCC1, MCC2, …,MCCn)은 상기 차이 신호(VEC1, VEC2, … , VECn)에 부가적으로 변조 신호 M을 수신하고, 또 그에 따라서 상기 커패시터와 연관된 셀의 상기 제1 도전 상태 지속 기간을 변경함으로써, 상기 부가적인 제어 수단이 동일한 방식으로 작용하는 상태에서 상기 전류 소스가 상기 변조 신호에 따라 변조된 평균 전압을 수신할 수 있게 되는 것을 특징으로 하는 멀티레벨 변환기.
8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 각각의 부가적인 제어 수단(MCC1, MCC2, … ,MCCn)은 인접한 부가적인 제어 수단 내부에서 성립되고 또 상기 인접한 부가적인 제어 수단이 그와 연관된 셀의 상기 제1 도전 상태의 상기지속 기간을 형성하는 변경을 정하는 변경 신호(SM1, SM2, … ,SMn)을 상기 인접한 부가적인 제어 수단으로부터 수신함으로써, 이에 따라 관심 대상인 상기 부가적인 제어 수단이 상기 셀과 연관된 커패시터 내에서 자신에 대해 측정된 셀의 상기 제1 도전 상태의 상기 지속 기간을 상기 인접한 셀 내에 행해진 상기 변경의 효과를 보상하는 방향으로 변경시키는 것을 특징으로 하는 멀티레벨 변환기.