CN109743039A - 信号产生装置 - Google Patents
信号产生装置 Download PDFInfo
- Publication number
- CN109743039A CN109743039A CN201910132056.5A CN201910132056A CN109743039A CN 109743039 A CN109743039 A CN 109743039A CN 201910132056 A CN201910132056 A CN 201910132056A CN 109743039 A CN109743039 A CN 109743039A
- Authority
- CN
- China
- Prior art keywords
- switch
- capacitor
- voltage
- level adjustment
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 title claims abstract description 10
- 239000003990 capacitor Substances 0.000 claims abstract description 116
- 230000005611 electricity Effects 0.000 claims description 6
- 230000001934 delay Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 241000208340 Araliaceae Species 0.000 description 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 1
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 235000008434 ginseng Nutrition 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
- Dc-Dc Converters (AREA)
Abstract
本公开涉及一种信号产生装置,所述装置包括:第一电容、第二电容、第一电平调节模块、第二电平调节模块、第一比较器、第二比较器、RS触发器,其中:第一电容及第二电容用于接收第一电源输出的电能,并输出第一电压及第二电压;第一电平调节模块用于对第一电压进行补偿生成第三电压;第二电平调节模块用于对第二电压进行补偿生成第四电压;第一比较器用于根据第三电压及参考电压输出第一比较信号,第二比较器用于根据第四电压及参考电压输出第二比较信号;RS触发器用于根据第一比较信号及第二比较信号输出第一时钟信号及第二时钟信号。本公开通过第一电平调节模块、第二电平调节模块可以消除两个比较器的时延对产生的时钟信号的影响。
Description
技术领域
本公开涉及电子电路技术领域,尤其涉及一种信号产生装置。
背景技术
近年来,互补金属氧化物半导体(Complementary Metal Oxide Semiconductor,CMOS)模拟集成电路(integrated circuit,IC)正朝着低功耗、多功能集成的方向发展。张弛振荡器作为一种基本的模拟单元,被广泛应用于便携式通信产品和智能系统的监控电路。在张弛振荡器中,由于比较器的延迟造成电容的电压有较大过充,对频率的稳定性有较大影响。
发明内容
有鉴于此,本公开提出了一种信号产生装置,所述装置包括第一电容、第二电容、第一电平调节模块、第二电平调节模块、第一比较器、第二比较器、RS触发器,其中:
所述第一电容的第一端与所述第二电容的第一端分别电连接于所述第一电平调节模块和所述第二电平调节模块,所述第一电容及所述第二电容用于接收第一电源输出的电能,并输出第一电压及第二电压;
所述第一电平调节模块电连接于所述第一电容及所述第一比较器的同向输入端,用于对所述第一电压进行补偿生成第三电压;
所述第二电平调节模块电连接于所述第二电容及所述第二比较器的同向输入端,用于对所述第二电压进行补偿生成第四电压;
所述第一比较器及所述第二比较器的反向输入端电连接于参考电压,所述第一比较器用于根据所述第三电压及所述参考电压输出第一比较信号,所述第二比较器用于根据所述第四电压及所述参考电压输出第二比较信号;
所述RS触发器用于根据所述第一比较信号及所述第二比较信号输出第一时钟信号及第二时钟信号。
在一种可能的实施方式中,所述装置还包括参考电压产生模块,用于输出所述参考电压。
在一种可能的实施方式中,所述参考电压产生模块包括串联连接的第二电源、第一电阻,所述参考电压为所述第二电源在所述第一电阻产生的电压。
在一种可能的实施方式中,所述装置还包括第一开关及第二开关,所述第一电容的第二端接地,所述第一电平调节模块包括第三电源、第三电容、第三开关及第四开关,其中:
所述第一开关的两端分别电连接于所述第一电源及所述第一电容的第一端;
所述第二开关电连接于所述第一电容的第一端及第二端;
所述第三开关电连接于所述第三电源、所述第三电容的一端、所述第四开关的第一端及所述第一比较模块;
所述第三电容的另一端电连接于所述第一电容的第一端;
所述第四开关的第二端接地。
在一种可能的实施方式中,所述第三电源用于在所述第一开关、所述第四开关断开且所述第二开关、所述第三开关闭合时对所述第三电容进行充电,所述第一电源用于在所述第一开关闭合且所述第二开关、所述第三开关、所述第四开关断开时对所述第一电容进行充电。
在一种可能的实施方式中,所述装置还包括第五开关、第六开关,所述第二电容的第二端接地,所述第二电平调节模块包括第四电源、第四电容、第七开关、第八开关,其中:
所述第五开关电连接于所述第一电源及所述第二电容的第一端;
所述第六开关电连接于所述第二电容的第一端及第二端;
所述第七开关电连接于所述第四电源、所述第四电容的一端、所述第八开关的第一端及所述第二比较模块;
所述第四电容的另一端电连接于所述第二电容的第一端;
所述第八开关的第二端接地。
在一种可能的实施方式中,所述第四电源用于在所述第五开关、第八开关断开且所述第六开关、所述第七开关闭合时对所述第四电容进行充电,所述第一电源用于在所述第五开关闭合且所述第六开关、所述第七开关、所述第八开关断开时对所述第二电容进行充电。
在一种可能的实施方式中,所述第一电平调节模块及所述第二电平调节模块用于产生中间电压,所述中间电压的电压大小为:
其中,VOFF表示所述中间电压,IB表示流经所述第一电平调节模块或第二电平调节模块的电流,TD表示所述第一比较器或所述第二比较器的延迟时间,其中:
对所述第一电压进行补偿生成第三电压,包括:
将所述第一电压与所述中间电压的和作为所述第三电压;
对所述第二电压进行补偿生成第四电压,包括:
将所述第二电压与所述中间电压的和作为所述第四电压。
在一种可能的实施方式中,所述第一时钟信号或所述第二时钟信号的时钟周期为2*CT*RT,其中,CT表示所述第一电容或第二电容的电容值,RT表示所述第一电阻的阻值。
通过以上装置,本公开可以对第一电容、第二电容进行充放电,从而输出第一电压、第二电压,并利用第一电平调节模块、第二电平调节模块对所述第一电压、第二电压进行补偿,生成第三电压、第四电压,根据第三电压、第四电压及参考电压通过两个比较器获得第一比较信号、第二比较信号,并根据第一比较信号、第二比较信号获得第一时钟信号及第二时钟信号。通过第一电平调节模块、第二电平调节模块可以消除两个比较器的时延对产生的时钟信号的影响。
根据下面参考附图对示例性实施例的详细说明,本公开的其它特征及方面将变得清楚。
附图说明
包含在说明书中并且构成说明书的一部分的附图与说明书一起示出了本公开的示例性实施例、特征和方面,并且用于解释本公开的原理。
图1示出了根据本公开一实施方式的信号产生装置的示意图。
图2示出了根据本公开一实施方式的信号产生装置的示意图。
图3示出了根据本公开一实施方式的信号波形的示意图。
具体实施方式
以下将参考附图详细说明本公开的各种示例性实施例、特征和方面。附图中相同的附图标记表示功能相同或相似的元件。尽管在附图中示出了实施例的各种方面,但是除非特别指出,不必按比例绘制附图。
在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。
另外,为了更好的说明本公开,在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解,没有某些具体细节,本公开同样可以实施。在一些实例中,对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述,以便于凸显本公开的主旨。
请参阅图1,图1示出了根据本公开一实施方式的信号产生装置的示意图。
如图1所示,所述装置包括第一电容C1、第二电容C2、第一电平调节模块10、第二电平调节模块20、第一比较器CMPA、第二比较器CMPB、RS触发器30,其中:
所述第一电容C1的第一端与所述第二电容C2的第一端分别电连接于所述第一电平调节模块10和第二电平调节模块20,所述第一电容C1及所述第二电容C2用于接收第一电源P1输出的电能,并输出第一电压VCTA及第二电压VCTB;
所述第一电平调节模块10电连接于所述第一电容C1及所述第一比较器CMPA的同向输入端,用于对所述第一电压VCTA进行补偿生成第三电压VCTA1;
所述第二电平调节模块20电连接于所述第二电容C2及所述第二比较器CMPB的同向输入端,用于对所述第二电压VCTB进行补偿生成第四电压VCTB1;
所述第一比较器CMPA及所述第二比较器CMPB的反向输入端电连接于参考电压VREF,所述第一比较器CMPA用于根据所述第三电压VCTA1及所述参考电压VREF输出第一比较信号VCMPA,所述第二比较器CMPB用于根据所述第四电压VCTB1及所述参考电压VREF输出第一比较信号VCMPB;
所述RS触发器30用于根据所述第一比较信号VCMPA及所述第二比较信号VCMPB输出第一时钟信号VCLKA及第二时钟信号VCLKB。
通过以上装置,本公开可以对第一电容、第二电容进行充放电,从而输出第一电压、第二电压,并利用第一电平调节模块、第二电平调节模块对所述第一电压、第二电压进行补偿,生成第三电压、第四电压,根据第三电压、第四电压及参考电压通过两个比较器获得第一比较信号、第二比较信号,并根据第一比较信号、第二比较信号获得第一时钟信号及第二时钟信号。通过第一电平调节模块、第二电平调节模块可以消除两个比较器的时延对产生的时钟信号的影响。
在一种可能的实施方式中,所述第一电源可以是电流源,图1中示出了第一电源P1为电流源的一种示例,应该明白的是,该示例并非以此限定本公开。在其他的实施方式中,所述第一电源P1也可以是电压源,在这种情况下,本公开示出的线路可以根据实际情况进行更改,对此,本公开不做限定。
在一种可能的实施方式中,所述第一电容C1及所述第二电容C2的电容大小可以相同。
在一种可能的实施方式中,第一比较信号VCMPA可以连接到RS触发器30的R端,第二比较信号VCMPA可以连接到RS触发器30的S端,在这种情况下,RS触发器30的Q端输出第一时钟信号VCLKA,RS触发器30的QB端输出第二时钟信号VCLKB,在其他的实施方式中,其连接方式也可以交换,本公开对此不做限定。对于RS触发器的工作原理,本公开不做赘述。
请参阅图2,图2示出了根据本公开一实施方式的信号产生装置的示意图。
在一种可能的实施方式中,所述装置还包括参考电压产生模块40,用于输出所述参考电压VREF。
在一种可能的实施方式中,所述参考电压产生模块40包括串联连接的第二电源P2、第一电阻RT,所述参考电压VREF为所述第一电阻RT的电压。
在一种可能的实施方式中,所述参考电压VREF可以通过如下公式获得:
VREF=IB*RT,其中,IB可以是流经所述第一电阻RT的电流。
在一种可能的实施方式中,所述第二电源P2可以是电流源。在其他的实施方式中,所述第二电源P2也可以是电压源,在这种情况下,本公开示出的线路可以根据实际情况进行更改,对此,本公开不做限定。
在一种可能的实施方式中,所述装置还包括第一开关SA1、第二开关SA2,所述第一电容C1的第二端接地,所述第一电平调节模块10包括第三电源P3、第三电容C3、第三开关SA3、第四开关SA4,其中:
所述第一开关SA1的两端分别电连接于所述第一电源P1及所述第一电容C1的第一端;
所述第二开关SA2电连接于所述第一电容C1的第一端及第二端;
所述第三开关SA3电连接于所述第三电源P3、所述第三电容C3的一端、所述第四开关SA4的第一端及所述第一比较模块CMPA;
所述第三电容C3的另一端电连接于所述第一电容C1的第一端;
所述第四开关SA4的第二端接地。
在一种可能的实施方式中,以上所述的各种开关可以是三极管、晶体管等可以根据控制信号实现导通和断开的元器件,也可以是各种开关器件,本公开对此不做限制。
在一种可能的实施方式中,所述第三电源P3可以是电流源。在其他的实施方式中,所述第三电源P3也可以是电压源,在这种情况下,本领域技术人员可以根据实际情况对本公开所示的电路进行改变,对此,本公开不做限定。
在一种可能的实施方式中,所述第三电源P3用于在所述第一开关SA1、所述第四开关SA4断开且所述第三开关SA3及所述第二开关SA2闭合时对所述第三电容C3进行充电,所述第一电源P1用于在所述第一开关SA1闭合且所述第二开关SA2、所述第三开关SA3、所述第四开关SA4断开时对所述第一电容C1进行充电。
在一种可能的实施方式中,所述装置还包括第五开关SB1、第六开关SB2,所述第二电容C2的第二端接地,所述第二电平调节模块20包括第四电源P4、第四电容C4、第七开关SB3、第八开关SB4,其中:
所述第五开关SB1电连接于所述第一电源P1及所述第二电容C2的第一端,所述第五开关SB1与第一开关SA1电连接。;
所述第六开关SB2电连接于所述第二电容C2的第一端及第二端;
所述第七开关SB3电连接于所述第四电源P4、所述第四电容C4的一端、所述第八开关SB4的第一端、所述第二比较模块CMPB;
所述第四电容C4的另一端电连接于所述第二电容C2的第一端;
所述第八开关SB4的第二端接地。
在一种可能的实施方式中,所述第四电源P4可以是电流源。在其他的实施方式中,所述第三电源P4也可以是电压源,在这种情况下,本领域技术人员可以根据实际情况对本公开所示的电路进行改变,对此,本公开不做限定。
在一种可能的实施方式中,以上所述的各种开关可以是三极管、晶体管等可以根据控制信号实现导通和断开的元器件,也可以是各种开关器件,本公开对此不做限制。
在一种可能的实施方式中,所述第四电源P4可以用于在所述第五开关SB1、所述第八开关SB4断开且所述第六开关SB2、所述第七开关SB3闭合时对所述第四电容C4进行充电,所述第一电源P1可以用于在所述第五开关SB1闭合且所述第六开关SB2、所述第七开关SB3、所述第八开关SB4断开时对所述第一电容C1进行充电。
在一种可能的实施方式中,所述第一电平调节模块10及所述第二电平调节模块20用于产生中间电压,所述中间电压可以表示第三电容的电压或第四电容的电压,所述中间电压的电压大小为:
其中,VOFF表示所述中间电压,IB表示流经所述第一电平调节模块10或第二电平调节模块20的电流,TD表示所述第二比较器CMPA或所述第二比较器CMPB的延迟时间,其中:
对所述第一电压VCTA进行补偿生成第三电压VCTA1,包括:
将所述第一电压VCTA与所述中间电压的和作为所述第三电压VCTA1;
对所述第二电压VCTB进行补偿生成第四电压VCTB1,包括:
将所述第二电压VCTB与所述中间电压的和作为所述第四电压VCTB1。
本公开通过将比较器延迟引起的过充电压存储在第三电容C3或第四电容C4上,调整比较器的比较电压,以此消除比较器的延迟时间对张弛振荡器造成的影响。
在一种可能的实施方式中,所述第一时钟信号VCLKA或所述第二时钟信号VCLKB的时钟周期为2*CT*RT,其中,CT表示所述第一电容C1或第二电容C2的电容值,RT表示所述第一电阻RT的阻值。
请参阅图3,图3示出了根据本公开一实施方式的信号波形的示意图。
在一个示例中,可以在T0时刻之前,将第一开关SA1、第三开关SA3、断开,并将第二开关SA2及第四开关SA4闭合,从而对第一电容C1、第三电容C3进行放电,直到第一电容C1、第三电容C3降为低电平(0V或接近0V)。
然后,可以断开第四开关SA4并闭合第三开关SA3(此时,所述第一开关SA1、所述第四开关SA4断开且所述第三开关SA3及所述第二开关SA2闭合),利用第三电源P3对第三电容C3进行充电,直到所述第三电容C3的电压到达中间电压值。
然后,可以先断开第二开关SA2,第三开关SA3和第四开关SA4,再闭合第一开关SA1(此时,所述第一开关SA1闭合且所述第二开关SA2、所述第三开关SA3、所述第四开关SA4断开),开始对第一电容C1进行充电,从图3可以看出,第一电压VCTA从低电平开始逐渐升高,到T1时刻,由于第三电容C3的中间电压的补偿,第三电压VCTA1从中间电压升高到参考电压VREF,此时,充电时间可以是T-TD,由于第一比较器CMPA具有TD的延迟时间,因此在第三电压VCTA1达到参考电压VREF后,第一电源P1会继续对第一电容C1进行充电,第三电压VCTA1继续上升,当到达第一比较器CMPA的延迟时间TD后,比较器反转,使得第一时钟信号VCLKA从高电平变为低电平,此时,第一电容C1的充电时间为T。从T0时刻开始到T2时刻可以视为半个时钟周期,半个时钟周期的充电时间为:T-TD+TD=CT*RT,因此一个时钟周期的时长为2*T。
其中,可以通过如下公式确定第一电容的充电时间T:
Q=CT*VCTA=IB*T,其中,T表示第一电容C1从低电平(例如0V)上升到参考电压VREF的充电时间,VCTA表示第一电容C1的电压,IB是对第一电容C1的充电电流,Q表示第一电容C1上的电荷量。
Q=CT*VCTA=CT*IB*RT=IB*T,
因此可以得到:T=CT*RT
在一种可能的实施方式中,如图3所示,所述第一电压VCTA及所述第二电压VCTB的波形可以相差半个时钟周期。
产生第二电压VCTB及第四电压VCTB1的过程与产生第一电压VCTA及第三电压VCTA1的过程类似,在此不再赘述。
根据以上介绍可知,本公开所述的装置产生的第一时钟信号VCLKA及第二时钟信号VCLKB的时钟周期仅与电阻RT和第一电容C1或第二电容C2有关,而与比较器的延迟时间TD无关,通过以上装置,消除了比较器的延迟对产生的时钟信号的时钟周期的影响。
以上已经描述了本公开的各实施例,上述说明是示例性的,并非穷尽性的,并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下,对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择,旨在最好地解释各实施例的原理、实际应用或对市场中的技术的技术改进,或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。
Claims (9)
1.一种信号产生装置,其特征在于,所述装置包括第一电容、第二电容、第一电平调节模块、第二电平调节模块、第一比较器、第二比较器、RS触发器,其中:
所述第一电容的第一端与所述第二电容的第一端分别电连接于所述第一电平调节模块和所述第二电平调节模块,所述第一电容及所述第二电容用于接收第一电源输出的电能,并输出第一电压及第二电压;
所述第一电平调节模块电连接于所述第一电容及所述第一比较器的同向输入端,用于对所述第一电压进行补偿生成第三电压;
所述第二电平调节模块电连接于所述第二电容及所述第二比较器的同向输入端,用于对所述第二电压进行补偿生成第四电压;
所述第一比较器及所述第二比较器的反向输入端电连接于参考电压,所述第一比较器用于根据所述第三电压及所述参考电压输出第一比较信号,所述第二比较器用于根据所述第四电压及所述参考电压输出第二比较信号;
所述RS触发器用于根据所述第一比较信号及所述第二比较信号输出第一时钟信号及第二时钟信号。
2.根据权利要求1所述的装置,其特征在于,所述装置还包括参考电压产生模块,用于输出所述参考电压。
3.根据权利要求2所述的装置,其特征在于,所述参考电压产生模块包括串联连接的第二电源、第一电阻,所述参考电压为所述第二电源在所述第一电阻产生的电压。
4.根据权利要求1所述的装置,其特征在于,所述装置还包括第一开关及第二开关,所述第一电容的第二端接地,所述第一电平调节模块包括第三电源、第三电容、第三开关及第四开关,其中:
所述第一开关的两端分别电连接于所述第一电源及所述第一电容的第一端;
所述第二开关电连接于所述第一电容的第一端及第二端;
所述第三开关电连接于所述第三电源、所述第三电容的一端、所述第四开关的第一端及所述第一比较模块;
所述第三电容的另一端电连接于所述第一电容的第一端;
所述第四开关的第二端接地。
5.根据权利要求4所述的装置,其特征在于,所述第三电源用于在所述第一开关、所述第四开关断开且所述第二开关、所述第三开关闭合时对所述第三电容进行充电,所述第一电源用于在所述第一开关闭合且所述第二开关、所述第三开关、所述第四开关断开时对所述第一电容进行充电。
6.根据权利要求1所述的装置,其特征在于,所述装置还包括第五开关、第六开关,所述第二电容的第二端接地,所述第二电平调节模块包括第四电源、第四电容、第七开关、第八开关,其中:
所述第五开关电连接于所述第一电源及所述第二电容的第一端;
所述第六开关电连接于所述第二电容的第一端及第二端;
所述第七开关电连接于所述第四电源、所述第四电容的一端、所述第八开关的第一端及所述第二比较模块;
所述第四电容的另一端电连接于所述第二电容的第一端;
所述第八开关的第二端接地。
7.根据权利要求6所述的装置,其特征在于,所述第四电源用于在所述第五开关、第八开关断开且所述第六开关、所述第七开关闭合时对所述第四电容进行充电,所述第一电源用于在所述第五开关闭合且所述第六开关、所述第七开关、所述第八开关断开时对所述第二电容进行充电。
8.根据权利要求1所述的装置,其特征在于,所述第一电平调节模块及所述第二电平调节模块用于产生中间电压,所述中间电压的电压大小为:
其中,VOFF表示所述中间电压,IB表示流经所述第一电平调节模块或第二电平调节模块的电流,TD表示所述第一比较器或所述第二比较器的延迟时间,其中:
对所述第一电压进行补偿生成第三电压,包括:
将所述第一电压与所述中间电压的和作为所述第三电压;
对所述第二电压进行补偿生成第四电压,包括:
将所述第二电压与所述中间电压的和作为所述第四电压。
9.根据权利要求3~8任一项所述的装置,其特征在于,所述第一时钟信号或所述第二时钟信号的时钟周期为2*CT*RT,其中,CT表示所述第一电容或第二电容的电容值,RT表示所述第一电阻的阻值。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910132056.5A CN109743039B (zh) | 2019-02-22 | 2019-02-22 | 信号产生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910132056.5A CN109743039B (zh) | 2019-02-22 | 2019-02-22 | 信号产生装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109743039A true CN109743039A (zh) | 2019-05-10 |
CN109743039B CN109743039B (zh) | 2024-04-05 |
Family
ID=66368046
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910132056.5A Active CN109743039B (zh) | 2019-02-22 | 2019-02-22 | 信号产生装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109743039B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110708048A (zh) * | 2019-12-16 | 2020-01-17 | 峰岹科技(深圳)有限公司 | 迟滞比较器电路 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100164638A1 (en) * | 2008-12-31 | 2010-07-01 | Stmicroelectronics, Inc. | Method and circuit for cancelling out comparator-delay in the relaxation oscillator |
US20140176250A1 (en) * | 2012-12-20 | 2014-06-26 | Axel Thomsen | Relaxation Oscillator |
CN104518757A (zh) * | 2014-09-01 | 2015-04-15 | 上海华虹宏力半导体制造有限公司 | 弛豫振荡器 |
US9203390B1 (en) * | 2014-08-15 | 2015-12-01 | Himax Analogic, Inc. | Functional device and test mode activation circuit of the same |
CN105305961A (zh) * | 2015-10-29 | 2016-02-03 | 上海华力微电子有限公司 | 消除比较器延迟的振荡电路 |
US20170353158A1 (en) * | 2016-04-21 | 2017-12-07 | Syncmos Technologies International, Inc. | Relaxation oscillators with reduced errors or no errors in output frequencies caused by changes in temperatures and/or fabrication processes |
WO2018077719A1 (en) * | 2016-10-28 | 2018-05-03 | Ams Ag | Oscillator circuit and method for generating a clock signal |
CN108933583A (zh) * | 2018-08-06 | 2018-12-04 | 上海华虹宏力半导体制造有限公司 | 一种正交时钟产生电路 |
CN209710066U (zh) * | 2019-02-22 | 2019-11-29 | 上海晟矽微电子股份有限公司 | 信号产生装置 |
-
2019
- 2019-02-22 CN CN201910132056.5A patent/CN109743039B/zh active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100164638A1 (en) * | 2008-12-31 | 2010-07-01 | Stmicroelectronics, Inc. | Method and circuit for cancelling out comparator-delay in the relaxation oscillator |
US20140176250A1 (en) * | 2012-12-20 | 2014-06-26 | Axel Thomsen | Relaxation Oscillator |
US9203390B1 (en) * | 2014-08-15 | 2015-12-01 | Himax Analogic, Inc. | Functional device and test mode activation circuit of the same |
CN104518757A (zh) * | 2014-09-01 | 2015-04-15 | 上海华虹宏力半导体制造有限公司 | 弛豫振荡器 |
CN105305961A (zh) * | 2015-10-29 | 2016-02-03 | 上海华力微电子有限公司 | 消除比较器延迟的振荡电路 |
US20170353158A1 (en) * | 2016-04-21 | 2017-12-07 | Syncmos Technologies International, Inc. | Relaxation oscillators with reduced errors or no errors in output frequencies caused by changes in temperatures and/or fabrication processes |
WO2018077719A1 (en) * | 2016-10-28 | 2018-05-03 | Ams Ag | Oscillator circuit and method for generating a clock signal |
CN109845106A (zh) * | 2016-10-28 | 2019-06-04 | ams有限公司 | 用于产生时钟信号的振荡器电路和方法 |
US20200044629A1 (en) * | 2016-10-28 | 2020-02-06 | Ams Ag | Oscillator circuit and method for generating a clock signal |
CN108933583A (zh) * | 2018-08-06 | 2018-12-04 | 上海华虹宏力半导体制造有限公司 | 一种正交时钟产生电路 |
CN209710066U (zh) * | 2019-02-22 | 2019-11-29 | 上海晟矽微电子股份有限公司 | 信号产生装置 |
Non-Patent Citations (2)
Title |
---|
YI-AN CHANG: "An On-Chip Relaxation Oscillator With Comparator Delay Compensation", 《IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS ( VOLUME: 27, ISSUE: 4, APRIL 2019)》, pages 969 - 973 * |
秦松: "一种与比较器延迟无关的高精度CMOS振荡器", 《电子科技》, pages 94 - 97 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110708048A (zh) * | 2019-12-16 | 2020-01-17 | 峰岹科技(深圳)有限公司 | 迟滞比较器电路 |
CN110708048B (zh) * | 2019-12-16 | 2020-04-24 | 峰岹科技(深圳)有限公司 | 迟滞比较器电路 |
Also Published As
Publication number | Publication date |
---|---|
CN109743039B (zh) | 2024-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103546123B (zh) | 一种高线性度的张弛振荡器 | |
US8710910B2 (en) | Voltage level shift circuits and methods | |
CN103036538B (zh) | 校准比较器失调电压的电路及其方法 | |
CN103312298B (zh) | 一种提高频率-控制电流线性度的张弛振荡器 | |
CN100568728C (zh) | 一种时钟信号检测电路 | |
CN101356732A (zh) | 脉冲发生器和使用了它的电子设备及脉冲发生方法 | |
CN101499787A (zh) | 一种具有频率抖动特性的振荡器电路 | |
US10756643B2 (en) | Flipping-capacitor rectifier circuit | |
EP1117180B1 (en) | Precision-controlled duty cycle clock circuit | |
CN104935303B (zh) | 张驰振荡器 | |
CN105530002A (zh) | 一种时钟产生装置和自动校验电路控制模块 | |
CN104333062B (zh) | 能够进行充电电流检测的充电电路 | |
EP3677982A2 (en) | Reference voltage generator | |
CN105305961A (zh) | 消除比较器延迟的振荡电路 | |
CN209710066U (zh) | 信号产生装置 | |
CN109743039A (zh) | 信号产生装置 | |
CN105375744B (zh) | 应用于电源转换器的控制电路的振荡器及其控制方法 | |
CN109302166A (zh) | 一种脉冲宽度调制电路及装置 | |
WO2019036177A1 (en) | VOLTAGE CONDENSER VOLTAGE DIVIDER WITH LOW POWER AND LOW COEFFICIENT OF USE | |
CN112994659A (zh) | 弛豫振荡器和控制弛豫振荡器的方法 | |
CN105897168A (zh) | Rc振荡器 | |
CN105429611B (zh) | 一种与电源和温度无关的高精度时钟发生器 | |
CN108880508A (zh) | 一种低功耗超高速数据采样装置 | |
KR100845780B1 (ko) | 반도체 메모리 장치의 클럭 생성 회로 | |
CN210274006U (zh) | 一种提供任意频率及占空比的时钟发生电路与芯片 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |