KR100345821B1 - 전기에너지를변환하기위한전자회로및이를사용하는전원장치 - Google Patents

Abstract

멀티레벨 변환기는 특히 셀들 각각의 커패시터(C1, C2, ..., Cn)를 포함한다. 커패시터들은 변환기에서 각각의 열들에 비례하여 충전 전압들을 갖는다. 변환기는 또한 각각의 커패시터(C1, C2, ..., Cn)의 단자들 양단의 평균 전압을 평가하기 위한 수단(VMO1, VMO2, ..., VMOn), 평가된 평균 충전 전압 및 커패시터의 공칭 평균 충전 전압 간의 커패시터들(C1, C2‥‥‥ Cn) 각각에 대해 발생할 수 있는 임의의 차이를 측정하고, 대응 차이 신호(VEC1, VEC2, ..., VECn)을 제공하기 위한 수단(VE1, VE2, ..., VEn), 및 상기 차이 신호들을 수신하여 상기 차이를 보정하기 위해 2개의 커패시터들 간에 적어도 하나의 임시 결합이 설립되게 하는 보정 제어 수단(BT, EC1, EC2, ..., ECn)을 포함한다.

Description

전기 에너지를 변환하기 위한 전자 회로 및 이를 사용하는 전원 장치{Electronic Device for Converting Electric Power and Supply Plant Using Such Device}

본 발명은 프랑스 출원 제 FR 2 679 715 A1호에 기술된 타입의 전기 에너지를 변환하기 위한 전자 회로, 및 이를 사용하는 전원 장치에 관한 것이다.

특허 출원에 기술된 변환기가 일례로 도 1에 도시되어 있다. 전압원 SE와 전류원 C 사이에, 2개의 스위치들 T1, T'1; T2, T'2; ...; Tn, T'n을 각각 갖는 연속적인 제어 가능 스위칭 셀들 CL1, CL2, ..., CLn을 기본적으로 포함하는데, 2개의 스위치들 각각의 하나의 극은 한 쌍의 업스트림 극들의 부분을 형성하고 스위치들 각각의 다른 극은 한 쌍의 다운스트림 극들의 부분을 형성하고, 업스트림 셀의 한 쌍의 다운스트림 극들은 다운스트림 셀의 한 쌍의 업스트림 극들에 접속되며, 제1 셀 CL1의 한 쌍의 업스트림 극들은 상기 전류원 C에 접속되고, 최종 셀 CLn의 한 쌍의 다운스트림 극들은 상기 전압원 SE에 접속되고, 상기 변환기는 상기 전압원 SE가 동일한 역할을 실행하는데 적합할 때 최종 셀의 커패시터가 생략될 수 있는 것을 제외하고는 각 셀의 각각의 커패시터 C1, C2, ..., Cn을 더 포함하고, 각각의 커패시터는 해당 셀의 한 쌍의 다운스트림 극들을 구성하는 2개의 극들 사이에 접속되고, 상기 변환기는 제어 수단(도시되지 않음)을 더 포함하는데, 상기 제어 수단은 변환기의 공칭 동작을 관리하고, 상기 제어 수단에 의해 제공된 셀 제어 신호에 응답해서, 주어진 셀의 2개의 스위치들 중 한 스위치가 주기적으로 반복되는 변환기 기간 동안 연속적으로 제1 도전 상태 및 그 다음에 제2 도전 상태가 되게 하고, 동일하지만 상기 기간의 일부의 시간이 지남에 따라 오프셋되는 셀 제어 신호들에 응답해서 연속 셀들의 스위치들이 각각 동일한 방식으로 동작하지만 기간의 일부의 시간이 지남에 따라 오프셋되도록, 임의의 하나의 셀의 2개의 스위치들이 항상 반대 도전 상태들(lc1과 같은 제어 링크들로 표시됨)이 되게 하는 방식으로 연속 셀들의 스위치들에 작용한다.

양호하게, 상기 기간의 일부는 출력에서 발생된 하모닉(harmonics)에 대해 최적이고 변환기의 커패시터들에서 충전된 전압들이 자연스럽게 밸런스되게 하는 셀들의 수의 역수(reciprocal)n, 즉, 2π/n와 동일하다. 또한 몇몇 다른 오프셋도 생각할 수 있다.

이 변환기에서, 일련의 커패시터들 C1, C2, ..., Cn은 각각의 증가 평균 충전 전압들을 갖는데, 상기 셀들 각각과 관련된 커패시터의 평균 충전 전압은 n = 3일 때, 즉, 변환기가 3개의 셀들만을 가질 때 변환기의 셀들의 역수 및 셀의 열(rank), 즉, VE/3, 2VE/3, VE에 의해 승산된 상기 전압원 SE로부터 제공된 전압 VE의 적과 동일하다.

물론, 상술된 바는n의 다른 값들에도 적용되는데,n은 2 보다 작지 않다.

이제부터 상술된 설명을 만족시키는 변환기를 "멀티레벨 변환기"라고 한다.

본 발명의 목적은 공칭 동작 조건들을 어쩔수 없이 만족시키지 못함에도 불구하고, 상술된 바에 따라 유지하기 위해 각각의 커패시터 상의 충전를 위한 멀티레벨 변환기를 제공하는데 있다.

상술된 바와 같이 멀티레벨 변환기의 커패시터들 중 한 커패시터상에서 전하가 명목상 어떻게 변해야하는지를 보다 쉽게 검사하기 위해, 도2에는 스위치들 Tk 및 T'k과 함께 임의의 스위칭 셀 CLK, 셀과 관련된 커패시터 Ck, 및 다음 셀 CLK+1및 이 셀의 스위치들 Tk+1 및 T'k+1을 도시한다.

각 셀 내의 스위치들, Tk 및 T'k 또는 Tk+1 및 T'k+1간의 결합이 이루어진 경우, 도2에 도시된 2개의 인접 셀들 CLK 및 CLK+1의 세트는 4개의 상태들을 갖는다:

a) Tk 및 Tk+l이 비 도전 상태여서, Ck상의 전하가 변경되지 않는 제1 상태;

b) T'k 및 T'k+1이 비 도전 상태이기 때문에, Tk 및 Tk+1이 모두 도전 상태여서, Ck상의 충전 전압이 변경되지 않는 제2 상태;

c) Tk가 도전 상태이고 Tk+1이 비 도전 상태인 제3 상태, 이 경우에 전류원 C는 I와 동일한 전류 Ik가 Tk를 통하여 흐르게 하고, T'k를 통과하는 전류 I'k는 0이다.

전류 Ik+1이 0이 되게 하는 상태는 Tk+l의 상태이고, 전류 I'k+1은 I와 동일하여서 커패시터 Ck를 통과하는 전류 I'ck는 I와 동일하다; 및

d) T'k가 비도전 상태이고 Tk+1이 도전 상태인 제4 상태, 전류원 C는 전류 I'k+1이 T'k를 통과하는 I와 동일하게 하고, Tk를 통과하는 전류 Ik는 0이다. Tk+1의 상태는 전류 Ik+1이 I와 동일하게 하고, 전류 I'k+1은 0이여서, 커패시터 Ck를통과하는 전류 Ick는 I와 동일하게 된다.

전류들 I'ck = I'k+1 및 Ick = Ik+1은 상기 제3 및 제4 상태들의 커패시터 Ck에 대한 반대 부호의 추가 전하를 제공하는데, 제1 상황은 네가티브이고 제2 상황은 포지티브이다. 2개의 상태들에 대응하는 전류들은 전류원에 의해 인가된다. 전류원이 정확한 DC를 정확하게 인가하고, 다른 모든 것들이 동일하게 유지되면 전류원에 의해 인가된 전류들은 상태 c) 및 d) 동안 동일하고 Tk 및 Tk+l의 도전 기간들 내내 반대 방향이다.(상술된 바와 같이 명목상 동일하고 시간이 지남에 따라 오프셋된다). 이것은 Ck상의 전하가 포지티브로 변경된 후 동일한 양만큼 네가티브로 되어서, 변환기의 한 기간이 지나도 변하지 않는다.

전류들 Ick 및 I'ck은 전압원의 전압, 전류원을 통과하는 전류 및 커패시터 Ck 상의 충전 전압 Vck에 의해 결정된다. 보다 일반적으로 말하자면, 전류원의 임피던스가 무한하지 않을 때, 전류원을 통과하는 전류는 단자 양단의 전압에 좌우되고 커패시터들상의 전압들 Vck에 좌우된다. 예를 들어, 충전 전압 Vck가 정상 값 VE×k/n 보다 높은 경우가 발생하면, 명목상 보다 큰 방전 전류 I'ck 및 명목상 보다 작은 충전 전류 Ick를 야기함으로써, 커패시터 Ck상의 전하가 원래 취해야만 하는 값으로 복귀하게 된다. 이것은 멀티레벨 변환기의 동작이 안정적이고 다른 방향에서, 전압원 및 전류원 모두에서 진폭의 변화를 수용할 수 있음을 의미한다. 동적인 면에서 문제가 야기됨을 이하에서 설명하겠다.

도 3은 n = 3인 상황에 대한 도 1 및 도 2의 멀티레벨 변환기의 동작의 예이다. 펄스폭 변조(PWM)형 제어는 사인파 변조 교류 전압을 전류원 C에 제공하기 위해 적용된다. 즉, 변환기의 동작에서(라인t), 일련의 기간들p1,p2,p3, ...중에, 스위치들 T1,T2, 및 T3은 이하에 "변조" 파라고 하는 출력 전압을 변조하기 위한 파에 따라 변하는 시간 간격들 중에 연속적으로 도전된다. 각각의 순간에, 대응 스위치들 T'1, T'2 및 T'3은 반대 위치에 있다.

물론, 스위치들의 동작을 변조하는 다른 모드들은 공지된 바와 같이 동일한 결과를 획득하게 할 수 있다. 또한, 명백하게, 변환기는 임의의 다른 파형을 갖는 또는 조절된 DC 전압을 갖는 전류원 C를 제공하는 것을 도울 수 있다.

초기에 변환기 동작의 기간 p1이 주어졌다고 가정하자. 이 기간 중에, 스위치들 T1, T2, T3 중 임의의 한 스위치가 도전되면, 다른 2개의 스위치들은 비도전 상태이다. 각각의 세트의 2개의 셀들 및 이 셀들 간의 커패시터의 경우, 셀들은 상술된 상태들 c) 및 d)에 대응한다. 여기서, 커패시터는 연속의 추가 네가티브 및 포지티브 전하를 수신한다. 이 셀들의 전체 값은 명목상 0이다. 또한 인접 셀들 CL1 및 CL2가 상태 d)인 동안, 인접 셀들 CL2 및 CL3은 상태 c)가 되어, 커패시터 C1은 커패시터 C2에 추가의 네가티브 전하를 제공하는 동일한 전류로부터 추가의 포지티브 전하를 수신하게 함을 알 수 있다.

도 3은 또한 일례로 기간p2,p3 등 중에, 즉, 스위치들 T1, T2, T3의 도전 기간들이 보다 짧게 되고, 중복되는 경우에, 기간의 1/3을 지날 때까지 보다 크게 되는 동안, 멀티레벨 변환기가 어떻게 동작하는 지를 보여준다. 특히 커패시터들의 용량이 해당 추가 전하가 단자 양단의 전압을 변경시키지 않도록 하는 경우, 라인 VI는 이상적으로 전류원에 송신될 전압을 도시한다. 전압 VI는 전압원 SE로부터의전압 VE의 일부로 표시된다. 전압원 SE의 네가티브 극은 전압 기준으로 여겨진다.

이 전압 VI는 변조파 주파수의 큰 기본파, 및 로우패스 필터에 의해 쉽게 제거되는 초퍼 주파수 보다 높은 주파수들의 보다 낮은 진폭 하모닉을 포함함을 알 수 있다. 전류가 사인파로 변하기 때문에, 즉, 상기 2개의 상태들 사이에서, 전류가 시간에 따라 변하기 때문에, 상술된 상태들 c) 및 d)는 변환기의 커패시터들에 동일한 추가량의 전하를 전달하지 않는다. 이 변경은 스위치들의 동작 기간이 변조파의 주파수 보다 상당히 큰 경우에만 무시될 수 있다.

또한 전류원에 제공된 AC가 정확하게 사인파는 아니지만, 비대칭 방식으로 왜곡될 것이라고 예상된다. 이처럼, 제어 신호들의 레벨들의 에러들 또는 발생된 신호들의 에러들 또는 포함된 다수의 스위치들의 스위칭 시간의 실제 차이는 변환기의 동작 기간에 걸쳐 피할 수 없이 동일하지 않게 하거나, 시간이 지남에 따라 스위치들의 도전 상태들을 시프트하거나 커패시터들을 충전 및 방전하는 전류들을 언밸런스 하게 한다. 따라서, 일반적으로, 실제로 초기에 기술된 공칭 동작 조건들이 만족될 것을 멀티레벨 변환기가 보증할 수 있다. 불행히도, 추가 전하의 불변하는 에러가 한 방항으로의 에러를 야기하거나, 커패시터상의 충전시 다른 에러를 야기하여서, 평균 충전 전압의 에러를 야기함으로써, 전류원에 제공된 전압의 변환기의 동작 주파수에서 왜곡을 야기한다.

이 효과는 공칭 충전 전압 보다 작은 전압으로 충전될 것으로 추측되는 커패시터 C1(도1)가 변환기가 일정한 진폭의 펄스들vi1,vi2,vi3을 제공하는 것을 방지하는 것을 제외하고 트레이스 VI와 유사한 도3의 트레이스 VI'에 의해 도시된다.여기서 변환기는 대신 커패시터 C1가 자신의 충전 전압을 전류원 C에 제공할 때마다 보다 작은 진폭(스케일이 커져서 보다 판독 가능하게 됨)의 펄스vi1', 커패시터 C1가 전류원 C에 제공된 전압으로부터 자신의 전압을 감산할 때마다 보다 큰 진폭의 펄스vi2', 및 커패시터 C1이 회로 내에 있지 않을 때마다 변경되지 않은 진폭의 펄스vi3'을 제공한다. 따라서 이것은 변환기의 상기 주파수에서 왜곡 성분을 신호 VI'로 제공하는 것을 쉽게 알 수 있다.

이 왜곡 성분은 커패시터들이 각각의 공칭 전압들로 충전될 때 존재하지 않는다. 이 성분이 나타날 때, 일반적으로 유해하다.

그러나, 상술된 바와 같이, 스위치들이 감당하는 전압들은 2개의 인접 커패시터들의 공칭 충전 전압들 간의 차, 즉, 변환기의 다수의 단들에 의해 분할된 전압원의 전압과 더 이상 동일하지 않다. 이것은 스위치들을 위험한 상태에 놓이게 할 수 있다.

물론, 상술된 바와 같이, 커패시터들의 전하의 에러들은 자발적으로 재흡수되지만, 처리는 시간이 걸린다.

또한, 자발적인 프로세스는 전류원을 통해 구현된다. 따라서 전류원이 전류를 야기하지 않을 때 영향을 줄 수 없고, 임의의 경우에 전류원을 통하여 흐르는 전류가 작을 때마다 슬로우 다운된다.

상술된 바를 기초로, 본 발명은 변환기의 각각의 커패시터 상의 평균 전하가 공칭 값으로 양호하게 유지되는 멀티레벨 변환기를 제안한다.

본 발명에 따라, 멀티레벨 변환기가 각각의 커패시터의 단자들 양단의 평균전압을 평가하기 위한 수단, 커패시터의 평가된 평균 충전 전압과 공칭 평균 충전 전압 간의 상기 커패시터들 각각의 임의의 차이를 측정하고, 대응 차이 신호들을 제공하기 위한 수단, 및 상기 차이 신호들을 수신하여서 상기 차이를 보정하기 위해 2개의 커패시터들 간의 적어도 하나의 임시 결합을 제어하기 위한 보정 제어 수단을 포함한다는 점에서 이 결과가 달성된다.

하나의 실시예에서, 상기 보정 제어 수단은 변환기를 고려할 때 커패시터 당 하나의 보정 회로를 포함하고, 상기 회로들 각각은 타임 베이스로부터 인에이블 신호와 함께 상기 차이 신호들 중 한 신호를 수신하고, 방전을 위한 업스트림 회로 및 재충전을 위한 다운스트림 회로 각각을 고려하여 상기 커패시터의 접속을 제어하기 위한 2개의 전하 전달 제어 신호들 중 한 신호를 제공함으로써 응답한다.

상기 업스트림 회로는 하나만 있는 경우, 바로 하나 아래 열의 커패시터를 포함한다.

상기 다운스트림 회로는 하나만 있는 경우, 바로 하나 위 열의 커패시터를 포함한다.

양호하게, 적어도 하나의 상기 차이 신호들이 존재하면 보정 사이클이 발생하여 상기 타임 베이스가 상기 보정 회로들을 연속으로 인에이블한다.

상기 차이들은 선정된 임계치를 초과하는 경우에만 차이 신호를 발생한다.

하나의 실시예에서, 상기 차이 신호들 중 하나의 신호의 진폭은 차이의 크기를 정하고 상기 보정 신호의 존속 기간을 결정한다.

변경에서, 상기 보정 신호는 보정 증가치에 대응하는 선정된 고정 존속 기간으로 된다.

본 발명의 다수의 목적들 및 특징들은 첨부된 도면을 참조하여 기술된 다음의 실시예에 대한 설명으로부터 더욱 명백히 파악될 것이다.

도 1은 공지된 멀티레벨 변환기의 회로도이다.

도 2는 도1의 멀티레벨 변환기의 2개의 인접한 단들의 세트의 회로도이다.

도 3은 3개의 단들을 포함하는 경우에 대한 도 1 및 도 2의 멀티레벨 변환기의 동작을 도시하는 파형도이다.

도 4는 도 1, 도 2, 도 3에 도시된 타입의 멀티레벨 변환기를 위한 것으로 본 발명이 구현되도록 구성된 제어 수단의 회로도이다.

도 5는 도 4의 회로에서 사용되기에 적합한 커패시터상의 충전 전압을 평가하기 위한 회로도이다.

멀티레벨 변환기는 다시 기술하지 않겠다. 도 1, 도 2 및 도 3의 도면들은 판독기가 보다 상세하게 언급된 특허 문서 제 FR 2 697 715 A1호에 기술된 타입의 변환기에 대응한다.

도 1의 변환기의 커패시터들 C1, C2, ..., Cn만이 도4에 도시되어 있다.

이 커패시터들 각각은 본 발명에서 각각의 커패시터 상의 평균 충전 전압을 평가하기 위한 평가 회로 VMO1, VMO2, ..., VMOn과 관련된다. 결국, 각각의 평가 회로는 대응 커패시터의 2개의 단자들에 결합된다. 커패시터 단자 양단에 존재하는 평균 충전 전압을 나타내는 평가 신호 VO1, VO2, ..., VOn을 제공한다.

도 5를 참조하면, 한 실시예에서 평가 회로가 커패시터 Ck의 단자 양단에 직렬로 접속된 임피던스들ptk1 및ptk2로 구성되어 있고, 신호 gk에 의해 트리거되는 게이트 회로 PVk에 의해 변환기 사이클 당 한 번 판독되는 평균화 회로 SCk에 디지탈 전압 값을 제공하기 위해 각각의 펄스fkn에서 동작하는 아날로그-디지탈 변환기 ADC에 커패시터의 단자의 양단에 결정된 전압을 제공한다. 신호들fk 및 gk는 타임 베이스 BT(도4)에 의해 생성되고 변환기의 동작 기간의 위치들은 변환기의 동작 기간의 전압의m측정 후에, 또한, 상기 측정 결과들의 평균을 계산한 후에, 커패시터 충전시 가능한 에러들을 결정하기에 적합한 순간에 변환기의 동작 기간당 한 번, 관측된 평균 충전 전압의 간이 회로 SCk의 출력 VOk상에서 유용하게 되도 록 한다. 이는 이하에 기술된 바와 같다.

본 발명에서 커패시터들 각각은 또한 대응 평가 회로로부터 수신된 흡수된 평균 충전 전압 및 커패시터의 공칭 평균 충전 전압 사이에 존재할 수 있는 임의의 차이를 측정하기 위한 차이-측정 회로 VE1, VE2, ..., VEn과 관련된다. 차이-측정 회로 자체는 분수 1/n으로서 커패시터의 공칭 평균 충전 전압을 계산하는데, 여기서n은 단의 열 R에 의해 승산된 전압원 SE의 전압 VE의 변환기에서의 단들의 수이다. 따라서 회로는 값들 VE 및 R을 수신하고, 변환기에 대해 상수인 값n이 각각의 회로에서 하드와이어(hard-wired)된다.(값 R은 하드와이어된 것처럼 각각의 단에 대해 일정하다). 회로는 공칭 평균 충전 전압 VE×R/n을 제공하고 이 전압과 평가된 평균 충전 전압을 비교하여 이 2개의 전압들간의 차이를 나타내는 차이 신호 VEC1, VEC2, ..., VECn을 제공한다. 그러나, 변경에서, 차이 신호는 차이의 존재와 부호만을 나타내는 간단한 논리 신호(2비트로 됨)일 수 있다. 이하에 설명된 이유때문에, 차이 신호는 커패시터 충전 차이가 선정된 임계치를 초과할 때만 제공되는데, 임계치는 차이-측정 회로에서 하드와이어된다.

도 4의 제어 수단은 또한 제어 모듈들 MC1, MC2, ..., MCn을 포함한다. 이 제어 모듈들은p1(도 3)과 같이 각각의 기간 중에 타임 베이스 BT에 의해 생성된 신호sd에 응답해서 동작하고, 이로부터 트리거 신호들sd1,sd2, ...,sdn이 제공되는데, 이 신호들은 지연 유닛들 R2. ..., Rn에 의해 기간의 일부가 지나면 상호 오프셋됨으로써, 오프셋 방식으로 변환기의 스위칭 셀들을 제어한다. 제어 모듈들 MC1, MC2, ..., MCn의 기본 기능은 각각의 기간 중에, 전압원에 의해 제공된 전압 값 VE 및 변조 신호의 값 M에 의해 결정된 공칭 존속 기간 동안 신호 CT1, CT2, ..., CTn을 활성 레벨로 여기는 제어 펄스를 생성하는 것이다

이 활성 레벨 제어 펄스들 각각은 스위치들 T'1, T'2, ..., T'n 중 각각의 한 스위치에 직접 인가되어 비 도전 상태가 되게 하며, 각각의 펄스는 또한 각각의 NOR 게이트pe1,pe2, ...,pen에 제공된 후, NOR 게이트의 다른 입력상의 레벨과 무관하게, 반대 또는 "비활성" 레벨을 제공하여 각각의 스위치들 T1,T2, ..., Tn이 도전 상태가 되게 한다. 스위치들의 상태들은 도 3에 도시되어 있다(0 = 비도전 상태, 1 = 도전 상태).

차이 신호들은 타임 베이스 BT, 및 변환기의 각각의 커패시터에 각각 속하는 보정 회로들 EC1, EC2, ..., ECn을 포함하는 보정 제어 수단 상에서 동작하도록 되어 있고, 상기 회로들은 상기 차이 신호들을 수신하고 상기 차이를 제거하기 위해 2개의 커패시터들 간의 적어도 하나의 임시 결합을 제어한다.

이 경우에, 이 회로들 각각은 타임 베이스 BT로부터 인에이블 신호ve와 함께 차이 신호 VEC1, VEC2, ..., VECn을 수신하고, 2개의 전하 전달 제어 신호들 CR1, CR1'; CR2, CR2'; ...; CRn, CRn' 중 한 신호를 제공함으로써 응답하고, 이들 중 한 신호는 해당 커패시터 C1, C2, ..., Cn이 업스트림 회로에 접속되게 하여 방전하고, 이들중 다른 신호는 커패시터가 다운스트림 회로에 접속되게 하여 재충전한다.

일례로서, 인에이블될 때(어떻게 인에이블되는지는 이하에 기술함), 대응 보정 회로 EC1에 커패시터 C1을 제공하여 에러 신호(선정된 임계치를 초과하는 에러를 나타냄)를 수신하고, 커패시터가 너무 많은 전하를 가지는 경우, 전하 전달 제어 신호 CR1을 제공하고, 커패시터가 충분한 전하를 갖지 못하는 경우, 전하 전달 제어 신호 CR1'를 제공한다.

초기에 커패시터 C1이 너무 많은 전하를 갖는 경우에, 활성 레벨 신호 CR1은 게이트pe1의 출력이 비활성 레벨을 취하게 하고, 그 결과로 스위치 T1이 도전 상태가 되게 한다. 이러한 방법에서, 스위치 T'1은 또한 도전 상태가 되기 때문에(특히 임의의 신호sd의 부재로 인해 신호 CT1이 비활성 상태가 되기 때문에), 커패시터 C1이 스위치들 T1 및 T'1을 통해 단락됨을 알 수 있다. 이 단락 회로가 와이어링 길이들을 포함하기 때문에, 어쩔 수 없이 비 도전 상태가 되고, 그 결과 전하 전달 제어 신호 C1이 매우 짧게(몇 마이크로세컨드) 되면, 커패시터 상의 전하의 캘리브레이티드(calibrated) 감소가 이루어진다. 에러 신호가 실제로 에러 크기를 나타내는 경우 에러 신호의 진폭과 관련되어 존속 기간이 정해질 수 있다. 이 상황하에서, 커패시터 C1의 방전에 추가된 전류원을 통하여 흐르는 전류 I를 고려할 필요가 있다. 그러나, 구현하기가 보다 간단한 변경예에서는, 또한, 커패시터 상의 전하의 조정이 다수의 단계들로 이루어지는 경우에, 일정하고 짧은 상기 존속 기간을 제공 할 수 있다. 이러한 상황하에서, 단계들은 최종 보정 후에 유지된 전하 에러는 상기 선정된 임계치 보다 작은 것을 보장할만큼 충분히 작다.

이러한 상황이 커패시터 C1 대신 커패시터 C2에 주어지면, 동작은 커패시터 C2를 스위치들 T2 및 T'2를 통해 커패시터 C1에 직접 접속시키는 전하 전달 제어 신호와 동일하다. 2개의 커패시터들의 충전 전압들 간의 차이는 커패시터 C1의 전하와 동일하다. 따라서, 초기에, 동일한 물리적 크기들을 포함하는 단락 회로가 있다. 결국, 커패시터 C2로부터의 전하는 커패시터 Cl에 전달됨으로써, 단자 양단의 전압을 야기하여서 C2로부터 C1으로의 전하 전달을 제한한다. 따라서 전하 전달의 존속 기간은 증가될 필요가 있다(약 2배로 됨, 전압 편위는 커패시터들의 충전 전압에 비해 작다고 가정됨). 또한, 커패시터 C1에 전달된 전하는 초과 전하를 구성하고; 따라서 충전 전압 에러가 관측되어서 상술된 바와 같이 보정된다. 전류원의 전류 I는 또한 상술된 바와 같은 효과를 갖는다. 변환기의 모든 단들에 동일하게 인가 된다.

이 경우는 커패시터 C1이 불충분하게 충전되어서, 신호 CR'1이 비활성 레벨을 제공하여 스위치 T2가 도전 상태가 되게 하는 게이트pe2상에서 동작하는 것으로 여겨진다. 따라서 전하 전달 제어 신호 CR1'는 커패시터 C1을 커패시터 C2에 직접 접속시켜서 상술된 바와 같이 전하가 커패시터 C2로부터 커패시터 C1에 전달되게 한다. 결국, 커패시터 C1 상의 전하 보정은 또한 커패시터 C2의 충전시 에러를 발생시키는데, 이 에러는 상술된 방식으로 보정된다.

회로는 도시된 바와 같이, 스위치들 Tn+1, Tn+1'가 없기 때문에, 출력 CRn'을 갖지 않는다.

보정 회로들의 동작을 조직화하기 위해, 도 4의 실시예에서는 타임 베이스 BT 상에서 동작하는 OR 타입 회로 ETE에 의해 검출된, 상기 차이 신호들 VEC1, VEC2, ..., VECn이 적어도 하나 존재하면 변환기의 2 기간들 사이에서 발생하는 보정 사이클을 발생시킨다. 보정 사이클 동안, 타임 베이스 BT는 보정 회로 EC1을 인에이블하는 신호ve1을 직접 구성하는 신호ve를 생성한 후, 직렬로 된 지연 회로들 T2, ..., Tn에 의해 다른 보정 회로들 EC2, ..., ECn을 연속적으로 인에이블하는 신호들ve2, ...,ven을 생성한다.

따라서, 차이가 검출되고, 일반적으로 하나만이 한 번에 검출될 때, 보정 사이클이 발생한다. 보정 사이클이 변환기의 인접 커패시터에서 에러를 야기하면, 다른 사이클은 그 후에 발생하고; 타임 베이스를 적합하게 조직화함으로써 이 사이클들 사이에 최소 포즈가 발생할 수 있다. 변환기의 연속 커패시터들과 관련된 타임 오프 셋 보정 동작에 의해, 동시에 관측된 다수의 차이들이 단일 사이클에서 보정될 수 있다.

물론, 상술된 설명으로만 제한되는 것은 아니고 특정 수치들은 각 응용에서 변경될 수 있다. 본 발명은 또한 상술된 바와 같이 멀티레벨 변환기를 사용하는 전원 장치로 연장된다. 유사하게, 상기 설명은 커패시터 상의 전하가 동일한 방향으로 바이어스되고, 전류가 전압원의 포지티브 극으로부터 전류원쪽으로 흐르는 기준 전압 또는 접지에 관련된 포지티브 전압을 제공하는 전압원에 관련된 것이다. 또한 본 기술 분야에 숙련된 자들은 극들이 서로 다른 경우에도 본 발명을 적용시킬 수 있음이 명백하다.

Claims (9)

1. 멀티레벨 변환기에 있어서,

   특히, 전압원(SE)과 전류원(C) 사이에, 2개의 스위치들(T1, T'1; T2, T'2; ...; Tn, T'n)을 각각 갖는 일련의 제어 가능 스위칭 셀들(CL1, CL2, ..., CLn)을 포함하되,

   상기 2개의 스위치들 각각의 한 극은 한 쌍의 업스트림 극들의 한 부분을 형 성하고, 상기 스위치들 각각의 다른 극은 한 쌍의 다운스트림 극들 중 한 극을 형성하고, 업스트림 셀의 한 쌍의 다운스트림 극들은 다운스트림 셀의 한 쌍의 업스트림 극들에 접속되고, 제1 셀(CL1)의 한 쌍의 업스트림 극들은 상기 전류원(C)에 접속되고 최종 셀(CLn)의 한 쌍의 다운스트림 극들은 상기 전압원(SE)에 접속되고,

   상기 변환기는 상기 전압원(SE)이 동일한 역할을 실행하는데 적합할 때 최종 셀의 커패시터가 생략될 수 있는 것을 제외하고는 각 셀용의 커패시터(C1, C2, ..., Cn)를 더 포함하되,

   상기 각각의 커패시터는 대응 셀의 한 쌍의 다운스트림 극들을 구성하는 2개 의 극들 사이에 접속되고,

   상기 변환기는 제어 수단을 더 포함하되,

   상기 제어 수단은 상기 제어 수단에 의해 제공된 셀 제어 신호(CT1, CT2, ..., CTn)에 응답해서, 주어진 셀의 2개의 스위치들 중 한 스위치가 주기적으로 반복되는 기간 동안 연속적으로 제1 도전 상태 및 그 다음에 제2 도전 상태가 되게하고, 동일하지만 상기 기간의 일부의 시간이 지남에 따라 오프셋되는 셀 제어 신호들에 응답해서 연속 셀들의 스위치들이 각각 동일한 방식으로 동작하지만 기간의 일부의 시간이 지남에 따라 오프셋되도록, 임의의 주어진 셀의 2개의 스위치들이 항상 각각 반대 도전 상태들이 되게 하는 방식으로 연속 셀들의 스위치들에 작용함으로써 변환기의 공칭 동작을 관리하고, 상기 연속 커패시터들(C1, C2, ..., Cn)은 각각의 증가 공칭 평균 충전 전압들을 갖고, 상기 셀들 각각의 커패시터의 공칭 평균 충전 전압은 셀들의 수의 역수 및 셀의 열에 의해 승산된 상기 전압원(SE)으로부터의 전압의 적(product)(VE)과 동일하며,

   상기 각각의 커패시터(C1, C2, ..., Cn)의 단자들 양단의 평균 전압을 구하기 위한 수단(VMO1, VMO2, ..., VMOn),

   상기 커패시터의 구해진 평균 충전 전압 및 공칭 평균 충전 전압 간의 상기 커패시터들(C1, C2, ..., Cn) 각각의 임의의 차이를 측정하고, 대응 차이 신호들(VEC1, VEC2, ..., VECn)을 운반하기 위한 수단(VE1, VE2, ..., VEn), 및

   상기 차이 신호들을 수신하여 상기 차이를 보정하기 위해 2개의 커패시터들 간의 적어도 하나의 임시 결합을 제어하는 보정 제어 수단(BT, EC1, EC2, ..., ECn) 을 포함하는 것을 특징으로 하는 멀티레벨 변환기.
2. 제1항에 있어서,

   상기 보정 수단은 상기 변환기를 고려해서 커패시터 당 하나의 보정 회로(EC1, EC2, ..., ECn)를 포함하되,

   상기 회로들 각각은 타임 베이스(BT)로부터 인에이블 신호와 함께 상기 차 이 신호들(VEC1, VEC2, ..., VECn) 중 한 신호를 수신하고, 이 수신에 응답하여, 방전을 위한 업스트림 회로 및 재충전을 위한 다운스트림 회로를 각각 고려하여 상기 커패시터(C1, C2, ..., Cn)의 접속을 제어하기 위한 2개의 전하 전달 제어 신호들(CR1, CR1'; CR2, CR2'; ....; CRn, CRn'1) 중 한 신호를 운반하는 것을 특징으로 하는 멀티레벨 변환기.
3. 제2항에 있어서,

   상기 업스트림 회로는 하나만 있는 경우, 바로 아래 열의 커패시터를 포함하는 것을 특징으로 하는 멀티레벨 변환기.
4. 제2항에 있어서,

   상기 다운스트림 회로는 하나만 있는 경우, 바로 위 열의 커패시터를 포함하는 것을 특징으로 하는 멀티레벨 변환기.
5. 제1항 내지 제4항 중 어느 한 항에 있어서,

   적어도 하나의 상기 차이 신호들이 존재하면 보정 사이클이 발생하여 상기 타임 베이스가 상기 보정 회로들(EC1, EC2, ..., ECn)을 연속으로 인에이블하게 하는 것을 특징으로 하는 멀티레벨 변환기.
6. 제1항 내지 제4항 중 어느 한 항에 있어서,

   상기 차이들은 선정된 임계치를 초과할 때만 차이 신호를 발생하는 것을 특징으로 하는 멀티레벨 변환기.
7. 제1항 내지 제4항 중 어느 한 항에 있어서,

   상기 차이 신호들 중 한 신호의 진폭이 차이 크기를 정하고 상기 보정 신호의 존속 기간을 결정하는 것을 특징으로 하는 멀티레벨 변환기.
8. 제1항 내지 제4항 중 어느 한 항에 있어서,

   상기 보정 신호가 보정 증가치에 대응하는 선정된 고정 존속 기간으로 되는것을 특징으로 하는 멀티레벨 변환기.
9. 제1항 내지 제8항 중 어느 한 항에 따른 멀티레벨 변환기를 이용하는 전원 장치.