KR100369762B1 - Ｃｍｐ용 슬러리 및 ｃｍｐ법 - Google Patents

Ｃｍｐ용 슬러리 및 ｃｍｐ법 Download PDF

Info

Publication number
KR100369762B1
KR100369762B1 KR10-2000-0013287A KR20000013287A KR100369762B1 KR 100369762 B1 KR100369762 B1 KR 100369762B1 KR 20000013287 A KR20000013287 A KR 20000013287A KR 100369762 B1 KR100369762 B1 KR 100369762B1
Authority
KR
South Korea
Prior art keywords
slurry
film
cmp
alumina
silica
Prior art date
Application number
KR10-2000-0013287A
Other languages
English (en)
Other versions
KR20000076877A (ko
Inventor
미나미하바가꾸
야노히로유끼
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20000076877A publication Critical patent/KR20000076877A/ko
Application granted granted Critical
Publication of KR100369762B1 publication Critical patent/KR100369762B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • C09K3/1454—Abrasive powders, suspensions and pastes for polishing
    • C09K3/1463—Aqueous liquid suspensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F3/00—Brightening metals by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

본 발명에서는 CMP용 슬러리로서 실리카와 알루미나의 혼정 입자로 된 연마 입자를 포함한 것을 사용한다. 연마 입자가 실리카와 알루미나의 혼정 입자인 슬러리를 이용한 CMP는 연마 속도의 하중 의존성이 커지고, 디싱의 증가를 효과적으로 억제할 수 있다.

Description

ＣＭＰ용 슬러리 및 ＣＭＰ법{SLURRY FOR USING CMP AND CMP METHOD}
본 발명은 Al막 또는 W막 등의 금속막의 연마(grind)에 유효한 CMP용 슬러리(slurry) 및 CMP법에 관한 것이다.
최근, 반도체 장치의 제조 분야에서는 미세화 및 고밀도화 추세에 있으며,각종 미세 가공 기술이 연구 개발되고 있다. 그 중에서도 CMP 기술은 다마신(damascene) 배선을 형성하는 아주 중요 기술이다.
종래 기술에서 메탈 CMP를 행하는 경우, 알루미나 입자를 베이스로 한 슬러리를 이용하고 있다. 그 이유로서는 알루미나 자체에 높은 연마력이 있는 것과, 산화제로서 질산 등의 강산 (pH:~2)이 사용되는 것이 많고, 이 영역에서 알루미나 입자의 분산성이 양호해지는 것 등을 예로 들 수 있다.
그러나, 알루미나계의 슬러리에는 이하에서 나타내는 세가지 문제가 있다.
제1 문제는, Cu막 또는 Al막 등의 금속막을 연마하기 위해서는, 슬러리의 pH를 중성 부근으로 할 필요가 있지만, 알루미나계의 슬러리는 중성 부근에서 분산성이 불안정하기 때문에 안정된 폴리싱 특성을 갖는 것이 어렵다는 데 있다.
제2 문제는, 절연막에 대한 금속막의 선택비 (금속막 연마 속도/절연막 연마 속도)를 충분히 확보할 수 없다는 데 있다. 다마신 배선을 형성하는 경우, 절연막에 대한 금속막의 선택비를 충분히 확보할 필요가 있다. 그 때문에, 일반적으로 알루미나 농도를 낮춤으로써 절연막의 연마 속도를 낮추게 된다. 그러나, 동시에 금속막의 연마 속도도 저하되어 버리기 때문에, 높은 선택비를 얻게 되는 것은 어렵고, 시닝 (절연막의 막감소)을 억제할 수 없다.
제3 문제는, 디싱 (홈내 금속막의 완상 후퇴)이 커진다는 데 있다. 특히, 오버 폴리싱 마진이 적어져서 웨이퍼 전면에서의 깊이가 균일한 다마신 배선을 형성할 수 없다. 그 대책으로서 탄성 변형이 작은 경질 연마 패드를 이용하고 있지만, Al과 같이 부드러운 재료인 경우에는 흠과 절충 관계에 있기 때문에 슬러리를 고안해내지 않으면 해결하기 어렵다.
또한, 실리카 입자를 베이스로 한 슬러리를 이용한 메탈 CMP도 고려되고 있지만, 충분한 연마 속도를 얻을 수 없거나 연마면의 모폴로지가 나빠지는 문제가 있다.
상술한 바와 같이, 종래의 메탈 CMP에서는 알루미나 입자를 베이스로 한 슬러리가 이용되고 있지만, 이 종류의 슬러리를 이용한 경우에는 중성 부근에서 안정한 폴리싱 특성을 얻기 어렵거나, 절연막에 대한 금속막의 선택비를 충분히 확보할 수 없거나, 디싱이 커지는 등의 문제가 있다.
본 발명의 목적은, 중성 근처에서 안정한 폴리싱 특성, 절연막과 도전막과의 사이에서의 높은 선택성, 및 디싱의 억제를 실현할 수 있는 CMP용 슬러리 및 CMP법을 제공하는 데 있다.
본 발명에서는, CMP용 슬러리로서 실리카와 알루미나의 혼정 입자로 된 연마 입자를 포함하는 것을 사용한다. 연마 입자가 실리카와 알루미나의 혼정 입자인 슬러리를 이용한 CMP는 연마 속도의 하중 의존성이 커져서, 디싱의 증가를 효과적으로 억제할 수 있다.
본 발명의 다른 목적 및 장점들은 다음의 상세한 설명으로부터 더욱 분명해질 것이다. 본 발명의 목적 및 장점은 이하에서 특히 지적된 수단 및 조합에 의해 실현되고 얻어질 수 있다.
도 1a 내지 1c는 본 발명의 제1 실시예에 관한 A1 다마신(damascene) 배선의 형성 방법을 도시하는 단면도.
도 2는 제1 실시예에서 실리카와 알루미나의 혼정 입자의 알루미나 농도 (알루미나/실리카 혼정비)와 선택비 (A1막 연마 속도/SiO2막 연마 속도)와의 관계를 도시하는 특성도.
도 3a 내지 3d는 본 발명의 제2 실시예에 관한 A1 다마신 배선의 형성 방법을 나타내는 단면도.
도 4는 제2 실시예에서 실리카와 알루미나의 혼정 입자, 실리카계 및 알루미나계의 슬러리에 산화제를 첨가한 경우의 각각의 A1 연마 속도를 나타내는 특성도.
도 5는 제2 실시예에서 실리카와 알루미나의 혼정 입자 및 알루미나계의 슬러리를 이용한 경우의 각각의 배선폭과 디싱의 관계를 도시하는 특성도.
도 6a는 제2 실시예에서 실리카와 알루미나의 혼정 입자 및 알루미나계의 슬러리를 이용한 경우의 각각의 하중과 A1 연마 속도와의 관계를 나타내는 특성도.
도 6b는 제2 실시예에서 장소에 의한 하중의 차이를 도시하는 도면.
도 7a는 제2 실시예에서 실리카와 알루미나의 혼정 입자 및 알루미나계의 슬러리에 퀴날딘산을 첨가한 경우의 알루미나 연마 속도를 나타내는 특성도.
도 7b는 제2 실시예에서 연마 속도와 디싱 속도를 도시하는 도면.
도 8a 내지 8d는 본 발명의 제3 실시예에 관한 W 다마신 배선의 형성 방법을 도시하는 도면.
〈도면의 주요부분에 대한 부호의 설명〉
1: 실리콘 기판
2: SiO2기판
3: 배선홈
4: Al막
12: SOG막
13: 배선홈
이하에서 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.
(제1 실시예)
도 1a 내지 1c는 본 발명의 제1 실시예에 관한 Al 다마신 배선의 형성 방법을 도시하는 공정 단면도이다.
우선, 도 1a에 도시하는 바와 같이, 소자 (도시 안됨)가 형성된 실리콘 기판(1) 상에 층간 절연막으로서 SiO2막(2)을 퇴적한다.
다음, 도 1b에 도시한 바와 같이, SiO2막(2)의 표면에 배선홈(3)을 형성한 다음, 배선홈(3)의 내부를 충전하는 두께 600 ㎚의 Al막(4)을 전면에 퇴적한다.
마지막으로, 도 1c에 도시한 바와 같이, 연마 입자가 실리카와 알루미나의 혼정 입자로 구성되고, pH 7의 슬러리를 이용한 CMP에 의해, 배선홈(3)의 외부의 나머지 Al막(4)을 제거함으로써 Al 다마신 배선(4)을 완성한다.
본 실시예의 슬러리를 이용하면, 도 2에 도시한 바와 같이 실리카에 대한 알루미나의 농도[%] (알루미나/실리카 혼정비)를 변화시키는 것 만으로, SiO2막에 대한 Al막의 선택비(Al 연마 속도/SiO2연마 속도)를 조절할 수 있게 된다.
예를 들면, 알루미나 농도가 10%, 실리카 농도가 90%인 실리카와 알루미나의 혼정 입자(고형분: 3wt%)로 구성된 pH 7의 슬러리를 이용하고, 하중 300g/cm2, 토플링 회전수: 60 rpm, 테이블 회전수: 1000 rpm인 조건의 CMP를 가할 때 예를 들면, SiO2막에 대한 Al막의 선택비는 106 (=Al 연마 속도: 159 [nm/min] / SiO2연마 속도: 1.5[nm/min] )이 된다.
종래의 CMP에서는 30 정도의 선택비 밖에 얻어지지 않기 때문에, 본 실시예에 의하면 종래에 비해 3배 이상의 높은 선택비가 얻어지게 된다. 따라서, 본 실시예에 의하면, 종래에 비해 매우 얇은 Al다마신 배선(4)을 실현시킬 수 있게 된다. 또한, 제2 실시예에서 상세히 설명한 바와 같이, 디싱의 증가도 효과적으로 억제할 수 있다.
또한, 본 실시예에 의하면, 종래에 비해 빠른 연마 속도가 얻어지기 때문에 종래 보다 빠른 연마 속도를 유지하면서 슬러리 농도를 낮아지게 하는 것이 가능하다. 슬러리 농도를 낮게 할 수 있으면, 그만큼 코스트를 절감할 수 있고 또한 슬러리의 폐기량이 절감되어 친환경적인 공정이 가능하게 된다.
(제2 실시예)
도 3a 내지 3d는 본 발명의 제2 실시예에 관한 Al 다마신 배선의 형성 방법을 나타내는 공정 단면도이다. 본 실시예에서는 라이너 막으로서 Nb막을 사용한 Al다마신 배선의 형성 방법에 대해 설명한다.
우선, 도 3a에 도시한 바와 같이, 실리콘 기판(11) 상에 층간 절연막으로서 SOG막(12)을 퇴적하고, 다음 SOG막(12)의 표면에 배선홈(13)을 형성한다. 여기까지는 층간 절연막의 종류를 제외하고는 제1 실시예와 동일하다.
다음 도 3b에 도시한 바와 같이, 두께 30 nm의 Nb 라이너막(14)을 전면에 퇴적한 다음, 배선홈(13)의 내부를 충전하는 두께 600 ㎚의 Al막(15)을 Nb 라이너막(14) 상에 퇴적한다.
다음 도 3c에 도시한 바와 같이, 연마 입자가 실리카(40%)와 알루미나(60%)의 혼정 입자(고형분: 0.5 wt%)로 구성되고, pH가 5~ 6.5이고, 산화제로서 과산화 황산 암모늄을 1% 포함하고, 패드 상의 입자의 지지력을 높이고 산화 억제를 위한 퀴날딘산을 0.05wt% 함유한 슬러리를 사용하고, 하중: 300 g/cm2, 토플링 회전수: 60 rpm, 테이블 회전수: 100rpm, 연마 시간:2분이라는 조건의 CMP에 의해, Nb라이너 막(14)의 표면이 나타날 때까지 Al막(15)을 연마한다.
이 공정에서, 과산화 황산 암모늄과 퀴날딘산을 함유한 슬러리를 사용하는 이유는, Al막(15)의 연마 속도를 빠르게 할 수 있기 때문이다.
구체적으로는, 종래의 실리카계의 슬러리 및 알루미나계의 슬러리에 각각 산화제를 첨가한 경우에는, 도 4에 도시한 바와 같이, Al막의 연마 속도는 각각 최고 280 ㎚/min, 200 ㎚/min인 것에 대해, 연마 입자로서 실리카와 알루미나의 혼정 입자를 이용한 슬러리에 과산화 황산 암모늄과 퀴날딘산을 첨가한 경우에는, Al막의 연마 속도는 700 ㎚/min로 된다. 즉, 본 실시예에 의하면, 종래보다 2배의 연마 속도가 얻어진다.
Al막(15)의 막 두께는 통상 600~ 800 ㎚이다. 한편, Al막(15)의 연마 시간은 스루풋의 관점에서 2분 정도인 것이 바람직하다. 따라서, 본 실시예의 슬러리를 이용하지 않으면 바람직한 연마 시간 내에 나머지 Al막(15)을 제거하는 것은 곤란하게 된다.
또한, 산화제인 과산화 황산 암모늄은 슬러리의 pH를 변하게 한다는 장점도 있다. 이상에서 설명한 효과는 산화제로서 과산화 수소를 이용한 경우에도 얻어진다.
또한, 도 3c의 공정을 종래의 슬러리를 이용하여 행하면, 종래 기술의 문제 중 하나인 A1막(15)의 디싱이 커지게 되지만, 본 방법에 의하면 디싱의 발생을 효과적으로 억제할 수 있다.
실제 오버 폴리싱(50% 약간 초과)을 행하여 디싱의 배선폭 의존성을 조사한 바, 도 5에 도시된 대로 종래의 1/5 정도로 디싱을 억제할 수 있도록 된다.
그 이유는, 도 6a에 도시한 바와 같이, 실리카와 알루미나의 혼정 입자 (본 발명)는 종래의 연마 입자에 비해 연마 속도의 하중 의존성이 크기 때문에 즉, 하중의 증가에 따라 연마 속도가 종래 기술보다 더 크게 증가하기 때문인 것으로 생각된다.
즉, 연마 중, 패드의 탄성 변형에 의해 배선폭(3) 내의 A1막(15) 상면의 연마가 진행한다. 도 6b에서와 같이, 기본적으로는 이 부분은 저하중이고, 한편 다른 부분 즉 SOG막(12)은 고하중이다. 이 때문에, 하중이 낮아지는 만큼 연마 속도가 지연되고 따라서 디싱이 적어지게 된다.
따라서, 실리카와 알루미나의 혼정 입자와 같이, 하중의 증가에 대하여 연마 속도의 증가가 커지는 연마 입자를 이용한 슬러리라면, 디싱의 발생을 효과적으로 제어할 수 있게 된다.
또한, 실리카와 알루미나의 혼정 입자는 SOG막(12) 상에서 연마 속도가 빠르기 때문에 (예를 들면 하중 300g/cm2에서 연마 속도 700 ㎚/min), 오버폴리싱 시간을 단축시킬 수 있게 된다.
마지막으로, 도 3d에 도시한 바와 같이, 배선홈(13)의 외부의 나머지 Al막(15) 및 Nb 라이너막(14)을 CMP 또는 CDE 등의 드라잉 에칭에 의해 제거하여 Al 다마신 배선(16)을 완성한다.
여기에서, CMP로 제거하는 경우에는, 예를 들면 연마 입자가 실리카(40%)와 알루미나(60%)의 혼정 입자(고형분: 3wt%)이고, 퀴날딘산을 0.05% 함유한 슬러리를 이용한다.
소위 다치 앰프 CMP (예를 들면 도 8c의 CMP)에서는, 오목부의 금속막의 잔여분이나, 배선부 및 절연막부의 흠집을 취하는 것을 목적으로 하기 때문에, 유연한 연마 패드를 이용한다. 이 때문에, 디싱이 커지게 된다. 예를 들면, 하중 300g/cm2, 토플링 회전수 60rpm, 테이블 회전수 100의 조건에서 행한다.
본 발명의 슬러리에는, 도 7a, 도 7b에 도시한 바와 같이, 필드 상의 연마속도 보다도 디싱 속도를 적게할 수 있기 때문에, 침식이 적은 다마신 배선을 형성할 수 있다. 이것은 퀴날딘산에 의해 연마 패드와 연마 입자의 상호 작용이 커지게 되고, 디싱의 원인이 되는 유리 입자가 홈부에 쌓이는 것이 적어지기 때문이라고 생각된다.
또한, 슬러리는 산화제를 포함하지 않아도 양호하다. CDE에 의해 제거하는 경우에는 반응 가스로서 예를 들면 CF4/O2가스를 이용한다.
(제3 실시예)
도 8a 내지 8d는, 본 발명의 제3 실시예에 관한 W 다마신 배선의 형성 방법을 도시하는 공정 단면도이다.
우선, 도 8a에 도시한 바와 같이, 소자 (도시 안됨)가 형성된 실리콘 기판(21) 상에 층간 절연막으로서 SiO2막(22)을 퇴적하고, 다음에 SiO2막(22)의 표면에 배선홈(23)을 형성한다.
다음에 도 8b에 도시한 바와 같이, 두께 30㎚의 Ti 라이너막(24)을 전면에 퇴적하고, 이어서 500℃의 질화 어닐링에 의해 Ti 라이너막(24)의 표면에 TiN 라이너 막(25)을 형성한 다음, 배선막(23)의 내부를 충전하는 두께 500㎚의 W막(26)을 TiN 라이너막(25) 상에 퇴적한다.
다음, 도 8c에 도시한 바와 같이, 산화제로서 과산화 수소 3%, 산화 억제제로 호박산 3%, 실리카 (60%)와 알루미나(40 %) 혼정 입자 3%를 포함하는 슬러리를 이용하고, 하중 250 g/cm2, 토플링 회전수 50 rpm, 테이블 회전수 50 rpm인 조건의 CMP에 의해 TiN 라이너 막(25)의 표면이 나타낼 때까지 W막(26)을 연마한다.
최종적으로, 도 8d에 도시한 바와 같이, 연마 입자가 실리카 (40%)와 알루미나 (60%)의 혼정 입자 (고형분: 0.5 wt%)의 슬러리를 이용하여, 하중: 300 g/cm2, 토플링 회전수: 60 rpm, 테이블 회전수: 1000 rpm, 연마 시간: 1분이라는 조건의 CMP에 의해, 실리콘 기판(1)의 표면이 나타날 때까지 W막(26), TiN 라이너막(25) 및 TiN막(24)을 연마하여, W 다마신 배선(26)을 완성한다.
도 8d의 공정에서 각 막(22, 24, 25)의 연마 속도는 빨라지지 않는 편이 바람직하다. 도 8a 내지 도8d의 공정에서 사용한 슬러리의 경우에, 각 막(22, 24, 25)의 연마 속도는 10~ 20 ㎚/min의 범위에 있고, 연마 속도가 지나치게 빨라지지 않도록 할 수 있다. 또한 각 막(22, 24, 25)의 연마를 동일한 조건으로 행할 수 있고, 또한, 오버폴리싱 마진도 커지고, 디싱 또는 시닝이 없는 안정한 폴리싱을 실현할 수 있게 된다.
또한, 종래의 W막의 CMP는 pH 1~2의 강산에서 행하고 있지만, 본 실시예에 의하면 W막의 CMP를 pH 5의 중성 영역에서 행하기 때문에, W막의 부식 문제도 없다.
(제4 실시예)
제4실시예의 구조는 제2실시예의 구조와 유사하므로, 도3a 에서 도3d 까지를 참조하여 본 실시예를 설명하고자 한다. 도3a 내지 도3d는, 제 4 실시예에 관한 Cu 다마신 배선의 형성 방법을 도시하고 있다. 도 3a에 도시한 바와 같이, 소자가 형성된 실리콘 기판(31) 상에 층간 절연막으로서 SiO2막(32)을 퇴적하고, 그 표면에 깊이 300 ㎚의 배선홈(33)을 형성한다.
다음, 도 3b에 도시한 바와 같이, TaN막(34)을 전면에 두께 20 ㎚로 퇴적하고, 이어서 Cu막(35)을 두께 600 ㎚로 TaN막(34) 상에 퇴적한다. 이것에 의해 배선홈(33)은 Cu막(35)으로 충전된다.
이어서, 도 3c에 도시한 바와 같이, 산화제로서 과산화 이황산 암모늄(0.5 %)과, 산화 억제제로서 퀴날딘산(0.4%)과, 실리카 성분비가 85% 이고 알루미나 성분비가 15%인 혼정 입자 (0.5%)와, KOH 수용액으로 구성되고, pH가 8.5로 조정된 슬러리를 사용하여, TaN막(34)의 표면이 나타날 때까지 Cu막(35)을 연마한다.
마지막으로, 도 3d에 도시한 바와 같이, 제2 실시예에서 이용했던 다치 앰프 CMP를 행하면, Cu 다마신 배선(36)이 완성된다.
본 실시예는, 침식이 억제된다고 하는 장점을 갖는다. 이 장점은 혼정 입자에 의해 달성된다.
이 슬러리계에서, 종래와 같이 실리카가 100% 일 때는, 입자는 마이너스로 하전되기 때문에 플러스로 하전되어 있는 Cu 기반과 친밀해진다. 이 때문에 입자가 Cu 표면에 너무 많이 남아 있기 때문에 침식이 진행된다.
한편, 본 실시예에 의한 실리카계 (실리카 85%, 알루미나 15%)의 혼정 입자는 실리카가 100% 인 경우와 동등한 기계적 연마력을 갖는다. 그러나, 국소적으로 존재하는 알루미나는 플러스로 하전되어 있기 때문에, Cu 기반과 반발한다. 이 때문에 입자가 남는 양이 줄어든다. 따라서, 침식이 억제된다.
또한, 상기 실시예에서 본 발명이 적용되는 디바이스에 대해서 언급하였지만, 예를 들면, DRAM 등의 반도체 메모리가 있다. 거기에는 로직 혼재 회로, 로직 회로 등이 있다.
또한, 배선을 구성하는 도전막 (Al막, W막)은 상술한 실시예에서 설명한 것으로 한정된 것은 아니고, W, Ti, Mo, Nb, Ta 및 V로 된 금속군으로부터 선택된 금속막으로 되는 단층 금속막, 혹은 Cu, Al, W, Ti, Mo, Nb, Ta 및 V로 된 금속군으로부터 선택된 적층 금속막, 또는 상기 금속군으로부터 선택된 금속을 주성분으로 하는 합금막, 질화막, 붕화와 막 또는 산화막을 이용할 수 있다. 어떤 도전막의 경우에도 알루미나와 실리카의 혼정비를 변화시킴으로써 디싱이나 시닝을 방지하는 것이 가능하게 된다.
또한, 상기 실시예에서는 다마신 배선의 경우에 대해서 설명하지만, 본 발명은 듀얼 다마신 배선에 대해서도 유효하다.
당업자라면 본 발명에 추가되는 장점 및 변형이 용이할 것이다. 따라서, 본 발명의 특징은 본원에 설명된 특정한 실시예 및 상세한 설명에 제한되는 것은 아니다. 따라서, 첨부된 청구항들에 의해 정의된 발명의 범주를 벗어나지 않는 범위에서 다양한 수정이 이루어질 수 있다.
이상에서 설명한 바와 같이, 본 발명은 CMP용 슬러리로서 실리카와 알루미나의 혼정 입자로 된 연마 입자를 함유한 것을 사용함으로써, 연마 속도의 하중 의존성이 커져서, 디싱의 증가를 효과적으로 억제할 수 있다.

Claims (19)

  1. 알루미나와 실리카의 혼정 입자로 된 연마 입자를 포함하는 CMP용 슬러리.
  2. 제1항에 있어서, 상기 알루미나 대 실리카의 혼정비가 1 ~ 9의 범위에 있는 CMP용 슬러리.
  3. 제1항에 있어서, 상기 슬러리는 pH가 4 ~ 9의 범위로 설정되어 있는 CMP용 슬러리.
  4. 제1항에 있어서, 상기 슬러리는 산화제로서 과산화 황산 암모늄 또는 과산화 수소를 포함하는 CMP용 슬러리.
  5. 제1항에 있어서, 상기 슬러리는 산화제, 산화 억제제, 연마제, 분산제 및 연마 패드 상의 연마제의 보유력을 향상시키기 위한 유기산 중 적어도 하나를 포함하는 CMP 용 슬러리.
  6. 실리카와 알루미나의 혼정 입자로 된 연마 입자를 포함하는 CMP용 슬러리를 이용하여 도전막을 연마하는 CMP법.
  7. 실리카와 알루미나의 혼정 입자로 된 연마 입자를 포함하는 CMP용 슬러리를이용하여, 홈을 갖는 절연막 상에 형성된 도전막을 상기 절연막의 표면이 노출될 때 까지 연마함으로써, 상기 홈의 내부에 상기 도전막을 선택적으로 남겨두는 CMP법.
  8. 제7항에 있어서, 상기 도전막은 Al, W, Cu, Ti, Mo, Nb, Ta 및 V로 이루어진 금속군으로부터 선택된 금속으로 된 단층 금속막 또는 적층 금속막, 또는 상기 금속막으로부터 선택된 금속을 주성분으로 하는 합금막, 질화막, 붕화막 또는 산화막인 CMP법.
  9. 하나의 주 연마 입자에 실리카와 알루미나를 함유한 연마제를 포함하는 CMP용 슬러리.
  10. 제9항에 있어서, 상기 알루미나 대 상기 실리카의 혼정비는 1 에서 9까지인 CMP용 슬러리.
  11. 제9항에 있어서, 상기 슬러리는 pH가 4 ~ 9의 범위로 설정되어 있는 CMP용 슬러리.
  12. 제9항에 있어서, 상기 슬러리는 산화제로서 과산화 황산 암모늄 또는 과산화 수소를 포함하는 CMP용 슬러리.
  13. 제9항에 있어서, 상기 슬러리는 산화제, 산화 억제제, 연마제, 분산제 및 연마 패드 상의 연마제의 보유력을 향상시키기 위한 유기산을 포함하는 CMP용 슬러리.
  14. 도전막이 트렌치 내에 형성되는 반도체 장치를 형성하기 위한 방법에 있어서,
    기판 상에 절연막을 형성하는 단계,
    절연막 상에 트렌치를 형성하는 단계,
    절연막 상에 도전층을 피착하는 단계, 및
    트렌치 내에 적어도 도전막을 선택적으로 남기기 위해 슬러리 -상기 슬러리는 실리카와 또다른 산화물로 된 혼정 입자 연마제를 포함함- 를 사용하여 도전막을 연마하는 단계
    를 포함하는 반도체 장치 형성 방법.
  15. 제14항에 있어서, 상기 또다른 산화물은 알루미나인 반도체 장치 형성 방법.
  16. 제15항에 있어서, 알루미나와 실리카로 된 혼정 연마 입자는 알루미나 대 실리카의 혼정비가 1:1 에서 1:9 까지인 반도체 장치 형성 방법.
  17. 제15항에 있어서, 상기 슬러리는 pH가 4 ~ 9의 범위로 설정되어 있는 반도체 장치 형성 방법.
  18. 제15항에 있어서, 상기 슬러리는 산화제로서 과산화 황산 암모늄 또는 과산화 수소를 포함하는 반도체 장치 형성 방법.
  19. 제15항에 있어서, 상기 슬러리는 산화제, 산화 억제제, 연마제, 분산제, 및 연마 패드 상의 연마제의 보유력을 향상시키기 위한 유기산으로부터 선택된 적어도 하나의 화합물을 더 포함하는 반도체 장치 형성 방법.
KR10-2000-0013287A 1999-03-17 2000-03-16 Ｃｍｐ용 슬러리 및 ｃｍｐ법 KR100369762B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1999-071610 1999-03-17
JP07161099A JP3523107B2 (ja) 1999-03-17 1999-03-17 Ｃｍｐ用スラリおよびｃｍｐ法

Publications (2)

Publication Number Publication Date
KR20000076877A KR20000076877A (ko) 2000-12-26
KR100369762B1 true KR100369762B1 (ko) 2003-01-29

Family

ID=13465603

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0013287A KR100369762B1 (ko) 1999-03-17 2000-03-16 Ｃｍｐ용 슬러리 및 ｃｍｐ법

Country Status (4)

Country Link
US (2) US6444139B1 (ko)
JP (1) JP3523107B2 (ko)
KR (1) KR100369762B1 (ko)
TW (1) TWI254739B (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1188714B1 (en) 2000-01-25 2015-03-04 Nippon Aerosil Co., Ltd. Oxide powder and method for preparing the same, and product using the same
JP3837277B2 (ja) * 2000-06-30 2006-10-25 株式会社東芝 銅の研磨に用いる化学機械研磨用水系分散体及び化学機械研磨方法
JP2002164307A (ja) * 2000-11-24 2002-06-07 Fujimi Inc 研磨用組成物およびそれを用いた研磨方法
KR100359216B1 (ko) * 2000-12-13 2002-11-04 제일모직주식회사 반도체 소자의 금속층 연마용 슬러리
KR100398834B1 (ko) * 2000-12-28 2003-09-19 제일모직주식회사 Ｃｍｐ용 슬러리 조성물
EP1234800A1 (de) * 2001-02-22 2002-08-28 Degussa Aktiengesellschaft Wässrige Dispersion, Verfahren zu ihrer Herstellung und Verwendung
US7416680B2 (en) * 2001-10-12 2008-08-26 International Business Machines Corporation Self-cleaning colloidal slurry composition and process for finishing a surface of a substrate
KR100421928B1 (ko) * 2001-11-21 2004-03-11 제일모직주식회사 반도체 웨이퍼의 금속배선 연마용 슬러리 조성물
KR100442962B1 (ko) * 2001-12-26 2004-08-04 주식회사 하이닉스반도체 반도체소자의 금속배선 콘택플러그 형성방법
JP3748410B2 (ja) * 2001-12-27 2006-02-22 株式会社東芝 研磨方法及び半導体装置の製造方法
KR100525076B1 (ko) * 2002-12-10 2005-11-02 매그나칩 반도체 유한회사 화학적 기계적 연마용 슬러리
DE10320854A1 (de) * 2003-05-09 2004-12-09 Degussa Ag Dispersion zum chemisch-mechanischen Polieren
US7955519B2 (en) * 2005-09-30 2011-06-07 Cabot Microelectronics Corporation Composition and method for planarizing surfaces
KR101134589B1 (ko) 2005-11-30 2012-04-09 삼성코닝정밀소재 주식회사 아민화제로 표면처리된 알루미나를 포함하는 금속 배선용 연마 슬러리
US7344987B2 (en) * 2006-06-02 2008-03-18 Texas Instruments Incorporated Method for CMP with variable down-force adjustment
US8404129B1 (en) * 2010-03-31 2013-03-26 Western Digital (Fremont), Llc Method and system for providing a curved surface in a magnetic recording head
US8211775B1 (en) 2011-03-09 2012-07-03 United Microelectronics Corp. Method of making transistor having metal gate
US8519487B2 (en) 2011-03-21 2013-08-27 United Microelectronics Corp. Semiconductor device
US9127187B1 (en) 2014-03-24 2015-09-08 Cabot Microelectronics Corporation Mixed abrasive tungsten CMP composition
US9303190B2 (en) 2014-03-24 2016-04-05 Cabot Microelectronics Corporation Mixed abrasive tungsten CMP composition
JP7431038B2 (ja) * 2019-12-27 2024-02-14 ニッタ・デュポン株式会社 研磨用スラリー

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1475251A (en) * 1975-01-15 1977-06-01 Colgate Palmolive Co Oral preparations
US4183788A (en) * 1978-02-28 1980-01-15 Howard A. Fromson Process for graining an aluminum base lithographic plate and article thereof
US4264529A (en) * 1980-03-24 1981-04-28 Mallinckrodt, Inc. Method for preparing p-aminophenol
US4659504A (en) * 1984-11-30 1987-04-21 Colgate-Palmolive Company Preparation of phytate-salt free gel dentifrice
JPS63166713A (ja) 1986-12-27 1988-07-09 Kyoritsu Yogyo Genryo Kk ケイ酸アルミニウムの製造法
US5051164A (en) * 1987-09-04 1991-09-24 Mobil Oil Corporation Crystalline porous silicate composite and its use in catalytic cracking
JPH07193034A (ja) 1993-03-26 1995-07-28 Toshiba Corp 研磨方法
JP3509188B2 (ja) 1994-06-22 2004-03-22 ソニー株式会社 化学機械研磨用微粒子の製造方法及びこれを用いた研磨方法
US5693239A (en) 1995-10-10 1997-12-02 Rodel, Inc. Polishing slurries comprising two abrasive components and methods for their use
JP3507628B2 (ja) 1996-08-06 2004-03-15 昭和電工株式会社 化学的機械研磨用研磨組成物
US5783489A (en) * 1996-09-24 1998-07-21 Cabot Corporation Multi-oxidizer slurry for chemical mechanical polishing
SG68005A1 (en) 1996-12-02 1999-10-19 Fujimi Inc Polishing composition
JPH10204416A (ja) 1997-01-21 1998-08-04 Fujimi Inkooporeetetsudo:Kk 研磨用組成物
KR100253083B1 (ko) 1997-03-15 2000-04-15 윤종용 반도체용웨이퍼의일렉트론왁스제거를위한왁스세정조성물및이를이용한일렉트론왁스제거방법
JPH10279926A (ja) 1997-04-01 1998-10-20 Toshiba Corp 研磨液
US6083419A (en) * 1997-07-28 2000-07-04 Cabot Corporation Polishing composition including an inhibitor of tungsten etching
US6149895A (en) * 1998-02-17 2000-11-21 Kreativ, Inc Dental bleaching compositions, kits & methods
US6077337A (en) * 1998-12-01 2000-06-20 Intel Corporation Chemical-mechanical polishing slurry

Also Published As

Publication number Publication date
US20020148997A1 (en) 2002-10-17
JP3523107B2 (ja) 2004-04-26
JP2000265161A (ja) 2000-09-26
TWI254739B (en) 2006-05-11
US7364667B2 (en) 2008-04-29
US6444139B1 (en) 2002-09-03
KR20000076877A (ko) 2000-12-26

Similar Documents

Publication Publication Date Title
KR100369762B1 (ko) Ｃｍｐ용 슬러리 및 ｃｍｐ법
KR100869044B1 (ko) 구리 및 텅스텐을 포함하는 반도체 장치 도전성 구조체들의폴리싱에 있어서 고정 연마제 폴리싱 패드들과 함께사용하기 위한 슬러리 및 폴리싱 방법들
JP3895949B2 (ja) Ｃｍｐ用スラリー、およびこれを用いた半導体装置の製造方法
US7052625B2 (en) Slurry and use thereof for polishing
US6429134B1 (en) Method of manufacturing semiconductor device
JPH11238709A (ja) 銅のための化学的機械的研磨（ｃｍｐ）スラリおよびその使用方法
KR20020077343A (ko) 유전체 기계화학적 연마 슬러리에서의 수산화세슘의 용도
KR20030078002A (ko) 반도체 장치의 제조 방법
US6995090B2 (en) Polishing slurry for use in CMP of SiC series compound, polishing method, and method of manufacturing semiconductor device
US20120196442A1 (en) Chemical mechanical polishing method
US6858540B2 (en) Selective removal of tantalum-containing barrier layer during metal CMP
US7731864B2 (en) Slurry for chemical mechanical polishing of aluminum
KR102525310B1 (ko) 코발트용 화학 기계적 연마 방법
US7186654B2 (en) Chemical mechanical polishing slurry and method of manufacturing semiconductor device by using the same
KR20030048058A (ko) 구리 다마신 구조물의 화학적-기계적 연마용 슬러리
JP3668046B2 (ja) 研磨布及びこの研磨布を用いた半導体装置の製造方法
US6530824B2 (en) Method and composition for polishing by CMP
JP4202826B2 (ja) 有機膜の化学的機械的研磨方法および半導体装置の製造方法
US20060261041A1 (en) Method for manufacturing metal line contact plug of semiconductor device
WO1999046081A1 (en) Multi-step chemical mechanical polishing process and device
WO2000002235A1 (en) Method of planarizing integrated circuits
US20020132560A1 (en) Polishing method for selective chemical mechanical polishing of semiconductor substrates
US6190999B1 (en) Method for fabricating a shallow trench isolation structure
JP3910785B2 (ja) 化学機械研磨用スラリーおよび半導体装置の製造方法
WO2004100243A1 (ja) ナノトポグラフィ効果を補償し得る化学機械的研磨用スラリー組成物およびこれを利用した半導体素子の表面平坦化方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111216

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee