KR100367809B1 - 기판에 반도체 칩을 실장하는 방법 및 기판에 실장하기적합한 반도체장치 - Google Patents
기판에 반도체 칩을 실장하는 방법 및 기판에 실장하기적합한 반도체장치 Download PDFInfo
- Publication number
- KR100367809B1 KR100367809B1 KR10-2000-0034515A KR20000034515A KR100367809B1 KR 100367809 B1 KR100367809 B1 KR 100367809B1 KR 20000034515 A KR20000034515 A KR 20000034515A KR 100367809 B1 KR100367809 B1 KR 100367809B1
- Authority
- KR
- South Korea
- Prior art keywords
- conductor
- mounting surface
- semiconductor chip
- substrate
- pad
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 127
- 239000000758 substrate Substances 0.000 title claims abstract description 79
- 238000000034 method Methods 0.000 title claims description 85
- 239000004020 conductor Substances 0.000 claims abstract description 173
- 229910000679 solder Inorganic materials 0.000 claims abstract description 82
- 238000000465 moulding Methods 0.000 claims description 23
- 239000011241 protective layer Substances 0.000 claims description 18
- 238000007639 printing Methods 0.000 claims description 16
- 239000010410 layer Substances 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- 239000011810 insulating material Substances 0.000 claims description 11
- 230000004888 barrier function Effects 0.000 claims description 10
- 238000010023 transfer printing Methods 0.000 claims description 8
- 239000011347 resin Substances 0.000 claims description 7
- 229920005989 resin Polymers 0.000 claims description 7
- 239000002994 raw material Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 230000004308 accommodation Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
반도체장치는 복수의 솔더(90)을 가지고 있는 칩 실장영역이 있는 기판(9)에 실장하기 적합하게 되어 있다. 상기 반도체장치는 상기 칩 실장영역의 솔더(90) 중 대응하는 상의 위치에서 벗어난 위치에 복수의 본딩패드가 배치되는 패드 실장면(10)이 있는 반도체 칩(1)을 포함한다. 도체(3)는 상기 패드 실장면(10)에 형성되어 상기 본딩패드(11)와 솔더(90) 중 대응하는 것 사이에 필요한 전기적 접속을 이룬다.
Description
본 발명은 기판에 반도체 칩을 실장하는 방법 및 기판에 실장하기 적합한 반도체장치에 관한 것이다.
반도체 제작기술의 급속한 진보로, 반도체 칩 표면의 본딩패드는 크기가 점점 더 작아지고 있으며, 인접한 본딩패드간의 거리는 점점 더 짧아지고 있다. 이것은 반도체 칩을 외부 회로에 연결할 때 어려움을 발생시킬 수 있고, 수율에 악영향을 미칠 수 있다.
따라서, 본 발명의 주요 목적은 앞서 말한 약점을 극복하도록 기판에 반도체 칩을 실장하는 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 기판에 실장하기에 적합한 반도체장치를 제공하여 앞서 말한 약점을 극복 가능하게 하는 것이다.
본 발명의 한 관점에 따라서, 기판에 반도체 칩을 실장하는 방법이 제공된다. 기판에는 복수의 솔더를 가지고 있는 칩 실장영역이 있다. 반도체 칩에는 복수의 본딩패드를 가지고 있는 패드 실장면이 있으며, 이 본딩패드들은 상기 솔더 중 대응하는 것에 접속하게 되어, 상기 패드 실장면에서 상기 칩 실장영역의 솔더 중 대응하는 것의 위치에서 벗어난 위치에 배치된다. 상기 방법은,
각각이 도체성형몰드에서 상기 패드 실장면의 상기 본딩패드 각각에 대응하는 위치에 배치되는 제1 캐버티부와, 상기 제1 캐버티부로부터 연장하여 상기 도체성형몰드에서 상기 기판의 상기 칩 실장영역의 상기 솔더 각각에 대응하는 위치에 배치되는 제2 캐버티부를 갖는 복수의 도체수용캐버티가 한 측에 형성되어 있는 상기 도체성형몰드를 제공하는 단계;
상기 도체수용캐버티를 도전금속페이스트로 채워,각각이 상기 도체수용캐버티 각각의 제1 캐버티부에 배치되는 연장부와, 상기 도체수용캐버티 각각의 제2 캐버티부에서 상기 연장부의 한 끝에 배치되는 전기접속부를 갖는 도체를 형성하는 단계; 및
상기 도체 각각의 연장부가 상기 본딩패드 각각에 전기적으로 접속되고, 상기 도체 각각의 전기접속부가 상기 기판의 칩 실장영역의 솔더 각각에 대응하는 위치로 연장하도록, 전사인쇄장치를 통해 상기 도체를 상기 도체성형몰드에서 반도체 칩의 패드 실장면으로 전사하는 단계를 포함한다.
본 발명의 또 다른 관점에 따라서, 기판에 반도체 칩을 실장하는 방법이 제공된다. 기판에는 복수의 솔더를 가지고 있는 칩 실장영역이 있다. 반도체 칩에는 복수의 본딩패드를 가지고 있는 패드 실장면이 있으며, 이 본딩패드들은 상기 솔더 중 대응하는 것에 접속하게 되어, 상기 패드 실장면에서 상기 칩 실장영역의 솔더 중 대응하는 것의 위치에서 벗어난 위치에 배치된다. 상기 방법은,
상기 반도체 칩의 패드 실장면 위에 도체성형판을 포개고, 상기 도체성형판에는 상기 패드 실장면의 본딩패드와 바르게 맞춰진 위치에 복수의 구멍이 형성되며, 상기 각 구멍들에는 상기 패드 실장면의 본딩패드 중 바르게 맞춰진 것의 적어도 한 부분을 노출하는 제1 구멍부와, 상기 패드 실장면의 각 부분을 노출하며 상기 제1 구멍부에서 상기 기판의 칩 실장영역의 각 솔더에 대응하는 위치로 연장하는 제2 구멍부가 포함되고, 상기 구멍들은 상기 패드 실장면과 함께 작용하는 벽으로 막혀 도체수용공간을 형성하게 되는 단계; 및
인쇄 원료로서 도전금속페이스트를 사용해, 상기 도체성형판을 인쇄하여 도체수용공간에 도체를 형성하고, 각 도체들에는 상기 제1 구멍부에 배치되어 본딩패드 중 바르게 맞춰진 것과 전기적으로 접속되는 연장부와, 상기 제2 구멍부에서 상기 연장부의 한 끝에 배치되어 기판의 칩 실장영역의 각 솔더에 대응하는 위치로연장하는 전기접속부를 갖도록 하는 단계를 포함한다.
또한 본 발명의 또 다른 관점에 따라서, 기판에 반도체 칩을 실장하는 방법이 제공된다. 기판에는 복수의 솔더를 가지고 있는 칩 실장영역이 있다. 반도체 칩에는 복수의 본딩패드를 가지고 있는 패드 실장면이 있으며, 이 본딩패드들은 상기 솔더 중 대응하는 것에 접속하게 되어, 상기 패드 실장면에서 상기 칩 실장영역의 솔더 중 대응하는 것의 위치에서 벗어난 위치에 배치된다. 상기 방법은,
반도체 칩의 패드 실장면에 포토레지스트 층을 형성하는 단계;
상기 포토레지스트 층에서, 상기 패드 실장면의 본딩패드와 바르게 맞춰진 위치에 복수의 도체수용캐버티를 형성하고, 상기 각 도체수용캐버티는 패드 실장면의 본딩패드 중 바르게 맞춰진 것의 적어도 한 부분을 노출하는 제1 캐버티부와, 상기 패드 실장면의 각 부분을 노출하며 상기 제1 캐버티부에서 기판의 칩 실장영역의 각 솔더에 대응하는 위치로 연장하는 제2 캐버티부를 포함하도록 하는 단계; 및
상기 도체수용캐버티에 도체를 형성하고, 각 도체는 상기 제1 캐버티부에 배치되어 본딩패드 중 바르게 맞춰진 것과 전기적으로 접속하는 연장부와, 상기 제2 구멍부에서 상기 연장부의 한 끝에 배치되어 기판의 칩 실장영역의 각 솔더에 대응하는 위치로 연장하는 전기접속부를 갖도록 하는 단계를 포함한다.
다시 본 발명의 또 다른 관점에 따라, 반도체장치는 복수의 솔더를 가진 칩 실장영역이 있는 기판에 실장하기 적합하게 되어 있다. 상기 반도체장치는,
패드 실장면에서 칩 실장영역의 솔더 중 대응하는 것의 위치에서 벗어난 위치에 배치되는 복수의 본딩패드를 가진 패드 실장면이 있는 반도체 칩; 및
상기 본딩패드 각각에 전기적으로 접속하는 연장부와, 상기 연장부의 한 끝에 형성되어 기판의 칩 실장영역의 솔더에 각각 대응하는 위치로 연장하는 전기접속부를 각각 갖는 복수의 도체를 포함한다.
바람직한 실시예에서, 상기 도체는,
한 측에 복수의 도체수용캐버티가 형성되어 있는 도체성형몰드 제공하며, 각 도체수용캐버티는 상기 도체성형몰드에서 상기 패드 실장면의 각 본딩패드에 대응하는 위치에 배치되는 제1 캐버티부와, 상기 제1 캐버티부로부터 연장하여 상기 도체성형몰드에서 기판의 칩 실장영역의 상기 각 솔더에 대응하는 위치에 배치되는 제2 캐버티부를 포함하도록 하고;
상기 도체수용캐버티를 도전금속페이스트로 채워 그 안에 도체를 각각 형성하며, 상기 도체의 연장부는 상기 도체수용캐버티의 제1 캐버티부에 배치되고, 상기 도체의 전기접속부는 상기 도체수용캐버티의 제2 캐버티부에 배치되며;
전사인쇄장치를 통해, 상기 도체를 상기 도체성형몰드에서 반도체 칩의 패드 실장면으로 전사함으로써 형성된다.
다른 바람직한 실시예에서, 상기 도체는,
반도체 칩의 패드 실장면 위에 도체성형판을 포개놓고, 상기 도체성형판에는 상기 패드 실장면의 본딩패드와 바르게 맞춰진 위치에 복수의 구멍이 형성되고, 각 구멍들은 패드 실장면의 본딩패드 중 바르게 맞춰진 것의 적어도 한 부분을 노출하는 제1 구멍부와, 상기 패드 실장면의 각 부분을 노출하며 상기 제1 구멍부에서 기판의 칩 실장영역의 각 솔더에 대응하는 위치로 연장하는 제2 구멍부를 포함하며, 상기 구멍들은 상기 패드 실장면과 함께 작용하는 벽으로 막혀 도체수용공간을 형성하게 되고;
인쇄 원료로서 도전금속페이스트를 사용해, 도체성형판을 인쇄하여 도체수용공간에 도체를 형성하고, 상기 도체의 연장부는 구멍들 중 제1 구멍부에 배치되고, 도체의 전기접속부는 구멍들 중 제2 구멍부에 배치됨으로써 형성된다.
본 발명의 또 다른 관점에 따라서, 반도체장치는 복수의 솔더를 가지고 있는 칩 실장영역이 있는 기판에 실장하기 적합하게 되어 있다. 상기 반도체장치에 있어서,
상기 반도체 칩에는 복수의 본딩패드를 가지고 있는 패드 실장면이 있으며, 이 본딩패드들은 상기 칩 실장영역의 솔더 중 대응하는 것의 위치에서 벗어난 위치에 배치되고;
상기 반도체 칩의 패드 실장면에 형성된 포토레지스트 층은 패드 실장면의 본딩패드와 바르게 맞춰진 위치에 복수의 도체수용캐버티가 형성되고, 각 도체수용캐버티는 패드 실장면의 본딩패드 중 바르게 맞춰진 것의 적어도 한 부분을 노출하는 제1 캐버티부와, 상기 패드 실장면의 각 부분을 노출하며 제1 캐버티부에서 기판의 칩 실장영역의 각 솔더에 대응하는 위치로 연장하는 제2 캐버티부를 가지며;
상기 도체수용캐버티에 각각 형성된 복수의 도체는, 상기 제1 캐버티부에 배치되어 본딩패드 중 바르게 맞춰진 것과 전기적으로 접속하는 연장부와, 상기 제2 캐버티부에서 상기 연장부의 한 끝에 배치되어 기판의 칩 실장영역의 각 솔더에 대응하는 위치로 연장하는 전기접속부를 각각 갖도록 구성된다.
도 1은 본 발명의 실장방법의 제1의 바람직한 실시예에 따라 기판에 실장된 반도체 칩을 도시한 단면도이다.
도 2는 제1의 바람직한 실시예의 실장방법이 사용된 도체성형몰드를 도시한 개략도이다.
도 3은 도 2의 선(III-III)을 따라 절단한 도체성형몰드의 단면도이다.
도 4는 제1의 바람직한 실시예의 실장방법에 따라 도체가 도체성형몰드의 도체수용캐버티에 형성되는 방법을 도시한 단면도이다.
도 5는 제1의 바람직한 실시예의 실장방법에 따라 도체가 도 1의 반도체 칩으로 전사되는 방법을 도시한 단면도이다.
도 6은 제1의 바람직한 실시예의 실장방법에 따라 준비된 반도체장치가 기판에 실장되는 방법을 도시한 단면도이다.
도 7은 본 발명의 제2의 바람직한 실시예의 실장방법에 따라 반도체장치가 준비되는 방법을 도시한 단면도이다.
도 8은 제2의 바람직한 실시예의 실장방법에 따라 준비된 반도체장치의 단면도이다.
도 9는 도 8의 반도체장치가 제2의 바람직한 실시예의 실장방법에 관련하여 기판에 실장되는 방법을 도시한 단면도이다.
도 10은 본 발명의 제3의 바람직한 실시예의 실장방법에 따라 준비된 반도체장치를 도시한 단면도이다.
도 11은 본 발명의 제4의 바람직한 실시예의 실장방법에 사용되는 도체성형판을 도시한 개략도이다.
도 12는 제4의 바람직한 실시예의 실장방법과 관련하여 도 1의 반도체 칩에 포개질 때의 도 11의 도체성형판을 도시한 개략도이다.
도 13은 도 12의 선(XIII-XIII)을 따라 절단한 단면도이다.
도 14는 제4의 바람직한 실시예의 실장방법에 따른 인쇄 단계를 거친 뒤 도 12의 반도체 칩을 도시한 개략도이다.
도 15는 도 14의 선(XV-XV)을 따라 절단한 단면도이다.
도 16은 제4의 바람직한 실시예의 실장방법에 따라 준비된 반도체장치를 도시한 단면도이다.
도 17은 본 발명의 제5의 바람직한 실시예의 실장방법에 따른 인쇄 단계를 거친 뒤 반도체 칩을 도시한 개략도이다.
도 18은 본 발명의 제6의 바람직한 실시예의 실장방법에 따른 인쇄 단계를 거친 뒤 반도체 칩을 도시한 개략도이다.
도 19는 본 발명에 따른 제7의 바람직한 실시예의 실장방법에 따라 기판에실장된 반도체 칩을 도시한 단면도이다.
도 20은 제7의 바람직한 실시예의 실장방법에 사용되는 패턴마스크를 도시한 개략도이다.
도 21은 제7의 바람직한 실시예의 실장방법과 관련하여 도 19의 반도체 칩이 포개질 때의 도 20의 패턴마스크를 도시한 개략도이다.
도 22는 도 21의 선(XXII-XXII)을 따라 절단한 단면도이다.
도 23은 제7의 바람직한 실시예의 실장방법에 따른 부식 단계를 거친 뒤 도 22의 반도체 칩을 도시한 단면도이다.
도 24는 제7의 바람직한 실시예의 실장방법에 따라 준비된 반도체장치를 도시한 단면도이다.
도 25는 본 발명의 실장방법에 사용될 수 있는 다른 반도체 칩을 도시한 부분 개략도이다.
본 발명을 좀더 상세히 설명하기 전에, 명세서에서 같은 요소들에 동일 참조번호를 사용하였다.
도 1을 참조하면, 본 발명에 따른 제1의 바람직한 실시예의 실장방법에 있어서, 위에 복수의 본딩패드(11)(이 도면엔 하나만이 도시되어 있음)가 실장되는 패드 실장면(10)이 있는 반도체 칩(1)이 제공된다. 상기 반도체 칩(1)은 기판(9)에 실장된다(도 6). 시스템보드와 같은 기판(9)에는 복수의 솔더(90)를 가지고 있는 칩 실장영역이 있다. 본딩패드(11)는 솔더(90) 중 대응하는 것에 접속해야 하지만, 패드 실장면에서 칩 실장영역의 솔더(90) 중 대응하는 것의 위치에서 벗어난 위치에 배치된다.
도 2와 3을 참조하면, 한 측에 복수의 비 교차 도체수용캐버티(20)가 형성되어 있는 도체성형몰드(2)가 제공된다. 각 도체수용캐버티(20)는 도체성형몰드(2)에서 패드 실장면(10)의 본딩패드(11) 각각에 대응하는 위치에 배치되는 제1 캐버티부(200)와, 상기 제1 캐버티부(200)로부터 연장하여 도체성형몰드(2)에서 기판(9)의 칩 실장영역의 솔더(90) 각각에 대응하는 위치에 배치되는 제2 캐버티부(201)를 포함한다(도 6).
그 다음, 도 4에 도시한 것처럼, 도체수용캐버티(20)에 은, 금, 동, 철, 알루미늄, 주석, 납 또는 다른 전도금속 물질을 포함하는 것과 같은, 도전금속페이스트를 채움으로써 도체수용캐버티(20)에 비 교차 도체(3)가 각각 형성된다.
도 5를 참조하면, 도체위치설정판(5)이 반도체 칩(1)의 패드 실장면(10) 위에 포개진다. 도체위치설정판(10)에는 크기, 형태 및 위치에 있어서 도체성형몰드(2)의 도체수용캐버티(20)에 각각 부합하는 복수의 도체위치설정구멍(50)이 형성된다. 그 다음, 전사인쇄장치(4)를 사용하여, 도체(3)는 공지의 전사인쇄기술을 통해 도체성형몰드(2)로부터 전사되고(도 4), 도체위치설정판(5)의 도체위치설정구멍(50)에 끼워져 반도체 칩(1)의 패드 실장면(10)에 실장된다. 도체위치설정판(5)은 도체(3)가 반도체 칩(1)의 패드 실장면(10)을 향해 전사인쇄장치(4)에 의해 압축될 때 도체(3)의 측면 변형을 막아준다. 상기 패드 실장면(10)으로부터 도체위치설정판(5)을 제거할 때, 도체(3)를 가열 건조 처리하여 이를 경화시킨다. 이와 같이 하여 반도체장치를 얻는다. 반도체장치의 각 도체(3)에는 상기 도체수용캐버티(20) 각각의 제1 캐버티부(200)에 형성된 긴 연장부(300)와, 도체수용캐버티(200) 각각의 제2 캐버티부(201)에서 상기 연장부(300)의 한 끝에 형성되는 전기접속부(301)가 있다. 연장부(300)는 본딩패드(11)의 각각에 전기적으로 접속된다. 전기접속부(301)는 기판(9)의 칩 실장영역의 각 솔더(90)에 대응하는 위치(도 6)로 연장하여 그 솔더와 전기적으로 접속하게 된다.
도 6에 도시한 것처럼, 이와 같이 얻어진 반도체장치는 기판(9)의 칩 실장영역에 실장된다. 도체(3)의 전기접속부(301)가 솔더에 미리 배치된 도전페이스트 (91)를 통해 대응하는 한 솔더(90)에 접속됨으로써, 반도체 칩(1)과 기판(9) 사이에 전기적 접속이 이루어진다. 또는, 솔더의 접합페이스트를 통해 도체(3)의 전기접속부(301)와 솔더(90)간의 접속을 이룰 수 있다.
도 7을 참조하면, 본 발명에 따른 제2의 바람직한 실시예의 실장방법에 있어서, 도체를 제1의 바람직한 실시예의 실장방법에 관련하여 반도체 칩(1)의 패드 실장면(10)에 실장한 뒤, 복수의 돌출성형구멍(60)(본 도면에서만 도시한다)이 형성된 돌출성형판(6)을 반도체 칩(1)의 패드 실장면(10) 위에 포갠다. 각 돌출성형구멍(60)은 반도체 칩(1)의 도체(3) 각각의 전기접속부(301)에 바르게 맞춰지고, 도체(3) 각각의 전기접속부(301)와 함께 작용하는 벽으로 막혀 돌출부수용공간을 형성하게 된다. 그 다음, 도전돌출부(302)는 인쇄 원료로서 도전금속페이스트를 사용하는 인쇄 기술을 통해 돌출부수용공간에 각각 형성된다. 도전돌출부(302)와 도체는 같은 재료로 만들어지기 때문에, 도전돌출부(302)는 도체(3)의 전기접속부(301)와 융합될 수 있다. 반도체 칩(1)의 패드 실장면(10)으로부터 돌출성형판(6)을 제거할 때, 도체(3)와 도전돌출부(302)는 가열 건조 처리하여 경화된다.
그 다음, 도 8에 도시한 것처럼, 반도체 칩(1)의 패드 실장면(10)에 수지와 같은 절연물질로 만들어진 보호층(7)이 형성된다. 도전돌출부(302)는 보호층(7)을 관통하여 돌출해있다. 이와 같이 하여 반도체장치를 얻는다.
도 9를 참조하면, 기판(9)의 칩 실장영역에 도 8의 반도체장치가 실장된다. 도전돌출부(302)가 솔더(90)에 미리 배치된 도전페이스트(91)를 통해 대응하는 솔더(90)에 접속됨으로써, 반도체 칩(1)과 기판(9) 사이에 전기적 접속이 이루어진다. 보다 바람직하게, 점착층(92)은 도 8의 반도체장치를 기판(9)의 칩 실장영역에 부착하여, 도전페이스트(91)를 굳히기 위해 반도체장치와 기판(9)의 조합을 가열하기 전 그 사이의 상대적인 움직임을 방지한다.
제1의 바람직한 실시예와 같이, 도전돌출부(302)와 솔더(90)간의 접속은 솔더의 접합페이스트를 통해 이루어질 수 있다. 점착층(92)은 접합페이스트의 사용으로 인해 제거될 수 있다.
도 10은 본 발명에 따른 제3의 바람직한 실시예의 실장방법에 따라 준비된 반도체장치를 도시한다. 제2의 바람직한 실시예와 달리, 반도체 칩(1)의 패드 실장면(10)에 도체(3)가 실장된 뒤, 각 도체(3)의 전기접속부(301)에 도전볼(303)이 제공된다. 본 실시예에 있어서, 도전볼(303)은 금, 은, 주석 또는 알루미늄과 같은 도전 금속물질로 전기 도금된 구리볼이다.
도 10의 반도체장치가 기판의 칩 실장영역에 실장될 때, 솔더에 미리 배치된 전도페이스트 또는 접합페이스트를 통해 도전볼(303)이 칩 실장영역의 대응하는 솔더(90)에 접속됨으로써, 반도체 칩(1)과 기판 사이에 전기적 접속이 이루어진다.
도 11 내지 13을 참조하면, 본 발명에 따른 제4의 바람직한 실시예의 실장방법에 있어서, 반도체 칩(1)의 패드 실장면(10)에 포개지는 도체성형판(5')이 제공된다. 본 실시예에서, 도체성형판(5')은 인쇄 스크린 판으로, 패드 실장면(10)의 본딩패드(11)에 바르게 맞춰진 위치에 복수의 비 교차 구멍(50')이 형성된다. 각 구멍(50')들은 패드 실장면(10)의 본딩패드(11) 중 바르게 맞춰진 것의 적어도 한 부분을 노출하는 제1 구멍부(500)와, 상기 패드 실장면(10)의 각 부분을 노출하며 상기 제1 구멍부(500)에서 기판의 칩 실장영역의 각 솔더에 대응하는 위치로 연장하는 제2 구멍부(501)를 포함한다. 각 구멍(50')들은 상기 패드 실장면(10)과 함께 작용하는 벽으로 막혀 도체수용공간을 형성하게 된다.
그 다음, 도 14 및 도 15에 도시한 것처럼, 비 교차 도체(3)는 인쇄 원료로서 도전금속페이스트를 사용하는 인쇄 기술을 통해 도체수용공간에 각각 형성된다. 패드 실장면(10)으로부터 도체성형판(5)을 제거할 때, 도체(3)는 가열 건조 처리되어 경화된다. 이전의 실시예에서와 같이, 각 도체(3)에는 본딩패드(11) 중 바르게 맞춰진 것과 전기적으로 접속하도록 제1 구멍부(500)에 형성된 긴 연장부(300)와, 상기 연장부(300)의 한 끝의 제2 구멍부(501)에 형성되어 기판의 칩 실장영역의 각 솔더에 대응하는 위치로 연장하여 그 솔더와 접속하게 되는 전기접속부(301)가 있다.
도 16을 참조하면, 반도체 칩(1)의 패드 실장면(10)에 수지와 같은 절연물질로 만들어진 보호층(7)이 형성된다. 각 도체(3)의 전기접속부(301)에는 보호층(7)을 관통하여 돌출한 도전돌기가 있다. 이와 같이 반도체장치를 얻는다.
이전의 실시예에서와 같이, 도 16의 반도체장치가 기판의 칩 실장영역에 실장될 때, 솔더에 미리 배치되는 전도페이스트 또는 접합페이스트를 통해 도체(3)의 전기접속부(301)의 도전돌기가 칩 실장영역의 대응하는 솔더에 접속됨으로써, 반도체 칩(1)과 기판 사이에 전기적 접속이 이루어진다.
도체성형판(5')에서 구멍(50')의 크기를 제어함으로써, 도체(3)의 전기접속부(301)의 두께를 제어할 수 있다. 또한, 도전돌기 대신, 도체(3)의 전기접속부(301)에 도 8의 실시예의 도전돌출부(302), 또는 이전에 설명한 방식으로 도 10의 실시예의 도전볼(303)이 실장될 수 있다.
도 17을 참조하면, 본 발명의 제5의 바람직한 실시예의 실장방법에 있어서,패드 실장면(10)의 대향하는 측부에 반도체 칩(1)의 본딩패드(11)가 실장된다.
도 18을 참조하면, 본 발명의 제6의 바람직한 실시예의 실장방법에 있어서, 패드 실장면(10)의 4측부에 반도체 칩(1)의 본딩패드(11)가 실장된다.
도 19를 참조하면, 본 발명의 제7의 바람직한 실시예의 실장방법에 있어서, 반도체 칩(1)의 패드 실장면(10)에 양성 포토레지스트막 층(80)이 형성된다.
도 20 내지 22를 참조하면, 포토레지스트막 층(80)에 포개진 패턴마스크(81)가 제공된다. 패턴마스크(81)에는 패드 실장면(10)의 본딩패드(11)와 바르게 맞춰진 위치에 복수의 광투과부(810)가 형성된다. 자외선에 노출 및 화학적인 현상을 포함하는, 알려진 석판 인쇄술을 사용하여, 도 23에 도시한 것처럼, 포토레지스트막 층(80)의 노출된 부분은 제거되어 그 안에 비 교차 도체수용캐버티(800)를 형성하게 된다. 도체수용캐버티(800)는 패드 실장면(10)의 본딩패드(11)에 바르게 맞춰진 위치에 배치된다. 각 도체수용캐버티(800)는 패드 실장면(10)의 본딩패드(11) 중 바르게 맞춰진 것의 적어도 한 부분을 노출하는 제1 캐버티부와, 상기 패드 실장면(10)의 각 부분을 노출하며 상기 제1 캐버티부에서 기판의 칩 실장영역의 각 솔더에 대응하는 위치로 연장하는 제2 캐버티부를 포함한다.
그 다음, 도 24에 도시한 것처럼, 비 교차 도체(3)는 이를테면, 인쇄 원료로서 도전금속페이스트를 사용하여 인쇄함으로써, 도체수용캐버티(800)에 각각 형성된다. 이전의 실시예에서처럼, 각 도체(3)에는 제1 캐버티부에 배치되어 본딩패드(11) 중 바르게 맞춰진 것과 전기적으로 접속하는 연장부와, 제2 캐버티부에서 상기 연장부(300)의 한 끝에 배치되어 기판의 칩 실장영역의 각 솔더에 대응하는 위치로 연장하는 전기접속부가 있다. 포토레지스트막 층(80)에는 수지와 같은 절연물질로 만들어진 보호층(7)이 형성되어 도체(3)와 본딩패드(11) 사이에 형성된 접속을 덮는다. 도 16의 실시예와 같이, 각 도체(3)의 전기접속부(301)에는 보호층(7)을 관통하여 돌출된 도전돌기가 있다. 또는, 도전돌기 대신, 도 8의 실시예의 도전돌출부(302), 또는 이전에 설명한 방식으로 도 10의 실시예의 도전볼(303)이 도체(3)의 전기접속부(301)에 실장될 수 있다. 이와 같이 반도체장치를 얻는다.
도 24의 반도체장치를 기판의 칩 실장영역에 실장하는 방법에 관하여, 이것은 이전의 실시예와 관련하여 설명한 방법과 비슷하게 이루어질 수 있으며, 간결성을 위해 더 이상 설명하지 않을 것이다.
도 25를 참조하면, 인접한 본딩패드(11)들간의 상대적으로 짧은 거리로 인한 단락회로의 발생을 방지하기 위해, 반도체 칩(1)의 패드 실장면(10)의 본딩패드 (11)의 모든 인접한 쌍 사이에 수지로 만들어진 절연장벽(12)이 실장될 수 있다.
이상 설명한 바와 같이, 본 발명에 따르면, 기판에 반도체 칩을 실장하는 방법 및 기판에 실장하기에 적합한 반도체장치를 제공하여, 크기가 점점 더 작아지고 인접한 것과의 거리가 점점 더 짧아지고 있는 본딩패드를 가진 반도체 칩을 외부 회로에 연결할 때 발생하는 어려움을 극복하는 효과가 있다.
Claims (35)
- 복수의 솔더를 가지고 있는 칩 실장영역이 있는 기판에 실장하는 방법에 있어서,솔더 중 대응하는 것에 접속하는 것으로, 실장면에서 칩 실장영역의 상기 솔더 중 대응하는 것의 위치로부터 벗어난 위치에 배치된 복수의 본딩패드를 가지고 있는 패드 실장면을 구비한 반도체 칩을,각각이 도체성형몰드에서 상기 패드 실장면의 상기 본딩패드 각각에 대응하는 위치에 배치되는 제1 캐버티부와, 상기 제1 캐버티부로부터 연장하여 상기 도체성형몰드에서 상기 기판의 상기 칩 실장영역의 상기 솔더 각각에 대응하는 위치에 배치되는 제2 캐버티부를 갖는 복수의 도체수용캐버티가 한 측에 형성되어 있는 상기 도체성형몰드를 제공하는 단계;상기 도체수용캐버티를 도전금속페이스트로 채워, 각각이 상기 각 도체수용캐버티의 상기 제1 캐버티부에 배치되는 연장부와, 상기 각 도체수용캐버티의 상기 제2 캐버티부에서 상기 연장부의 한 끝에 배치되는 전기접속부를 갖는 도체를 형성하는 단계; 및상기 도체 각각의 연장부가 상기 본딩패드 각각에 전기적으로 접속되고, 상기 도체 각각의 상기 전기접속부가 상기 기판의 상기 칩 실장영역의 상기 솔더에 각각 대응하는 위치로 연장하도록, 전사인쇄장치를 통해 상기 도체를 상기 도체성형몰드에서 상기 반도체 칩의 상기 패드 실장면으로 전사하는 단계를 포함하는 것을 특징으로 하는 반도체 칩 실장방법.
- 제1항에 있어서,상기 도체들의 상기 전기접속부가 상기 솔더의 대응하는 것에 접속됨으로써, 상기 반도체 칩과 상기 기판 사이에 전기적 접속이 이루어지도록 상기 기판의 상기 칩 실장영역에 상기 반도체 칩을 실장하는 단계를 더 포함하는 것을 특징으로 하는 반도체 칩 실장방법.
- 제1항에 있어서,상기 도체를 상기 패드 실장면으로 전사하는 단계 이전에, 상기 본딩패드의 모든 인접한 쌍 사이에 절연장벽을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 칩 실장방법.
- 제1항에 있어서,상기 도체를 상기 패드 실장면으로 전사하는 단계 이전에, 상기 반도체 칩의 상기 패드 실장면 위에 도체위치설정판을 포개는 단계를 더 포함하며, 상기 도체위치설정판에는 크기, 형태 및 위치에 있어서 상기 도체성형몰드의 상기 도체수용캐버티에 각각 부합하는 복수의 도체위치설정구멍이 형성되고, 상기 도체는 상기 도체성형몰드에서 상기 반도체 칩의 상기 패드 실장면으로 전사될 때 상기 전사인쇄장치에 의해 상기 도체위치설정판의 상기 도체위치설정구멍에 맞춰지는 것을 특징으로 하는 반도체 칩 실장방법.
- 제1항에 있어서,상기 각 전도체의 상기 전기접속부에 도전볼을 제공하는 단계를 더 포함하는 것을 특징으로 하는 반도체 칩 실장방법.
- 제5항에 있어서,상기 반도체 칩의 상기 패드 실장면에 절연물질로 만들어진 보호층을 형성하는 단계를 더 포함하고, 상기 도전볼은 상기 보호층을 관통하여 돌출된 것을 특징으로 하는 반도체 칩 실장방법.
- 제6항에 있어서,상기 도전볼이 상기 솔더 중 대응하는 것에 접속됨으로써, 상기 반도체 칩과 상기 기판 사이에 전기적 접속이 이루어지도록 상기 기판의 상기 칩 실장영역에 상기 반도체 칩을 실장하는 단계를 더 포함하는 것을 특징으로 하는 반도체 칩 실장방법.
- 제1항에 있어서,상기 반도체 칩의 상기 패드 실장면 위에 복수의 돌출성형구멍이 형성되어 있는 돌출성형판을 포개 놓는 단계, 상기 각 돌출성형구멍은 상기 도체 각각의 상기 전기접속부와 바르게 맞춰지고, 상기 도체 각각의 상기 전기접속부와 함께 작용하는 벽으로 막혀 돌출부수용공간을 형성하게 되게 하며;인쇄 원료로서 도전금속페이스트를 사용해, 상기 돌출성형판을 인쇄하여 상기 돌출부수용공간에 도전돌출부를 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 칩 실장방법.
- 제8항에 있어서,상기 반도체 칩의 상기 패드 실장면으로부터 상기 돌출성형판을 제거하고, 상기 반도체 칩의 상기 패드 실장면에 절연물질로 만들어진 보호층을 형성하는 단계를 더 포함하며, 상기 도전돌출부는 상기 보호층을 관통하여 돌출된 것을 특징으로 하는 반도체 칩 실장방법.
- 제9항에 있어서,상기 도전돌출부가 상기 솔더 중 대응하는 것에 접속됨으로써, 상기 반도체 칩과 상기 기판 사이에 전기적 접속이 이루어지도록, 상기 기판의 상기 칩 실장영역에 상기 반도체 칩을 실장하는 단계를 더 포함하는 것을 특징으로 하는 반도체 칩 실장방법.
- 복수의 솔더를 가지고 있는 칩 실장영역이 있는 기판에 실장하는 방법에 있어서,솔더 중 대응하는 것에 접속하는 것으로, 실장면에서 칩 실장영역의 상기 솔더 중 대응하는 것의 위치로부터 벗어난 위치에 배치된 복수의 본딩패드를 가지고 있는 패드 실장면을 구비한 반도체 칩을,상기 반도체 칩의 상기 패드 실장면에 도체성형판을 포개고, 상기 도체성형판에는 상기 패드 실장면의 상기 본딩패드와 바르게 맞춰진 위치에 복수의 구멍이 형성되며, 상기 각 구멍들에는 상기 패드 실장면의 상기 본딩패드 중 바르게 맞춰진 것의 적어도 한 부분을 노출하는 제1 구멍부와, 상기 패드 실장면의 각 부분을 노출하며 상기 제1 구멍부에서 상기 기판의 상기 칩 실장영역의 상기 각 솔더에 대응하는 위치로 연장하는 제2 구멍부가 포함되고, 상기 구멍들은 상기 패드 실장면과 함께 작용하는 벽으로 막혀 도체수용공간을 형성하며;인쇄 원료로서 도전금속페이스트를 사용해, 상기 도전성형판을 인쇄하여 상기 도전수신공간에 도체를 형성하고, 상기 각 도체들에는 상기 제1 구멍부에 배치되어 상기 본딩패드 중 바르게 맞춰진 것과 전기적으로 접속되는 연장부와, 상기 제2 구멍부에서 상기 연장부의 한 끝에 배치되어 상기 기판의 상기 칩 실장영역의 상기 각 솔더에 대응하는 위치로 연장하는 전기접속부가 포함되도록 하는 단계를 포함하는 것을 특징으로 하는 반도체 칩 실장방법.
- 제11항에 있어서,상기 패드 실장면으로부터 상기 도전성형판을 제거하는 단계와, 상기 도체의 상기 전기접속부가 상기 솔더의 대응하는 것에 접속됨으로써, 상기 반도체 칩과 상기 기판 사이에 전기적 접속이 이루어지도록 상기 기판의 상기 칩 실장영역에 상기 반도체 칩을 실장하는 단계를 더 포함하는 것을 특징으로 하는 반도체 칩 실장방법.
- 제12항에 있어서,상기 칩 실장영역에 상기 반도체 칩을 실장하는 단계 이전에, 상기 반도체 칩의 상기 패드 실장면에 절연물질로 만들어진 보호층을 실장하는 단계를 더 포함하는 것을 특징으로 하는 반도체 칩 실장방법.
- 제11항에 있어서,상기 패드 실장면에 상기 도체성형판을 포개는 단계 이전에, 상기 본딩패드의 모든 인접한 쌍 사이에 절연장벽을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 칩 실장방법.
- 복수의 솔더를 가지고 있는 칩 실장영역이 있는 기판에 실장하는 방법에 있어서,솔더 중 대응하는 것에 접속하는 것으로, 실장면에서 칩 실장영역의 상기 솔더 중 대응하는 것의 위치로부터 벗어난 위치에 배치된 복수의 본딩패드를 가지고 있는 패드 실장면을 구비한 반도체 칩을,상기 반도체 칩의 상기 패드 실장면에 포토레지스트 층을 형성하는 단계;상기 포토레지스트 층에서, 상기 패드 실장면의 상기 본딩패드에 바르게 맞춰진 위치에 복수의 도체수용캐버티를 형성하고, 상기 각 도체수용캐버티에는 상기 패드 실장면의 본딩패드 중 바르게 맞춰진 것의 적어도 한 부분을 노출하는 제1 캐버티부와, 상기 패드 실장면의 각 부분을 노출하며 상기 제1 캐버티부에서 상기 기판의 상기 칩 실장영역의 상기 각 솔더에 대응하는 위치로 연장하는 제2 캐버티부가 포함되도록 하는 단계; 및상기 도체수용캐버티에 도체를 형성하고, 상기 각 도체에는, 상기 제1 캐버티부에 배치되어 상기 본딩패드 중 바르게 맞춰진 것과 전기적으로 접속하는 연장부와, 상기 제2 캐버티부에서 상기 연장부의 한 끝에 배치되어 상기 기판의 상기 칩 실장영역의 상기 각 솔더에 대응하는 위치로 연장하는 전기접속부가 포함되도록 하는 단계를 포함하는 것을 특징으로 하는 반도체 칩 실장방법.
- 제15항에 있어서,상기 도체의 상기 전기접속부가 상기 솔더 중 대응하는 것에 접속됨으로써, 상기 반도체 칩과 상기 기판 사이에 전기적 접속이 이루어지도록 상기 기판의 상기 칩 실장영역에 상기 반도체 칩을 실장하는 단계를 더 포함하는 것을 특징으로 하는 반도체 칩 실장방법.
- 제16항에 있어서,상기 칩 실장영역에 상기 반도체 칩을 실장하는 단계 이전에, 상기 포토레지스트 층에 절연물질로 만들어진 보호층을 실장하는 단계를 더 포함하는 것을 특징으로 하는 반도체 칩 실장방법.
- 제15항에 있어서,상기 포토레지스트 층을 형성하는 단계 이전에, 상기 본딩패드의 모든 인접한 쌍 사이에 절연장벽을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 칩 실장방법.
- 복수의 솔더를 가지고 있는 칩 실장영역이 있는 기판상에 실장하도록 된 반도체장치에 있어서,상기 칩 실장영역의 상기 솔더 중 대응하는 것의 위치에서 벗어난 위치에 복수의 본딩패드가 배치되는 패드 실장면이 있는 반도체 칩; 및상기 본딩패드 각각에 전기적으로 접속하는 연장부와, 상기 연장부의 한 끝에 형성되어 상기 기판의 상기 칩 실장영역의 상기 솔더에 각각 대응하는 위치로 연장하는 전기접속부를 각각 갖는 복수의 도체를 포함하고, 상기 도체는,한 측에 복수의 도체수용캐버티가 형성되어 있는 도체성형몰드 제공하며, 상기 각 도체수용캐버티는 상기 도체성형몰드에서 상기 패드 실장면의 상기 각 본딩패드에 대응하는 위치에 배치되는 제1 캐버티부와, 상기 제1 캐버티부로부터 연장하여 상기 도체성형몰드에서 상기 기판의 상기 칩 실장영역의 상기 각 솔더에 대응하는 위치에 배치되는 제2 캐버티부를 포함하도록 하고;상기 도체수용캐버티를 도전금속페이스트로 채워 그 안에 상기 도체를 각각 형성하며, 상기 도체의 상기 연장부는 상기 도체수용캐버티의 상기 제1 캐버티부에 배치되고, 상기 도체의 상기 전기접속부는 상기 도체수용캐버티의 상기 제2 캐버티부에 배치되며;전사인쇄장치를 통해, 상기 도체를 상기 도체성형몰드에서 상기 반도체 칩의 상기 패드 실장면으로 전사함으로써 형성되는 것을 특징으로 하는 반도체장치.
- 제19항에 있어서,상기 패드 실장면에서 상기 본딩패드의 인접한 쌍 사이에 각각 형성된 복수의 절연장벽을 더 포함하는 것을 특징으로 하는 반도체장치.
- 제20항에 있어서,상기 절연장벽은 수지로 만들어지는 것을 특징으로 하는 반도체장치.
- 제19항에 있어서,상기 도체 각각의 상기 전기접속부에 각각 배치되는 복수의 도전볼을 더 포함하는 것을 특징으로 하는 반도체장치.
- 제22항에 있어서,절연물질로 만들어져 상기 반도체 칩의 상기 패드 실장면에 형성되는 보호층을 더 포함하고, 상기 도전볼은 상기 보호층을 관통하여 돌출된 것을 특징으로 하는 반도체장치.
- 제19항에 있어서,상기 각 도체의 상기 전기접속부 위에 도전돌기가 형성되는 것을 특징으로 하는 반도체장치.
- 제24항에 있어서,절연물질로 만들어져 상기 반도체 칩의 상기 패드 실장면에 형성되는 보호층을 더 포함하고, 상기 도전돌기는 상기 보호층을 관통하여 돌출된 것을 특징으로 하는 반도체장치.
- 복수의 솔더를 가지고 있는 칩 실장영역이 있는 기판상에 실장하도록 된 반도체장치에 있어서,상기 칩 실장영역의 상기 솔더 중 대응하는 것의 위치에서 벗어난 위치에 복수의 본딩패드가 배치되는 패드 실장면이 있는 반도체 칩; 및상기 본딩패드 각각에 전기적으로 접속하는 연장부와, 상기 연장부의 한 끝에 형성되어 상기 기판의 상기 칩 실장영역의 상기 솔더에 각각 대응하는 위치로 연장하는 전기접속부가 있는 복수의 도체를 포함하고, 상기 도체에 있어서,상기 반도체 칩의 상기 패드 실장면에 도체성형판을 포개고, 상기 도체성형판에는 상기 패드 실장면의 상기 본딩패드와 바르게 맞춰진 위치에 복수의 구멍이 형성되며, 상기 각 구멍들에는 상기 패드 실장면의 상기 본딩패드 중 바르게 맞춰진 것의 적어도 한 부분을 노출하는 제1 구멍부와, 상기 패드 실장면의 각 부분을 노출하며 상기 제1 구멍부에서 상기 기판의 상기 칩 실장영역의 상기 각 솔더에 대응하는 위치로 연장하는 제2 구멍부가 포함되고, 상기 구멍들은 상기 패드 실장면과 함께 작용하는 벽으로 막혀 도체수용공간을 형성하게 되고;인쇄 원료로서 도전금속페이스트를 사용해, 상기 도전성형판을 인쇄하여 상기 도체수용공간에 상기 도체를 형성하고, 상기 도체의 상기 확장부는 상기 구멍들의 상기 제1 구멍부에 배치되고, 상기 도체의 상기 전기접속부는 상기 구멍들의 상기 제2 구멍부에 배치됨으로써 상기 도체가 형성되는 것을 특징으로 하는 반도체장치.
- 제26항에 있어서,상기 패드 실장면에서 상기 본딩패드의 인접한 쌍 사이에 각각 형성되는 복수의 절연장벽을 더 포함하는 것을 특징으로 하는 반도체장치.
- 제27항에 있어서,상기 절연장벽은 수지로 만들어지는 것을 특징으로 하는 반도체장치.
- 제26항에 있어서,절연물질로 만들어져 상기 반도체 칩의 상기 패드 실장면에 형성되는 보호층을 더 포함하는 것을 특징으로 하는 반도체장치.
- 복수의 솔더를 가지고 있는 칩 실장영역이 있는 기판상에 실장하도록 된 반도체장치에 있어서,반도체 칩은 상기 칩 실장영역의 상기 솔더 중 대응하는 것의 위치에서 벗어난 위치에 복수의 본딩패드가 배치되는 패드 실장면을 가지며;상기 반도체 칩의 상기 패드 실장면에 형성되는 포토레지스트 층에는 상기 패드 실장면의 상기 본딩패드에 바르게 맞춰진 위치에 복수의 도체수용캐버티가 형성되고, 상기 각 도체수용캐버티에는 상기 패드 실장면의 본딩패드 중 바르게 맞춰진 것의 적어도 한 부분을 노출하는 제1 캐버티부와, 상기 패드 실장면의 각 부분을 노출하며 상기 제1 캐버티부에서 상기 기판의 상기 칩 실장영역의 상기 각 솔더에 대응하는 위치로 연장하는 제2 캐버티부가 포함되고;상기 도체수용캐버티에 형성되는 도체에 있어서, 상기 각 도체에는, 상기 제1 캐버티부에 배치되어 상기 본딩패드 중 바르게 맞춰진 것과 전기적으로 접속하는 연장부와, 상기 제2 캐버티부에서 상기 연장부의 한 끝에 배치되어 상기 기판의 상기 칩 실장영역의 상기 각 솔더에 대응하는 위치로 연장하는 전기접속부가 포함되도록 구성되는 것을 특징으로 하는 반도체장치.
- 제30항에 있어서,상기 패드 실장면에서 상기 본딩패드의 인접한 쌍 사이에 각각 형성되는 복수의 절연장벽을 더 포함하는 것을 특징으로 하는 반도체장치.
- 제31항에 있어서,상기 절연장벽은 수지로 만들어지는 것을 특징으로 하는 반도체장치.
- 제30항에 있어서,절연물질로 만들어져 상기 반도체 칩의 상기 패드 실장면에 형성되는 보호층을 더 포함하는 것을 특징으로 하는 반도체장치.
- 삭제
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0034515A KR100367809B1 (ko) | 2000-06-22 | 2000-06-22 | 기판에 반도체 칩을 실장하는 방법 및 기판에 실장하기적합한 반도체장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0034515A KR100367809B1 (ko) | 2000-06-22 | 2000-06-22 | 기판에 반도체 칩을 실장하는 방법 및 기판에 실장하기적합한 반도체장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020001949A KR20020001949A (ko) | 2002-01-09 |
| KR100367809B1 true KR100367809B1 (ko) | 2003-01-10 |
Family
ID=37460367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0034515A KR100367809B1 (ko) | 2000-06-22 | 2000-06-22 | 기판에 반도체 칩을 실장하는 방법 및 기판에 실장하기적합한 반도체장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100367809B1 (ko) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06283570A (ja) * | 1993-10-12 | 1994-10-07 | Toshiba Corp | 半導体装置の製造方法 |
| JPH09148380A (ja) * | 1995-11-24 | 1997-06-06 | Sony Corp | 半導体装置 |
| US5763294A (en) * | 1997-05-15 | 1998-06-09 | Compeq Manufacturing Company Limited | Solid tape automated bonding packaging method |
| KR19990037092A (ko) * | 1997-10-14 | 1999-05-25 | 가네꼬 히사시 | 보호 구조를 갖는 반도체 디바이스 및 그 제조 방법 |
| KR20010009429A (ko) * | 1999-07-09 | 2001-02-05 | 윤종용 | 재배선 기판을 사용한 웨이퍼 레벨 칩 스케일 패키지 제조방법 |
-
2000
- 2000-06-22 KR KR10-2000-0034515A patent/KR100367809B1/ko not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06283570A (ja) * | 1993-10-12 | 1994-10-07 | Toshiba Corp | 半導体装置の製造方法 |
| JPH09148380A (ja) * | 1995-11-24 | 1997-06-06 | Sony Corp | 半導体装置 |
| US5763294A (en) * | 1997-05-15 | 1998-06-09 | Compeq Manufacturing Company Limited | Solid tape automated bonding packaging method |
| KR19990037092A (ko) * | 1997-10-14 | 1999-05-25 | 가네꼬 히사시 | 보호 구조를 갖는 반도체 디바이스 및 그 제조 방법 |
| KR20010009429A (ko) * | 1999-07-09 | 2001-02-05 | 윤종용 | 재배선 기판을 사용한 웨이퍼 레벨 칩 스케일 패키지 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020001949A (ko) | 2002-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3328643B2 (ja) | 半導体チップを基板に実装する方法及び基板への実装に適した半導体デバイス | |
| US6740352B2 (en) | Method for forming bonding pads | |
| US6915566B2 (en) | Method of fabricating flexible circuits for integrated circuit interconnections | |
| KR100771467B1 (ko) | 회로기판 및 그 제조방법 | |
| US6365974B1 (en) | Flex circuit substrate for an integrated circuit package | |
| JP2008300691A (ja) | 配線基板およびその製造方法 | |
| US6610558B2 (en) | Method for mounting a semiconductor chip on a substrate and semiconductor device adapted for mounting on a substrate | |
| TW201110280A (en) | Land grid array semiconductor device packages, assemblies including same, and methods of fabrication | |
| EP0434195A2 (en) | A semiconductor device package and a method of manufacture for making it | |
| US6316291B1 (en) | Method of fabricating a non-laminate carrier substrate utilizing a mold | |
| US5614443A (en) | Method of producing a frame made of connected semiconductor die mounting substrates | |
| KR100367809B1 (ko) | 기판에 반도체 칩을 실장하는 방법 및 기판에 실장하기적합한 반도체장치 | |
| US20090166892A1 (en) | Circuit board for semiconductor package having a reduced thickness, method for manufacturing the same, and semiconductor package having the same | |
| TWI419289B (zh) | 導線架及其製造方法 | |
| JP2009283733A (ja) | セラミック部品の製造方法 | |
| US20010012644A1 (en) | Method for mounting a semiconductor chip on a substrate, and semiconductor device adapted for mounting on a substrate | |
| AU742589B2 (en) | Method for mounting a semiconductor chip on a substrate, and semiconductor device adapted for mounting on substrate | |
| KR20170124769A (ko) | 전자 소자 모듈 및 그 제조 방법 | |
| EP1162654A1 (en) | Method for mounting a semiconductor chip on a substrate, and semiconductor device adapted for mounting on a substrate | |
| KR100914892B1 (ko) | 볼 그리드 어레이 패키지 및 그 제조방법 | |
| JPH08228066A (ja) | 電子部品搭載基板およびその製造方法 | |
| JP7490377B2 (ja) | 撮像素子パッケージ | |
| KR100420780B1 (ko) | 기판에 반도체 칩을 실장하기 위한 방법 및 기판의 실장에적합한 반도체 소자 | |
| JP3115802B2 (ja) | 半導体装置 | |
| JP2006128354A (ja) | 樹脂製中空パッケージとその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20091224 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |