KR100363053B1

KR100363053B1 - 편향보정파형발생기및비디오디스플레이시스템

Info

Publication number: KR100363053B1
Application number: KR1019960011734A
Authority: KR
Inventors: 바랫 조지 존
Original assignee: 톰슨 콘슈머 일렉트로닉스, 인코포레이티드
Priority date: 1995-04-21
Filing date: 1996-04-18
Publication date: 2003-03-06
Also published as: EP0739128B1; CN1147126C; JPH08340459A; US5648703A; JP3615619B2; EP0739128A3; DE69622459T2; DE69622459D1; EP0739128A2; CN1142724A; KR960039828A

Abstract

본 발명의 편향 파형 보정 신호 발생기는, 포물선형 신호 발생기(U1, Q100)와, 제1 톱니 파형 발생기(Q2, C2) 및 제2 톱니 파형 발생기(600)를 포함한다. 제1 수평 주파수 톱니 파형은 클리핑된 귀선 펄스에 의해 발생된다. 제1 톱니 파형 발생기(Q2, C2)는 적분 회로(U1, Q100)에 결합되어 포물선형 신호(P)를 발생하는 출력을 갖는다. 상기 톱니 파형 발생기(Q2, C2) 및 톱니 파형 적분기(Q1, Q100)는 상이한 지속 기간의 리셋 펄스에 의해 수평 레이트로 리셋된다. 리셋 펄스의 지속 기간이 서로 상이하기 때문에 비-포물선형의 구간을 갖는 포물선 신호(P)가 된다. 제어 루프(400)는 적분기에 결합되어 포물선 신호(P)에 응답하여 발생된 펄스(P)의 지속 기간을 측정 및 유지한다. 제어 전류(IT)는 펄스(PC) 지속 기간에 응답하여 발생되고 소정의 시간 간격으로 발생되는 포물선형의 신호(P)를 생성하기 위해 적분기(U1)의 입력에 결합된다. 펄스(PC)는 경사 및 사다리꼴 보정용 수평 레이트의 톱니 파형 신호(HSAW)를 발생하는 제2 톱니 파형 발생기(600)에 결합된다. 승산 회로(U2)는 제2 톱니 파형 신호(HSAW) 및 수직 레이트의 톱니 파형 신호(VSAW)의 승산에 의해 사다리꼴 보정 신호를 발생시킨다.

Description

편향 보정 파형 발생기 및 비디오 디스플레이 시스템

본 발명은 비디오 디스플레이 분야에 관한 것으로, 특히 음극선관(CRT) 디스플레이용 편향 파형 보정 신호의 발생 및 타이밍에 관한 것이다.

투사형 비디오 디스플레이에 있어서, 음극선관 디스플레이와 관련된 통상의 기하학적인 래스터 왜곡은 만곡된 오목형의 구면 형광체 디스플레이 표면과, 광 투사 경로의 고유의 배율을 갖는 CRT의 사용에 의해 악화될 수 있다. 만곡된 면판 CRT는 투사 경로 길이의 감소 및 광학적 이미지화의 단순화와 관련해서 이점을 제공할 수 있다. 그러나, 디스플레이된 이미지는 스크린상에 나타낸 3 개의 투사된 래스터를 구성하기 때문에, 다수의 보정 편향 파형이 전자 빔 편향과, 수상관의 면판 형상과, 광학적 디스플레이 경로와의 조합으로부터 발생되는 기하학적인 왜곡을 보상하는 것이 요구된다. 그래서, 대형 화면의 시청에 의해 부과되는 보다 엄격한 집속의 요구 조건을 만족시키기 위해서, 보정 파형은 특별한 형상을 결정하고, 안정적으로 발생되며, 정확하게 타이밍을 결정할 필요가 있다.

편향 보정 파형 발생기는 수평 귀선 펄스에 응답하여 포물선형 신호를 발생하는 수단과, 포물선형 신호와 수평 귀선 펄스의 사이에 소정의 수평 방향의 시간적 관계를 유지하도록 상기 발생 수단을 제어하는 수단과, 상기 제어 수단의 출력신호에 결합되어 그 출력 신호에 응답해서 상기 수평 귀선 펄스에 대하여 소정의 수평 방향의 위상을 갖는 톱니 파형 신호를 발생하며, 보정 편향 전류를 제공하도록 결합하는 톱니 파형 신호 발생기를 포함한다.

제1A도에는 음극선관 투사를 사용하는 비디오 디스플레이가 도시된다. 3 개의 음극선관은 스크린상에 1 개의 래스터를 형성하도록 CRT 형광체 디스플레이 표면으로부터 이미지를 투사하기 위해 기계적으로 배치되고, 광학적으로 접속된다. 각 CRT는 그 CRT 자체에 결합된 칼라 신호에 적절한 단색의 칼라 래스터를 디스플레이한다. 칼라 신호는 디스플레이 신호의 입력 신호로부터 유도된다. 예를 들어, 녹색의 래스터를 디스플레이하는 중심의 CRT는 래스터 중심이 스크린과 수직이 되도록 배치된다. 나머지 2 개의 음극선관은 중심의 음극선관 위치와는 대칭적으로 배치되고, 그 결과 이들 래스터의 수직 부분만이 스크린 상에 직각으로 투사된다. 그래서, 제1A도의 매우 간략화된 장치에 있어서, 외부로 디스플레이된 래스터는 전자빔 주사로부터 발생되는 다른 기하학적인 왜곡에 부가하여 사다리꼴 기하학적 왜곡을 받게 된다. 제1A도에 도시된 음극선관은 만곡된 오목형의 구면 형광체 디스플레이 표면을 갖는다. 따라서, 스크린상에 일치하는 3 개의 래스터에 의해 구성된 투사 이미지는 전자빔 편향과, 수상관의 면판 형상과, 광학적 디스플레이 경로로부터의 조합으로부터 발생되는 기하학적인 왜곡을 보상하기 위해 보정 편향 파형을 필요로 한다.

다양한 형태의 기하학적인 왜곡은 전자빔 주사로부터 발생된다. 예를 들어, 제1B도에는 상/하(North/South)의 사다리꼴 왜곡으로서 공지된 수직 주사 방향으로의 기하학적인 왜곡을 도시하고 있다. 상기와 같은 형태의 왜곡이 있는 경우, 제1B도에 도시된 바와 같이, 라인 주사 구조의 부정확한 위치 결정을 발생시키기 때문에, 수직 방향의 주사 속도는 수평 방향의 레이트의 톱니 파형 신호에 의해 변조되는 것이 고려될 수 있다. 점선으로 표시된 라인 CORR은 상기 왜곡을 제거하기 위해 요구되는 보정 효과를 도시한다. 보정 효과는 래스터의 에지에서 동일한 보정 효과를 발생시키기 위해서 디스플레이의 중심선 부근에서 선회시킬 필요가 있다.

제1D도에는 주사된 래스터 내에서 주사선의 위치가 경사지거나 또는 직선적으로 상향 또는 하향으로 기울어진 경사 왜곡을 도시하는 수평 라인 주사 구조의 유사한 왜곡이 도시되고 있다. 점선으로 표시된 라인 CORR은 경사 왜곡을 제거하기위해 요구되는 보정 효과를 도시하고 있다. 보정 효과는 래스터의 에지에서 동일 보정 효과를 발생시키기 위해 디스플레이의 중심선 부근에서 선회해야만 한다.

제1E도에는 디스플레이되고 기록되는 3 개의 칼라 래스터의 조합을 나타내는 편향 파형 보정의 바람직한 결과가 도시되고 있다. 제1E도에서, 각 래스터의 수평주사선의 수직 위치는 서로 공칭적으로 평행하도록 보정되고, 임의의 상이한 배치에러가 의사적인 착색된 에지의 형태 또는 집속 에러를 현저하게 제거하기 위해서는 최소한으로 억제되어야 한다. 상하의 사다리꼴 보정은 통상적으로 수직 레이트의 램프 신호로 변조된 수평 레이트의 톱니파 또는 램프 신호를 사용한다. 이상적으로 변조된 상/하의 사다리꼴 보정 파형은 제1C도에 수평 레이트로 도시되고, 래스터의 상부, 하부 및 중심에서의 보정 파형 형태를 도시한다. 제1C도에는 디스플레이 상에 나타난 바와 같은 변조 파형의 수평 톱니파 성분인 수평 방향 미스 타이밍 또는 위상 D가 도시되고 있다. 수평 방향의 미스 타이밍 또는 지연 D에 의해 사다리꼴 보정 효과의 바람직하지 않은 미스 센터링이 발생되고, 주변에서 보정이 서서히 부가되는 선회축의 지점 C는 C'로 이동시키게 된다. 또한, 지연 D의 다른 결과로서, 사다리꼴 보정 진폭의 불균형이 좌우의 래스터 에지의 사이에서 발생된다. 상기 보정 효과의 미스 센터링은 왜곡 형상을 효율적으로 변환하는 것으로 고려되는 오목형의 구면 디스플레이 표면에 의해 래스터의 에지를 향해 갈수록 더 악화된다. 그래서, 본 발명에 의하면, 지연 D의 영향을 보상하기 위해, 경사 및 사다리꼴 형상의 보정에 사용되는 수평 톱니파 성분은 사전에 진행된 수평 위상과 함께 발생된다.

제1A도에 있어서, 비디오 신호는 단자 A에 입력되고, 예컨대 음극선관(510, 530, 560)상의 디스플레이용의 적색, 녹색 및 청색과 같은 색성분을 비디오 신호로부터 추출하는 크로마 프로세서(30)에 결합된다. 3 개의 음극선관 디스플레이는 스크린(800) 상에 단독 이미지를 형성하도록 광학적으로 투사된다. 단자 A의 비디오 신호는 비디오 신호로부터 수평 레이트 동기 펄스(HS) 및 수직 레이트 동기 펄스(VS)를 유도하는 동기 펄스 분리기(10)에도 결합된다. 분리된 수평 동기 펄스(HS)는 위상 동기 루프(PLL) 수평 발진기 및 편향 증폭기(900)에 결합된다. 분리된 수직 동기 펄스(VS)는 수직 발진기 및 편향 증폭기(700)에 결합된다. 수평 PLL 발진기 및 편향 증폭기(900)는 병렬 접속된 3 개의 수평 편향 코일(RH, GH, GB)에 결합된다. 코일(RH)은 적색의 수평 편향 코일을 나타내고, 코일(GH, GB)은 녹색 및 청색의 수평 편향 코일을 각각 나타낸다. 이와 유사하게, 수직 발진기 및편향 증폭기(700)는 직렬 접속된 3 개의 수직 편향 코일에 결합되고, 코일(RV)은 적색의 수직 코일을 나타내고, 코일(GV, BV)은 녹색 및 청색의 코일을 각각 나타낸다.

편향 파형 보정은 예컨대 각 수상관의 네크에 배치된 각각의 수평 및 수직 보조 편향 코일에 결합된 보정 전류에 의해 제공된다. 각각 수평 및 수직 방향으로 편향하는 보조 편향 코일(RHC, RVC)은 적색의 CRT의 네크에 배치된다. 이와 유사하게, 녹색의 보조 편향 코일(GHC, GVC) 및 청색의 보조 편향 코일(BHC, BVC)은 각각 녹색과 청색의 CRT의 네크에 배치된다. 보조 편향 코일은 적색, 녹색 및 청색 채널을 각각 나타내는 수평 및 수직 보조 편향 증폭기(500/505, 520/525, 540/545)에 의해 구동된다. 적색 수평 보조 편향 증폭기(500)는 수평 보조 편향 코일(RHC)에 결합된 복합 보정 신호를 생성하는 가산기/드라이버 증폭기를 포함한다. 적색 수직 보조 편향 증폭기(505)는 동일하게 수직 보조 편향 코일(RVC)에 결합된 복합 보정 신호를 생성하는 가산기/드라이버 증폭기를 포함한다. 동일한 회로 구성이 녹색 및 청색 채널에 이용된다. 복합 보정 신호는 특정의 파형 형상을 갖는 신호의 선택의 가산과, 각각의 진폭 제어에 의해 발생된다. 펄스 및 파형 발생기(20)에 의해 생성되는 수평 보정 신호는 적색, 녹색 및 청색의 수평 보정 가산 증폭기(500, 520, 540)에 결합된다.

제2도에는 적색, 녹색 및 청색의 수직 보정 가산 증폭기(505, 525, 545)에 결합된 보정 신호를 생성하는 신규의 수직 보정 신호 발생기(50)가 상세히 도시되고 있다. 수직 보정 신호 발생기(50)는 수평 발진기 및 편향 증폭기(900)로부터 수평 귀선 신호 입력(HRT)을 수신하고, 펄스 및 파형 발생기(20)로부터 수직 레이트 톱니파 신호를 수신한다. 펄스 및 파형 발생기(20)는 수직 발진기 및 증폭기(700)로부터 수직 레이트 펄스(VRT)를 수신하고, 수평 편향 증폭기(900)로부터 수평 귀선 펄스(HRT)를 수신한다. 편향 구동 신호의 생성에 부가하여, 펄스 및 파형 발생기는 상/하의 방향으로의 편향을 위해 보정 파형을 제외한 다양한 편향 파형 보정 신호를 생성한다.

수평 귀선 펄스 신호(HRT)는 수평 레이트의 포물선형 신호를 형성하도록 적분된 제1 수평 레이트 램프 신호를 생성하기 위하여 클리핑되고, 사용된다. 포물선형 신호는 포물선 신호보다 큰 음의 첨점이 클리핑되는 수평 레이트의 틸드 성분과 함께 발생된다. 클리핑 동작에 의해, 적분기(U1)의 출력단에, 일정한 클리핑 간격을 유지하기 위하여 측정 및 제어되는 전류 제한 조건이 발생된다. 전류 제한 조건에 의해, 클리핑된 수평 귀선 펄스 Hzc에 약 4 μs(마이크로초) 선행하여 생성되는 수평 레이트 펄스(PC)가 유도된다. 펄스(PC)는 약 2 μs 만큼 지연되고, 제2 램프 또는 톱니파 발생기를 리셋하는데 사용된다. 그래서, 제2 수평 레이트 톱니파는 펄스 Hzc의 약 2 μs 이전에 발생하고, 경사 보정 입력을 보조 편향 증폭기(505, 525, 545)와, 각각의 수직 보정 코일(RVC, GVC 및 BVC)에 제공하도륵 결합된다. 초기의 톱니파는 수직 레이트 톱니파가 동일하게 공급된 승산기(U2)에 결합된다. 승산기(U2)로부터의 변조된 출력은 기울기가 서서히 감소하고, 수직 톱니파의 중앙에서 0이 되며, 이어서 극성이 반전하고, 반대 기울기로 서서히 증가하는 연속적인 수평램프이다. 이와 같은 변조된 톱니파는 사다리꼴 보정 신호 입력을 보조 편향증폭기 및 보정 코일에 제공하도록 결합된다.

수평 귀선 펄스 신호(HRT)는 저항(R1)을 통하여 클리핑된 펄스 Hzc를 발생하는 것을 이점으로 하는 제너 다이오드 클리퍼(D1)의 캐소드에 결합된다. 수평 귀선 펄스(HRT)는 공칭적으로 22V 피크의 진폭을 갖지만, 상기 피크 펄스의 진폭의 형상과 수평 방향의 위상은 제4B도의 파형에 도시된 바와 같이, 디스플레이되는 이미지의 비디오 내용에 의해 변조된다. 이러한 귀선 펄스 변조로 인해 보정 신호의 수평 편향에 대한 의사적인 바람직하지 않은 수평 위상 변조를 발생시킨다. 유리한 제너다이오드 클리퍼는 수평 PLL 발진기가 동기화되는 귀선 펄스 진폭값에 대응하는 항복 전압을 갖도록 선택된다. 클리핑된 펄스 Hzc 및 유도된 보정 파형은 수평 PLL과 동일한 파형점 또는 진폭에서 귀선 펄스로부터 유도되기 때문에, 편향과 보정 신호 사이의 바람직하지 않은 위상 변조는 본질적으로 제거된다. 수평 PLL은 공칭 6.8V의 귀선 펄스의 진폭으로 동기화되기 때문에, 클리핑 제너 다이오드(D1)는 6.8V의 항복 전압을 갖도록 선택된다. 그래서, 전원 부하와, 비디오 의존성의 진폭 및 펄스형 변화를 포함하는 공칭적으로 22V의 귀선 펄스(HRT)는 제너 다이오드(D1)의 클리핑 동작에 의해 바람직하게 제거된다. 제너 다이오드는 7.4V의 피크 피크의 공칭펄스 진폭을 생성하고, + 6.8V와 - 0.7V를 가산한 반대의 조건을 나타내고 있다. 제너 다이오드 클리퍼(D1)의 사용에 의해, 비디오 신호와, 빔 전류와 관련된 귀선 펄스의 형상 및 진폭의 변화가 현저하게 제거되는 이점이 있다. 그래서, 보정 파형의 바람직하지 않은 수평 위상 변조가 현저하게 제거된다. 제너 다이오드 클리핑에 의한 다른 이점은 미분 이전에 발생되는 것이 허용된 경우에 리셋 펄스의 타이밍및 폭의 변화를 발생시킬 가능성이 있는 귀선 펄스 형상, 상승 시간 및 진폭의 변화를 제거하는 것이다. 리셋 펄스는 동일 극성으로 미분된 펄스의 에지로부터 발생된다. 또한, 리셋 펄스는 귀선 펄스(HRT)의 지속 기간의 반보다 긴 지속 기간 또는 폭을 가질 수 있고, 이것은 리셋 펄스가 클리핑이 없이 펄스(HRT)로부터 직접 미분된 경우에는 얻을 수 없다.

다이오드(D1)의 캐소드에서 클리핑된 귀선 펄스 Hzc는 직렬 접속된 저항(R2, R3)에 대해 접속된 커패시터(C1)로 이루어진 직렬 회로망에 결합된다. 저항(R3)은 접지에 접속되고, 저항 R2 및 R3의 접합부는 트랜지스터(Q1)의 베이스에 접속된다. 직렬 접속된 회로망의 시정수는 클리핑된 귀선 펄스가 미분되고, 트랜지스터(Q1)의 베이스에 인가되도록 결정된다. 트랜지스터(Q1)의 에미터 단자는 접지에 접속되고, 콜렉터 단자는 저항(R4)를 통하여 커패시터(C2)에 접속된다. 트랜지스터(Q2)의 에미터 단자는 저항(R5)을 경유하여 +12V 전원에 접속되고, 콜렉터는 커패시터(C2)와, 저항(R4)과, 트랜지스터(Q3)의 베이스와의 접합부에 접속된다. 트랜지스터(Q3)는 콜렉터 단자가 접지되고, 에미터 단자가 저항(R6)을 통하여 +12V 전원에 접속된 에미터 폴로워와 같이 기능한다. 트랜지스터(Q2)는 전류의 크기가 에미터와 베이스 단자 사이에 인가된 전위에 의해 제어되는 정전류원이다. 트랜지스터(Q2)의 콜렉터 전류는 공칭적으로 증분적 직선형의 제1 램프를 발생하는 커패시터(C2)를 +12V 까지 충전한다. 클리핑된 귀선 펄스의 미분된 양의 에지는 트랜지스터(Q1)의 베이스에 인가되고, 대략 8 μs 동안에 포화시키게 된다. 그래서, 커패시터(C2)의 양단에 형성된 램프 전압은 트랜지스터(Q1) 및 저항(R4)을 통해서 방전된다. 램프를 형성하는 커패시터(C2)의 방전 시정수는 지수 함수 형태의 전압 방전 램프를 발생하도록 선택된 저항(R4)에 의해 저항(R4)에 의해 거의 결정된다. 수평 레이트로 형성된 제1 램프 신호(Rp)는 에미터 폴로워(Q3)를 통하여 적분 증폭기(U1)의 반전 입력에 결합된 직결 접속된 커패시터(C3) 및 저항(R7)에 접속된다. 증폭기(U1)는 저항(R9)을 통하여 +12V 전원으로부터 전력 공급되고, 저항(R9)을 통하여 -12V 전원으로부터 전력 공급된다. 증폭기(U1)의 비반전 입력은 접지되고 있다.

회로(100)는 바람직하게는 수평 레이트 적분기 및 리셋 펄스 발생기이다. 클리핑된 귀선 펄스 Hzc는 직렬 접속된 한 쌍의 저항(R100, R101)에 접속되는 커패시터(C100)를 포함하는 직렬 접속된 회로망에 접속된다. 저항(R101)은 접지되고, 저항의 접합부는 트랜지스터(Q100)의 베이스에 접속된다. 직렬 접속전 회로망의 시정수는 클리핑된 귀선 펄스를 적분기 리셋 펄스(IR)를 발생하는 5 μs 동안에 트랜지스터(Q100)를 포화시키는 양의 에지로 미분한다. 트랜지스터(Q100)의 에미터 단자는 증폭기(U1)의 출력에 접속된 저항(R102)에 접속되고, 콜렉터 단자는 증폭기(U1)의 반전 입력에 전속된다. 그래서, 트랜지스터(Q100)는 저항(R102)을 통하여 집적회로(U1)에 의해 형성되는 적분기의 적분 커패시터(C2)를 방전 또는 리셋한다. 저항(R102)와 적분 커패시터(C101)의 방전 시정수는 짧고, 대략 0.5 μs 이기 때문에, 적분 커패시터(C101)는 급속도로 방전되고, 나머지 도통 시간 동안 리셋 상태를 유지한다.

제1 램프 신호는 커패시터(C3) 및 저항(R7)을 통하여 증폭기(U1)의 반전 입력에 결합된다. 증폭기(U1)의 출력 단자는 적분 커패시터(C101)를 통하여 반전 입력에 접속되기 때문에, 제1 램프 신호의 적분이 행해지고, 일반적으로 포물선형 출력 신호(P)를 생성한다. 적분기(U1)의 출력 신호(P)는 회로(200)에 의해 바람직하게 형성된 클리퍼 또는 능동 클램프에 접속된다. 포물선형 보정 신호(P)는 트랜지스터(Q200)의 에미터 단자에 접속된다. 트랜지스터(Q200)의 콜렉터는 접지에 접속되고, 베이스는 트랜지스터(Q201)의 베이스에 접속된다. 트랜지스터(Q201)의 베이스 및 콜렉터 단자는 상호 접속되고, 에미터는 접지된다. 그래서, 트랜지스터(Q201)는 클리퍼 트랜지스터(Q200)의 베이스 에미터간 전압 V_be를 정확히 결정하는 순방향 바이어스 전압 기준 다이오드로서 기능한다. 트랜지스터(Q201)의 베이스와 콜렉터 단자의 접합부는 콜렉터 전류를 약 거의 1 mA로 제한하는 저항(R200)을 통하여 +12V 전원에 결합된다. 트랜지스터(Q201)의 전류 이득(예컨대, 100)은 약 10 μA의 베이스 전류를 설정한다. 트랜지스터(Q201)의 베이스와 콜렉터 단자의 접속에 의해서 10 μA의 베이스 전류에 의해 설정된 베이스/콜렉터로부터의 약 0.5V의 전위가 얻어진다. 트랜지스터(Q201)의 양단에 발생된 0.5V는 트랜지스터(Q200)의 베이스에 접속되고 있기 때문에 트랜지스터(Q200)의 에미터에 온도 안정성의 클램핑 전위가 설정된다.

적분 증폭기(U1), 예컨대 TL082형 집적 회로의 출력 단자는 트랜지스터(Q200)의 에미터에 접속된다. 증폭기(U1)는 약 +/- 25mA의 내부 전류 제한을 가지고 있기 때문에, 클램프 내에 트랜지스터(Q200)에 의해 도통되는 최대 전류가 결정된다. 예컨대, 트랜지스터(Q200)가 전류 이득 100을 갖는 경우, 클램핑내에 약 0.6V의 Vbe에서 약 250 μA의 베이스 전류가 생성된다. 트랜지스터(Q200, Q201)의 에미터로부터 베이스로의 전압은 서로 결합되고, 온도와 함께 이동하기 때문에, 약 -100mV의 클램핑 전위가 트랜지스터(Q200)의 에미터에 설정된다. 그래서, 적분기(U1)의 출력 단자에서의 음의 신호 편위는 트랜지스터(Q200)의 에미터의 클램핑 동작에 의해 약 -100mV로 제한된다.

바람직한 펄스폭 제어 회로(400)는 적분 증폭기(U1)의 반전 입력에 접속되는 직류 전류를 생성시킨다. 집적 회로(U1)에 의한 상기 직류 전류의 적분에 의해, 수평 레이트의 틸트 또는 램프 성분은 수평 레이트 포물선 신호(P)에 가산된다. 적분증폭기(U1)의 반전 입력은 저항(R409)을 통하여 바람직한 펄스폭 제어 회로(400)에 접속된다. 저항(R409)을 통하여 접속된 직류 전류는 양 및 음의 12V 전원으로부터 유도되는 분할된 전위에 관한 펄스폭 측정에 의해 유도된다. 바람직한 회로(200)에대해 설명된 바와 같이, 포물선 신호(P)의 음의 편위는 회로(200)에 의해 -100mV로 클램핑된다. 회로(200)의 클램핑 동작은 적분 증폭기(U1)의 출력 회로로부터의 전류를 감소시키기 때문에, 집적 회로 내의 전류 리미터에 기인한 전류 제한을 얻게된다. 집적 회로(U1)의 출력 회로는 클램핑된 음의 신호 편위 기간 중에 전류 제한된 상태를 유지한다. 적분 증폭기(U1) 내의 전류 제한 상태는 -12V 전원에 의해 공급된 전류를 감시함으로써 관찰될 수 있다. 클리핑의 온셋시에, 예컨대 전류는 제한치까지 증가하고 클리핑 지속 기간 동안에 제한치를 유지할 것이다. -12V 전원은 저항(R8)을 통하여 접속되기 때문에, 전원 전류의 제한치 까지의 시각에 의해 전원 저항(R8)의 양단의 전압 강하로 인해 전압의 스텝 또는 펄스를 얻는다. 그래서, 집적 회로(U1)의 전류 제한은 저항(R8)과 집적 회로(U1)와의 접합부에서 회로(200)의 클램핑 동작의 간격과 동일한 간격을 갖는 양의 펄스(PC)를 생성한다. 펄스(PC)는 직렬 접속된 저항(R401, R402)에 결합된다, 저항(R402)은 -12V 전원에 접속되고, 저항기의 접합부는 트랜지스터(Q400)의 베이스 단자에 접속된 분압기를 형성한다. 트랜지스터(Q400)는 -12V 전원에 접속된 에미터 단자와 함께, 포화 스위치로서 기능한다. 트랜지스터(Q400)의 콜렉터 단자는 저항(R404)을 통하여 +12V 전원에 접속된다. 또한, 트랜지스터(Q400)의 콜렉터는 직렬 접속된 저항(R403)과, 분로 접속된 커패시터(C400)에 의해 형성된 저역 통과 필터에 접속된다. 커패시터(C400)는 에미터 결합된 증폭기 트랜지스터(Q401)의 베이스 단자에 접속된 접합부와, +12V 전원에 접속된다. 트랜지스터(Q401)의 콜렉터 단자는 접지되고, 에미터는 저항(R405)을 통하여 +12V 전원에 접속된다. 트랜지스터(Q401)의 에미터는 저항(R406)을 통하여 트랜지스터(Q402)의 에미러 단자에 결합된다. 트랜지스터(Q401, Q402)는 트랜지스터(Q402) 에미터의 저항(R406)에 의해 발생된 이득의 저하 또는 루프 댐핑을 수반하는 차동 증폭기인 것으로 고려된다. 트랜지스터(Q402)의 베이스는 양 및 음의 12V 전원 사이에 결합된 분압기를 형성하는 저항(R407, R408)의 접합부에 접속된다. 저항(R408)은 -12V 전원에 접속되고, 저항(R407)은 +12V 전원에 접속된다. 트랜지스터(Q402)의 콜렉터 단자는 커패시터(C401)에 의해 접지에 감합 결합되고, 저항(R409)을 통하여 적분 증폭기(U1)의 반전 입력에 접속된다.

저항(R8)의 양의 펄스(PC)는 트랜지스터(Q400)에 의해 증폭되고 반전된다. 반전된 콜렉터 펄스는 DC 전압(VPC)을 생성하기 때문에 저항(R403) 및커패시터(C400)에 의해 저역 통과 필터링 또는 적분된다. 저역 통과된 DC 전압(VPC)은 펄스(PC)의 폭에 비례하여 변화하는 진폭을 갖는다. 전압(VPC)는 트랜지스터(Q401, Q402)에 의해 형성된 차동 증폭기에 결합되고, 분압 저항(R407, R408)에 의해 발생된 기준 DC 전압과 비교된다. 분압기는 적분기를 공급하는 전원과, 관련된 회로와의 사이에 결합되기 때문에, 어떠한 전원의 변화에 의해 기준 전위의 변화와, 펄스폭의 보상적인 보정을 행한다. 분압기의 저항(R407, R408)은 펄스(PC)폭의 정밀도를 개선하기 위해서, 예컨대 2%보다 엄격한 공칭적인 값으로 형성된다, 분압기는 양 및 음의 12V 전원 사이에 존재하는 전압의 11/63.5의 비율로 일치하는 기준 전압을 발생시킨다. 11/63.5의 비율은 펄스(PC)의 폭 또는 간격을 수평 주기의 이율로서 나타낸다. 그래서, 전압(VPC)의 변화는 소망의 펄스 기간을 나타내는 기준 전압과 비교되고, 보정 전류를 트랜지스터(Q402)로 흐르게 한다. 보정 전류(IT)는 증폭기(U1)의 반전 입력에서의 바이어스 전류를 변화시키기 때문에, 저항(R409)을 통하여 접속된다. 저항(R408)에 의해 유입되는 보정 DC 바이어스 전류(IT)의 적분된 영향에 의해 증폭기(U1)의 출력 신호가 전류(IT)에 비례하는 경사를 갖는 낮은 램프에 중첩된다. 그래서, 포물선 신호(P)는 기울어지게 되고, 상이한 DC 전위를 갖는 파형의 첨점이 유도되고, 그 결과로서, 음의 포물선 신호의 편위는 회로(200)에 의해 클램핑된다. 클램핑 동작에 의해, 보정 바이어스 전류(IT)에 응답하여 제어되는 폭 또는 간격을 갖는 전류 제한 펄스(PC)를 발생시킨다. 적분 증폭기(U1)는 펄스(Hzc)의 상승 에지와 동시에 리셋되기 때문에, 기울어진 포물선 신호(P)도 리셋된다. 따라서, 펄스(PC)의 하강 에지는 펄스(Hzc)의 상승 에지와일치한다. 바람직한 회로(400)는 전원 및 회로(200)의 클램핑 전압의 변화를 보정하기 위해 상승 에지 타이밍을 변화시킴으로써, 펄스(PC)의 폭을 제어한다.

펄스(PC)는 클리핑된 수평 귀선 펄스(Hzc)보다 약 4 μs 만큼 선행하여 발생되고, 제2 램프 발생기(600)를 설정하도록 접속된다. 램프 또는 톱니 파형 발생기(600)는 경사 및 상/하의 사다리꼴 보정을 위해 초기에 또는 수평 방향으로 선행된 톱니 파형 신호를 발생시킨다. 펄스(PC)는 커패시터(C601) 및 직렬 저항(R601)을 통하여 스위치 트랜지스터(Q601)의 베이스 단자에 직류 결합된다. 트랜지스터(Q601)의 베이스는 접지된 저항(R602)과, 양의 12V 전원에 접속된 저항(R603)의 접합부에 접촉된다. 커패시터(C603)는 트랜지스터(Q601)와 신호 접지의 사이에 접속된다. 트랜지스터(Q601)의 에미터는 접지되고, 콜렉터 단자는 커패시터(C604)와 전류원 트랜지스터(Q602)의 콜렉터 단자의 접합부에 결합된다. 톱니파는 커패시터(C604)의 양단에 발생된다. 트랜지스터(Q602)의 베이스는 분압기를 형성하는 저항(R604, R605)의 접합부에 접속되고, 저항(R604)는 접지되며, 저항(R605)은 양의 12V 전원에 접속된다. 감합 결합 커패시터(C602)는 트랜지스터(Q602)의 베이스와, 양의 12V 전원의 사이에 접속된다. 커패시터(C604)와 트랜지스터(Q601, Q602)의 콜렉터의 접합부는 에미터 폴로워 접속된 PNP 트랜지스터(Q603)의 베이스 단자에 접속된다. 트랜지스터(Q603)의 콜렉터 단자는 접지되고, 에미터는 NPN 트랜지스터(Q604)의 베이스 단자와, 양의 12V 전원에 접속된 저항(R604) 및 커패시터(C605)의 병렬 결합의 접합부에 결합된다. 트랜지스터(Q604)는 콜렉터 단자가 양의 12V 전원에 접속되고, 에미터 단자가 저항(R608)을 통하여접지된 에미터 폴로워로서 구성된다. 트랜지스터(Q604)의 에미터의 초기의 톱니 파형 신호는 경사 보정 신호 입력을 제공하도록 적색, 녹색 및 청색의 보조 편향 증폭기(505, 525, 545)에 접속된다. 초기의 톱니 파형 신호는 추가로 승산기(U2)에 접속되고, 사다리꼴 왜곡 보정용 출력 신호를 생성하기 위하여 수직 레이트 톱니 파형 신호에 의해 변조된다. 승산기(U2)로부터의 출력은 각각의 보조 편향 코일(RVC, GVC, BVC)에 필요로 되는 보정 전류를 발생시키는 보조 편향 증폭기(505, 525, 545)에 접속된다.

제3A도에는 각종 파형과, 수평 간격 동안에 도시되는 타이밍의 관계가 수평 귀선 펄스(HRT)의 개시를 기준으로 해서 도시하고 있다. 제3A도에 있어서 신호의 진폭은 예시를 위한 목적에 불과한 것이다. 귀선 펄스(HRT)는 예를 들어 수평 편향출력 변압기 상의 CRT의 히터 권선으로부터 유도되고, 약 22V의 펄스 진폭을 갖는다. 제3A도에 도시된 펄스는 약 12 μs의 공청 간격을 가지며, 다양한 로딩 기구에 의해 얻어지는 전형적인 형상, 폭 및 상승 시간의 변조가 없이 도시되고 있다. 파형(Rp)은 제2도의 트랜지스터(Q2)의 콜렉터에서 발생하는 수평 레이트 램프(Rp)를 나타낸다. 램프(Rp)는 직선적으로 상승하는 램프로 도시되고 있다. 그러나, 방전저항(R4)의 동작으로부터 발생되는 지수 함수적인 리셋 주기가 도시된다. 형성된 포물선형 신호는 제2도의 집적 회로(U1)의 출력에서 생성된 파형(P)에 의해 도시되고 있다. 특정의 포물선형 신호의 개시 및 종료 시간은 제3B도의 파형에 의해 보다 정확히 도시되고 있다. 그러나, 수평 귀선 펄스(HRT)에 대하여 선행된 포물선형 신호의 수평 위상은 편향 보정 신호 경로에 존재하는 지연의 영향을 보정하기 위해 필요하게 되는 바람직한 위상 진행의 예를 도시하고 있다. 그래서, 수평 방향으로 중심을 결정하고, 디스플레이되는 이미지의 중심선 부근에서 선회하는 보정의 효과를 얻게 되는 편향 보정 파형이 발생되는 이점이 있다.

제3B도의 파형은 바람직한 보정의 파형 타이밍을 발생하기 위해 사용되는 다양한 파형의 수평 위상 조정이 도시되고 있다. 보정 파형(P)은 공칭적으로 포물선 형상을 하더라도, 특정의 래스터 위치에서 특정의 보정을 발생시키는 다양하게 부가적인 파형으로 이루어진다. 또한, 제3B도의 파형에는 좌우의 래스터 양측의 디스플레이 중에 발생된 다양한 파형에 대한 수평 귀선 펄스(HRT)의 시점 t0에서의 위상 조정이 도시되고 있다. t0과 t3 사이의 시점 RHS에서, 래스터의 우측이 디스플레이되고, 보정 파형(P)은 클램핑 동작 회로(200)에 의해 형성된다. 바람직한 클램프 회로(200)는 음의 첨점 또는 피크를 제한하고, 이것에 의해 시점 t0와 t3 사이에서, 예컨대 4 μs에 걸쳐서 0의 보정 파형 진폭을 얻게 된다. 전류 제한 펄스(PS)는 시점 RHS, 즉 t0과 t3 사이에서 발생하는 것이 도시된다. 적분기 리셋 펄스(IR)는 적분 기간을 종료시키고, 포물선의 발생을 종료시키기 때문에, 펄스(PC)의 하강 에지는 적분기 리셋 펄스(IR)와 동시에 발생한다. 파형(P)의 수평 타이밍의 어떤 불안정성은 펄스폭을 변화시키도록 펄스(PC)의 에지의 이동에 의해 표시되고 있다. 비록 파형(P)이 래스터의 우측이 디스플레이될 때, 시점 RHS에서 0으로 감소되지만, 각각의 편향 코일 내의 실제의 변조된 전류(ICOR)는 지연되지만은 않고 상승/하강 시간이 저하된다. 그래서, 시점 t3에서의 파형(P)의 명백히 급격한 파형의 불연속성은 평활화되거나 또는 0 보정치를 향하여 나팔꽃 모양으로 멀려진다. 보정 파형 발생의 수평 위상 조정 또는 개시점 t1은 적분기 리셋 펄스(IR)에 의해 결정된다. 펄스(IR)가 시점 t1에서 종료할 때, 커패시터(C101)는 보정 파형 신호(P)의 발생을 적분 및 개시를 가능하게 한다. 시점 t1과 t2 사이의 LHS에서, 래스터의 좌측이 디스플레이되고 보정 파형(P)은 시점 t1과 t2 사이에 발생하는 지수 함수적인 파형(EXP)의 적분에 의해 형성된다. 지수 함수적인 형상은 저항(R4)을 통하여 커패시터(C2)의 방전에 의해 생성된다. 시간 LHS 내에 보정 파형(P)은 램프 신호(Rp)의 지수 함수 모양의 방전 부분의 적분에 의해 얻어지는 형상을 갖는다. 시점 t2에서, 램프 리셋 펄스(RR)는 종료하고, 지수 함수적인 방전은 중지되며, 직선형의 램프의 발생이 개시된다. 그래서, 시점 t2와 t3의 사이의 트랙 기간에 걸쳐서, 램프(Rp)는 적분되고, 보정 파형(P)의 포물선형 성분이 발생된다.

제4도에서, 파형(A)에는 제3B도에 도시된 다양한 파형의 수평 위상 조정의 파형이 도시되고, (A)에 도시된 파형은 보정 신호(HSAW)로서 경사 및 사다리꼴 보정을 제공하기 위해 바람직한 초기 신호(Rs)를 발생시키는데 사용된다. 파형(A)에 있어서, 수평 타이밍은 귀선 펄스 내에서 발생되고, 귀선 펄스의 6.8V의 진폭값 사이에서 발생되는 시간 간격(Hzc)과 일치하는 폭을 갖는 귀선 펄스(Hzc)의 상승 에지를 시점 t0로서 도시되고 있다. 펄스(PC)의 상승 에지는 시점 t1에 도시되고, 펄스(Hzc)에 대하여 약 4 μs만큼 선행 또는 수평 방향으로 진행되고 있다. 전술한 바와 같이, 펄스(PC)는 클리핑된 귀선 펄스(Hzc)의 상승 에지와 동일하게 종료한다. 펄스(PC)는 램프 리셋 트랜지스터(Q601)의 베이스에 교류 결합되고 있지만, 저항(R601)과 분로 커패시터(C603)의 동작에 의해 지연된다. 저항(R601)과커패시터(C603)의 적분의 영향에 의해, 펄스(PC)의 상승 에지에 약 2.5 μs의 지연이 발생되고, 이러한 지연은 트랜지스터(Q601)의 베이스에서 생성하는 파형(Qb)으로 도시되고 있다. 그래서, 지연된 펄스(PC)는 시점 t2에서 램프 형성 커패시터(C604)를 방전하는 트팬지스터(Q601)를 포화시킨다. 지연된 펄스(PC)의 종료에 의해, 트랜지스터(Q601)는 커패시터(C604)가 트랜지스터(Q602)의 콜렉터 전류에 의해 충전되도록 턴오프한다.

디스플레이의 전력 상승 중에, 제2도에 도시된 양호한 펄스폭 제어 회로는 안정되고, 또한, 수평 방향으로 앞에 선행된 펄스(PC)의 발생 전에 안정화하는 시간이 필요하게 된다. 전원 사이클을 발생시키는 높은 분산 상태를 취하는 수직 편향 보정 증폭기의 가능성을 회피하기 위해서, 펄스(PC)가 트랜지스터(Q601)에 결합될 때까지 초기의 램프 발생기(600)는 동작을 금지시킨다. 초기의 램프 발생은 트랜지스터(Q601)의 베이스를 양의 전원에 결합하는 풀-업 저항(R603)을 통하여 트랜지스터(Q601)를 포화 상태로 유지하는 것에 의해 억제된다. 펄스(PC)가 발생될 때, AC 결합에 의한 평균치는 양의 풀업 전류를 상회하는 것이 충분히 보증되고, 트랜지스터(Q601)는 펄스(PC)의 양의 간격 동안에만 턴온된다. 그래서, 전력의 상승 중에, 초기의 램프 발생은 억제되고, 바람직하지 않은 전원 사이클링은 피할 수 있게된다.

초기의 수평 레이트 톱니파 신호(Hsaw)는 상/하의 핀쿠션(pincushion) 보정을 발생시키는 포물선 신호 제어 루프에 의해 발생되고, 타이밍이 수평적으로 결정된다. 초기의 수평 레이트 톱니파 신호 발생기는 편향 증폭기 및 보조 코일에 의해지연될 때, 디스플레이의 중심에 맞추어진 보정 효과를 생성하는 보정의 신호 성분을 제공한다. 그래서, 상/하의 경사 및 사다리꼴 보정은 대칭적으로 배치되고, 디스플레이의 중심 부근에 피봇축이 있다. 따라서, 보다 높은 집중 정밀도가 실현되고, 안정적으로 유지되기 때문에, 보다 고화질의 이미지 디스플레이가 가능하게 된다.

제1A도는 본 발명의 특징을 포함하는 CRT 투사 디스플레이의 간략화된 블록도이고, 제1B도 내지 제1E도는 각종의 기하학적인 왜곡을 나타낸 래스터를 도시하는 도면.

제2도는 제1도의 본 발명의 특징을 도시하는 장치의 개략도.

제3도는 본 발명의 다양한 파형을 도시한 도면.

제4도는 수평 귀선 소거 기간 부근에서 발생하는 제3도의 파형을 도시한 도면.

<도면의 주요 부분에 대한 부호의 설명>

10 : 동기 펄스 분리기

20 : 펄스 및 파형 발생기

30 : 크로마 프로세서

50 : 수직 보정 신호 발생기

500, 520, 540 : 수평 보조 편향 증폭기

505, 525, 545 : 수직 보조 편향 증폭기

700 : 수직 발진기 및 편향 증폭기

900 : 수평 PLL 발진기 및 편향 증폭기

U1 : 적분기

U2 : 승산기

Claims

수평 귀선 펄스(HRT)에 응답하여 포물선형 신호(P)를 발생하는 수단(U1, Q100)과,

상기 포물선형 신호(P)와 상기 수평 귀선 펄스(HRT)의 사이에 소정의 수평 방향의 시간적 관게를 유지하도록 상기 발생 수단(U1, Q100)을 제어하는 수단(400)과;

상기 제어 수단(400)의 출력 신호(PC)에 결합되고, 상기 출력 신호(PC)에 응답하여, 상기 수평 귀선 펄스(HRT)에 대하여 소정의 수평 방향의 위상을 갖는 톱니 파형 신호(HSAW)를 발생하며, 보정 편향 전류(I_COR)를 제공하도록 결합하는 톱니 파형 신호 발생기(600)

를 포함하는 것을 특징으로 하는 편향 보정 파형 발생기.
제1항에 있어서,

상기 제어 수단(400)은 상기 수평 귀선 펄스(HRT)의 상승 에지와 일치하여 종료하는 수평 레이트 펄스 신호(PC)의 폭에 응답하여 상기 포물선형 신호(P) 지속 기간을 제어하는 것인 편향 보정 파형 발생기.
제1항에 있어서,

상기 톱니 파형 신호(HSAW)는 상기 수평 귀선 펄스(HRT)에 대하여 선행된 수평 방향의 위상을 갖는 것인 편향 보정 파형 발생기.
제1항에 있어서,

상기 톱니 파형 신호(HSAW)는 상기 제어 수단(400)에 응답하여 제어되는 선행된 수평 방향의 위상을 갖는 것인 편향 보정 파형 발생기.
제1항에 있어서,

상기 톱니 파형 신호는 승산기에 결합되어 수직 주파수 톱니 파형 신호에 의해 승산하며, 상기 승산기로부터의 출력 신호는 사다리꼴 왜곡 보정을 제공하도록 결합되는 것인 편향 보정 파형 발생기.
제1항에 있어서,

선행된 수평 방향의 위상은 상기 보정 편향 전류의 보정 효과가 디스플레이래스터 상에서 중심이 결정되는 것인 편향 보정 파형 발생기.
제5항에 있어서,

상기 포물선형 신호, 상기 톱니 파형 신호 및 상기 승산기 출력 신호는 상기 보정 편향 전류의 보정 효과가 디스플레이 래스터 상에서 수평 방향으로 중심이 결정되도록 선행된 수평 방향의 위상을 갖는 것인 편향 보정 파형 발생기.
상/하의 기하학적인 왜곡을 갖는 래스터를 디스플레이하는 음극선관(510, 530, 560)과;

상기 음극선관(510, 550, 560)에 장착되어, 상긴 래스터 왜곡을 보정하는 편향 보정 코일(RVC, 6VC, BVC)과;

상기 코일에 결합되어, 상기 코일에 래스터 보정 전류(I_COR)를 발생하는 편향증폭기(505, 525, 545)와;

상기 편향 증폭기(505, 525, 545)에 결합되고, 귀선 펄스(HRT)에 응답하여, 래스터 보정 신호(SKEW, TRAP)의 보정 효과가 상기 음극선관(510, 530, 560)상에서 수평 방향으로 중심이 결정되도록 상기 귀선 펄스(HRT)에 대하여 제어 가능하게 선행된 수형 방향의 타이밍을 갖는 래스터 보정 신호(SKEW, TRAP)를 발생하는 수단(100, 200, 400, 600)

을 포함하는 것을 특징으로 하는 비디오 디스플레이 시스템.
제8항에 있어서,

상기 래스터 보정 신호(SKEW, TRAP)는 수평 주파수 톱니 파형 신호(HSAW)를 포함하고, 상기 수평 주파수 톱니 파형 신호(HSAW)의 진폭은 수직 주파수 톱니 파형 신호(VSAW)에 의해 변조되는 것인 비디오 디스플레이 시스템.