KR100360158B1

KR100360158B1 - 트리밍회로

Info

Publication number: KR100360158B1
Application number: KR1019990037318A
Authority: KR
Inventors: 도바시노리아키; 차널즈지슬로우
Original assignee: 가부시끼가이샤 도시바
Priority date: 1998-09-18
Filing date: 1999-09-03
Publication date: 2002-11-04
Also published as: KR20000022901A; JP2000101390A; TW419887B; US6344780B1

Abstract

본 발명은, 경로마다 정확한 임피던스비를 설정할 수 있고, 필터회로에 적용한 경우에는 피크(peak)변동을 초래하지 않고 정확한 트리밍(trimming)을 행하는 것이 가능한 트리밍회로를 제공한다.

이를 위해 본 발명에 있어서는, 복수의 분기경로를 갖추고, 각 분기경로에는 적어도 스위치소자(SW) 및 임피던스소자(C)의 직렬회로로 이루어진 트리밍부를 구비하고 있으며, 각 분기경로의 트리밍부에서의 스위치의 온저항과 임피던스소자의 합성 임피던스가 소정의 관계로 되도록 설정된다. 이에 따라, 필터 등에 응용한 경우, 피크레벨의 변동을 초래하는 일없이 정확한 트리밍이 가능하게 된다.

Description

트리밍회로 {A TRIMMING CIRCUIT DEVICE}

본 발명은 트리밍회로(trimming circuit)에 관한 것으로, 특히 능동필터(act ive filter) 등의 주파수 조정용으로 이용되는 트리밍회로에 관한 것이다.

능동필터는 능동소자를 주요소로 하여 전체적으로 필터작용을 행하는 회로로, 통상 연산증폭기, 저항(R), 용량(C)으로 구성되고, 그 주파수특성은 RC소자의 값에 의해 결정된다.

그렇지만, 반도체 제조공정상의 오차로 인하여 이들 저항 및 용량을 구성하는 층의 폭, 막두께, 불순물농도가 변동하여 R 및 C의 값에 오차를 발생시키기 쉽다.

이 때문에, 소자값의 오차가 생기는 것을 전제로 하여, 회로로서의 주파수특성의 변동을 조정할 목적으로 R 또는 C를 트리밍하는 것이 행해지고 있다. 종래, 이 트리밍은 스위치를 이용해 조정용의 경로를 절환(切換)하여 소자의 값을 미세조정하도록 하고 있다.

도 7은 종래의 능동필터의 예를 나타낸 회로도로, 2차 다중귀환 저역통과필터의 일례를 나타낸 것이다.

입력단자(IN)와 연산증폭기(OP)의 반전입력단자간에는 저항(R1, R2)의 직렬회로가 접속되고, 이 저항(R1, R2)의 접속중점과 접지 사이에는 용량(C1)이 접속되어 있다. 또, 출력단자(OUT)와 반전입력단자간에는 용량(C2)이, 출력단자(OUT)와저항(R1, R2)의 접속중점간에는 저항(R3)이 각각 접속되어 있다.

이러한 능동필터에서의 주파수특성(fc)은,

[수 1]

로 표시된다. 따라서, 이들 각 저항 혹은 각 용량의 적어도 하나를 조정함으로써 주파수특성을 조정할 수 있다.

다음으로, 트리밍을 행하기 위한 구체적인 수법에 대해 설명한다.

도 8은 용량, 예컨대 도 7에서의 C2를 조정하기 위한 트리밍회로의 회로도이다. 이 회로에서는, 기준저항(C)에 대해 1C, 2C, 4C, 8C의 4개의 용량을 각각 스위치(SW1~SW4)와 직렬접속한 것을 병렬로 접속한 것이다. 이러한 구성에 있어서, 이들 스위치(SW1~SW4)의 온(ON)상태를 조합시킴으로써 1C부터 15C까지의 용량을 1C 간격으로 조정할 수 있다.

그렇지만, 이 트리밍회로에서는 각 경로의 스위치에 같은 사이즈의 것을 이용하고 있고, 각 스위치는 같은 온저항(R)을 갖고 있기 때문에, 온저항(R)과 용량(C)의 합계 임피던스는 각 경로에서 정확한 비례관계로는 되지 않고, jω성분의 영향이 남는다.

이 때문에, 도 9에 나타낸 바와 같이 트리밍을 행함으로써 주파수를 변동시킬 수 있지만, 컷오프(cutoff) 주파수 근방의 피크레벨(peak level)도 변동해버린다는 결점이 있다.

본 발명은 이러한 종래의 문제를 해결하기 위해 이루어진 것으로, 경로마다 정확한 임피던스비를 설정할 수 있고, 필터회로에 적용한 경우에는 피크변동을 초래하지 않고 정확한 트리밍을 행하는 것이 가능한 트리밍회로를 제공하는 것을 목적으로 한다.

도 1은 본 발명에 따른 트리밍회로의 일반적인 구성을 나타낸 회로도이고,

도 2는 도 1의 트리밍회로를 이용하여 필터의 주파수특성을 변화시킨 상태를 나타낸 그래프,

도 3은 본 발명에 따른 트리밍회로의 제1실시형태를 나타낸 회로도,

도 4는 도 3의 구성에서의 스위치를 상세하게 나타낸 회로도,

도 5는 본 발명에 따른 트리밍회로의 제2실시형태를 나타낸 회로도,

도 6은 도 5의 구성에서의 스위치를 상세하게 나타낸 회로도,

도 7은 본 발명이 적용되는 능동필터의 구성을 나타낸 회로도,

도 8은 종래의 트리밍회로의 구성을 나타낸 회로도,

도 9는 도 8에 나타낸 종래의 트리밍회로를 이용하여 필터의 주파수특성을 조정한 경우의 문제를 나타낸 그래프이다.

<도면의 주요부분에 대한 부호의 설명>

R --- 온저항, C --- 용량,

Q1, Q2, Q11, Q12 --- 트랜지스터,

INV1, INV2, INV11, INV12 --- 인버터,

SW --- 스위치.

본 발명에 따른 트리밍회로에 의하면, 복수의 분기경로를 갖추고, 각 분기경로에는 적어도 스위치소자 및 임피던스소자의 직렬회로로 이루어진 트리밍부를 구비하고 있으며, 각 분기경로의 트리밍부에서의 스위치의 온저항과 임피던스소자의 임피던스가 소정의 관계, 특히 곱이 일정으로 되도록 설정된 것을 특징으로 한다.

트리밍부는, 병렬접속된 같은 사이즈의 n(n은 자연수)개의 트랜지스터소자로 이루어진 스위치와, 병렬접속된 같은 사이즈의 n개의 단위용량소자로 이루어진 임피던스소자를 포함하면 좋다.

이 트랜지스터소자 및 단위용량소자는 표준셀(standard cell)을 이용할 수 있다.

또, 트리밍부에서의 스위치소자의 게이트폭과 게이트길이가 기준으로 되는 스위치소자의 n배의 치수를 갖게 할 수 있다.

이러한 구성의 트리밍회로를 채용함으로써, 각 경로의 스위치의 온저항과 임피던스소자의 합성 임피던스를 정확한 비로 할 수 있기 때문에, 피크레벨의 변동을 초래하는 일없이 정확한 트리밍이 가능하게 된다.

(발명의 실시형태)

본 발명의 실시형태를 도 1~도 6을 참조하여 설명한다.

도 1은 본 발명에 따른 트리밍회로의 일반적인 구성을 나타낸 회로도이다. 이 회로는, 2개의 단자 사이에, 온저항치 R을 갖는 스위치와 용량치 C의 용량소자의 직렬회로와, 온저항치 R/2의 스위치와 용량치 2C의 용량소자의 직렬회로 및, 이하 마찬가지로 온저항치 R/n의 스위치와 용량치 nC의 용량소자의 직렬회로를 분기경로로서 갖추고 있고, 이들 분기경로는 2개의 단자(A, B) 사이에 병렬접속되어 있다. 즉, 각 경로간에서는 저항치와 용량이 모두 일정한 비로 되어 있고, 또 각 경로에서의 저항치와 용량치의 곱은 RC로 일정하다.

이러한 구성에서의 각 분기경로의 합성 임피던스를 계산하면,

Z1 = R + 1/jωC = (jωRC+1)/jωC

Z2 = R/2 + 1/jω(2C) = (jωRC+1)/2jωC

Z3 = R/4 + 1/jω(4C) = (jωRC+1)/4jωC

Z4 = R/8 + 1/jω(8C) = (jωRC+1)/8jωC

로 된다. 이러한 관계를 일반화하면, n번째의 경로에서는,

Zn = R/2^(n-1)+ 1/jω2^(n-1)C = (jωRC+1)/2^(n-1)jωC

로 되고, 이들의 비는

Z1 : Z2 : … : Zn = 1/C : 1/2C : … : 1/2^(n-1)C = 2^(n-1): … : 2 : 1

로 된다.

따라서, 합성 임피던스는 jω성분을 포함하지 않는 단순한 정수비로 되기 때문에, 도 2의 그래프에 나타낸 바와 같이 트리밍에 의해 컷오프 주파수 근방의 피크레벨의 변동을 초래하는 일없이 주파수를 변동시킬 수 있다.

도 3은 도 1의 구성의 구체적인 실시형태를 나타낸 회로도이다.

이 실시형태에서는, 4개의 병렬경로를 갖추고 있고, 제1경로에서는 제어신호 (S1)로 제어되는 온저항 R의 스위치와 용량 C의 캐패시터가 직렬접속되며, 제2경로에서는 제어신호(S2)로 제어되면서 온저항 R을 갖는 병렬접속된 2개의 스위치와 각각 용량 C를 갖는 병렬접속된 2개의 캐패시터가 직렬접속되고, 제3경로에서는 제어신호(S3)로 제어되면서 각각 온저항 R을 갖는 병렬접속된 4개의 스위치와 각각 용량 C를 갖는 병렬접속된 4개의 캐패시터가 직렬접속되며, 제4경로에서는 제어신호 (S4)로 제어되고 각각 온저항 R을 갖는 병렬접속된 8개의 스위치와 각각 용량 C를 갖는 병렬접속된 8개의 캐패시터가 직렬접속된 구성으로 되어 있다.

도 4는 스위치(SW)의 구성을 나타낸 회로도이다. 단자(A, B) 사이에 N채널 트랜지스터(Q1) 및 P채널 트랜지스터(Q2)가 병렬접속되어 있고, N채널 트랜지스터 (Q1)의 게이트에는 제어신호(S)가 인버터(INV1, INV2)에 의해 2회 반전된 신호가 공급되며, P채널 트랜지스터(Q2)의 게이트에는 제어신호(S)가 인버터(INV1)에 의해 반전된 신호가 공급되고 있다. 따라서, 제어신호에 의해 2개의 트랜지스터(Q1, Q2)는 동시에 개폐제어된다.

이 실시형태에서의 저항치와 용량치는 도 1의 경우와 완전히 동일하고, 도 2와 같은 트리밍특성을 얻을 수 있다.

이 실시형태에서의 스위치 및 캐패시터는 각각 패턴형성을 행해도 좋지만, 미리 표준의 단위셀이 매트릭스형상으로 배설(配設)된 표준셀을 배선하여 얻을 수 있다. 이와 같이 함으로써, 각 경로간의 정확한 정수비를 얻을 수 있다.

도 5는 온저항치가 다른 스위치를 사이즈를 달리 함으로써 얻은 실시형태를 나타낸 회로도이다. 여기에서 이용된 스위치의 상세한 구성을 도 6에 나타낸다.

도 6의 구성은 도 4의 경우와 접속관계는 동일하지만, 트랜지스터 자체의 크기를 특별히 설계하고 있다. 즉, N채널 트랜지스터(Q11)는 게이트길이(L)와 게이트폭(WN)을 갖고 있고, P채널 트랜지스터(Q12)는 게이트길이(L)와 게이트폭(WP)을 갖고 있다. 그리고, 도 5에 나타낸 바와 같이, 제1경로에 있어서는 이 WP와 WN의 비 WP/WN는 20/10이고, 제2경로에 있어서는 40/20, 제3경로에 있어서는 80/40, 제4경로에 있어서는 160/80으로 되어 있다. 이와 같이, 사이즈가 다른 결과, 그 온저항치는 도 1의 경우와 마찬가지로 되어 도 2에 나타낸 트리밍특성을 얻을 수 있다.

이상의 실시형태에서는 임피던스소자로서 캐패시터를 채용했지만, 이에 한정되지 않고 여러 가지 임피던스소자, 예컨대 인덕턴스소자 등도 사용할 수 있다.

또, 상술한 실시형태에 있어서는 각 분기경로의 합성 임피던스는 2의 거듭제곱의 관계에 있었지만, 필요하게 되는 조정값 및 조정범위를 고려하여 소정의 관계로 하면 좋다. 예컨대, 보다 미세한 조정을 하는 경우에는 전체를 1/10의 값으로 할 수 있다.

더욱이, 다른 저항치를 얻기 위해 이온주입의 도즈량을 변화시킬 수도 있다.

이상과 같이 본 발명에 따른 트리밍회로에 의하면, 복수의 분기경로에서의 합성저항이 소정의 관계로 되도록 스위치의 온저항을 임피던스소자의 값에 따라 변화시키도록 하고 있기 때문에, 필터 등에 응용한 경우 피크레벨의 변동을 초래하는 일없이 정확한 트리밍이 가능하게 된다.

Claims

삭제
삭제
삭제
삭제
삭제
두 단자 사이의 복수의 분기경로와,

분기경로의 각각에 설치되고, 적어도 임피던스소자와 스위칭소자의 직렬회로를 포함하는 트리밍부를 구비하고 있으며,

1번째 분기경로에서의 트리밍부가 임피던스 Z를 갖는 제1임피던스소자와 온저항 R을 갖는 제1스위칭소자를 포함하고,

N번째 분기경로에서의 트리밍부가 임피던스 (1/2^N-1)Z를 갖는 임피던스소자와 온저항 (1/2^N-1)R을 갖는 스위칭소자를 포함하는 것을 특징으로 하는 트리밍회로.
제6항에 있어서, 상기 N번째 분기경로에서의 스위칭소자는 각각이 단위온저항을 가지며 병렬로 접속된 2^N-1개의 스위칭소자를 갖추고 있는 것을 특징으로 하는 트리밍회로.
제6항에 있어서, 상기 N번째 분기경로에서의 임피던스소자는 각각이 단위용량을 가지며 병렬로 접속된 2^N-1개의 용량소자를 갖추고 있는 것을 특징으로 하는 트리밍회로.
제6항에 있어서, 상기 N번째 분기경로에서의 임피던스소자는 각각이 단위저항을 가지며 병렬로 접속된 2^N-1개의 저항소자를 갖추고 있는 것을 특징으로 하는 트리밍회로.
제6항에 있어서, 상기 N번째 분기경로에서의 트리밍부가 병렬로 접속된 같은 사이즈의 트랜지스터로 이루어진 스위칭소자와,

병렬로 접속된 같은 사이즈의 단위용량소자로 이루어진 임피던스소자를 포함하는 것을 특징으로 하는 트리밍회로.
제10항에 있어서, 상기 트랜지스터와 상기 용량소자가 표준셀을 이용하여 형성되는 것을 특징으로 하는 트리밍회로.
제6항에 있어서, 상기 스위칭소자가 기준으로 되는 트랜지스터의 2^N-1배의 게이트폭을 갖는 한쌍의 트랜지스터를 구비하는 것을 특징으로 하는 트리밍회로.