KR100360022B1 - 액티브 내부전압 발생회로 - Google Patents

액티브 내부전압 발생회로 Download PDF

Info

Publication number
KR100360022B1
KR100360022B1 KR1020000056760A KR20000056760A KR100360022B1 KR 100360022 B1 KR100360022 B1 KR 100360022B1 KR 1020000056760 A KR1020000056760 A KR 1020000056760A KR 20000056760 A KR20000056760 A KR 20000056760A KR 100360022 B1 KR100360022 B1 KR 100360022B1
Authority
KR
South Korea
Prior art keywords
voltage
control signal
internal voltage
power supply
external power
Prior art date
Application number
KR1020000056760A
Other languages
English (en)
Other versions
KR20020024914A (ko
Inventor
강영구
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020000056760A priority Critical patent/KR100360022B1/ko
Publication of KR20020024914A publication Critical patent/KR20020024914A/ko
Application granted granted Critical
Publication of KR100360022B1 publication Critical patent/KR100360022B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

본 발명은 반도체 장치의 액티브 내부전압 발생회로에 관한 것으로서, 특히 회로는 제 1 제어신호에 응답하여 기준전압과 내부전압을 비교하여 구동제어신호를 출력하는 비교기와, 구동제어신호에 응답하여 외부전압을 내부전압 출력노드에 연결하기 위한 구동트랜지스터와, 비교기의 출력노드와 접지 사이에 연결되고, 제 2 제어신호와 내부전압에 응답하여 상기 구동제어신호의 로우레벨을 홀딩하기 위한 풀다운수단과, 비교기의 출력노드와 외부전원 사이에 연결되고, 상기 외부전원의 전압레벨이 일정 레벨 이상의 고전압일 때 상기 구동제어신호의 레벨이 외부전원전압레벨을 추종하도록 하는 클램핑수단을 포함한다. 따라서, 구동제어신호의 레벨이 외부전원의 고전압시에 외부전원전압의 레벨에 추종하여 변하게 되므로 구동트랜지스터의 게이트 소오스간 전압을 일정하게 유지할 수 있어서 내부전압의 오버슈트 발생을 억제할 수 있다.

Description

액티브 내부전압 발생회로{ACTIVE INTERNAL VOLTAGE GENERATING CIRCUIT}
본 발명은 반도체 장치의 내부전압 발생회로에 관한 것으로서, 특히 외부전원 전압의 고전압시에 내부전압의 오버슈트 발생을 억제할 수 있는 내부전압 발생회로에 관한 것이다.
반도체 장치, 특히 DRAM(DYNAMIC RANDOM ACCESS MEMORY)에 있어서, 칩의 고집적화가 이루어짐에 따라 내부동작 전압을 낮추고 있다. 즉, 칩의 고집적화가 이루어짐으로서, 트랜지스터의 게이트 길이가 점점 줄어들고 이에 따른 산화막의 두께도 점점 낮아짐으로서, 내부동작온도가 높으면 트랜지스터의 산화막이 파괴되므로 칩 내부의 동작전압을 낮춘다.
칩 내부에서 사용하는 내부전압을 만들어서 사용한다. 내부전압을 만들어서 사용하게 되면 칩 동작전압은 특정전압이 아닌 영역(3.3V의 칩인 경우 동작전압은 3.0~3.6V)을 가지고 있으므로 영역에서 같은 특성을 가진 칩을 만들 수 있는 장점도 존재한다. 그러므로, 외부에서 인가되는 전압보다 낮은 전압으로 칩 동작을 하도록 내부전압을 발생하여 사용하는 것은 바람직하다.
보통 내부전압 발생기는 두 가지로 나눈다. 즉, 대기용 내부전압 발생기와 액티브 내부전압 발생기로 나뉜다. 대기용 내부전압 발생기는 칩에 전원이 공급되면 계속 동작하는 것으로 칩이 동작하지 않는 상태에서 내부전압이 누설전류성분에 의해 드롭되는 것을 방지하기 위함이다. 액티브 내부전압 발생기는 칩이 동작할 때 동작하는 것으로 내부전압 소모만큼 보충하기 위한 것이다.
따라서, 액티브 내부전압 발생기는 동작시 내부전압의 소모분을 충분히 보충하기 위하여 큰 사이즈의 구동트랜지스터를 가지며, 대기용 내부전압 발생기는 누설전류성분에 의한 소모분을 보충하면 되므로 작은 사이즈의 구동트랜지스터를 가진다.
이와 같이 액티브 내부전압 발생회로는 큰 사이즈의 구동트랜지스터를 구비하기 때문에 초기 동작시에 오버슈트 또는 언더슈트와 같은 레벨 변동이 발생하기 쉽고 이와 같은 레벨변동은 반도체 장치의 내부회로의 동작을 불안하게 만드는 요인으로 작용하게 된다.
종래의 액티브 내부전압 발생회로는 동작시에 구동트랜지스터의 게이트 전압이 엔모스 트랜지스터의 문턱전압으로 고정된다. 따라서, 구동트랜지스터의 게이트소오스 사이 전압은 소오스에 인가되는 외부전원전압의 변동에 의해 변하게 되므로 외부전원전압의 레벨이 고전압레벨인 경우에는 동작 초기에 내부전압에 오버슈트가발생하게 되는 문제점이 있다. 이와 같은 오버슈트 발생은 내부회로의 동작을 불안하게 하여 칩에서 원하는 특성을 얻을 수 없게 된다.
본 발명의 목적은 이와 같은 종래 기술의 문제점을 해결하기 위하여 동작시 구동 트랜지스터의 게이트 전압이 외부전원전압의 레벨변동에 추종하도록 하여 구동트랜지스터의 게이트 소오스 사이의 전압이 외부전원전압의 레벨변동에 관계없이 항상 일정하게 유지되도록 함으로써 내부전압에서 오버슈트발생을 억제할 수 있는 액티브 내부전압 발생회로를 제공하는 데 있다.
도 1은 종래의 액티브 내부전압 발생회로의 구성을 나타낸 도면.
도 2는 본 발명에 의한 액티브 내부전압 발생회로의 구성을 나타낸 도면.
<도면의 주요부분에 대한 부호의 설명>
10 : 비교기 20 : 구동트랜지스터
30, 32 : 풀다운수단 40 : 클램핑수단
상기한 본 발명의 목적을 달성하기 위하여 본 발명의 장치는 제 1 제어신호에 응답하여 기준전압과 내부전압을 비교하여 구동제어신호를 출력하는 비교기와, 구동제어신호에 응답하여 외부전압을 내부전압 출력노드에 연결하기 위한 구동트랜지스터와, 비교기의 출력노드와 접지 사이에 연결되고, 제 2 제어신호와 내부전압에 응답하여 상기 구동제어신호의 로우레벨을 홀딩하기 위한 풀다운수단과, 상기 비교기의 출력노드와 외부전원 사이에 연결되고, 상기 외부전원의 전압레벨이 일정 레벨 이상의 고전압일 때 상기 구동제어신호의 레벨이 외부전원전압레벨을 추종하도록 하는 클램핑수단을 구비한 것을 특징으로 한다.
풀다운수단은 비교기의 출력노드에 드레인이 연결되고, 상기 내부전압 출력노드에 게이트가 연결된 제 1 엔모스 트랜지스터와 제 1 엔모스 트랜지스터의 소오스에 드레인이 연결되고, 제 2 제어신호가 게이트에 연결되고, 접지에 소오스가 연결된 제 2 엔모스 트랜지스터로 구성한다.
클램핑수단은 외부전원과 비교기의 출력노드 사이에 직렬로 연결된 적어도 하나 이상의 피모스 순방향 다이오드들로 구성한다. 피모스 순방향 다이오드의수는 2개가 바람직하다.
이하, 첨부한 도면을 참조하여, 본 발명의 일 실시예를 통해 본 발명을 보다 상세하게 설명하고자 한다.
본 발명을 설명하기 전에 먼저 종래의 내부전압 발생회로의 문제점을 구체적으로 살펴보기로 한다.
도 1의 종래의 내부전압 발생회로는 비교기(10), 구동트랜지스터(20), 풀다운수단(30)을 포함한다.
비교기(10)는 피모스 트랜지스터(PM1, PM2), 엔모스 트랜지스터(NM1, NM2, NM3)를 포함하는 차동증폭회로로 구성된다. 따라서, 비교기(10)는 NM3에 인가되는 제 1 제어신호인 인에이블신호(PVINTEB)의 하이상태에서 인에이블된다. 비교기(10)는 인에이블된 상태에서는 내부전압의 목표전압인 기준전압(VREFA)과 내부전압 출력노드(22)의 나타나는 내부전압(VINTA)을 비교하여 기준전압 보다 내부전압이 낮은 경우에는 NM1이 턴온되어 출력노드(12)에 로우상태의 구동제어신호(VINTAEB)를 출력하고 반대의 경우에는 하이상태의 구동제어신호(VINTAEB)를 출력한다.
구동트랜지스터(20)는 충분히 큰 사이즈를 가진 피모스 트랜지스터(PM3)로구성된다. PM3는 소오스가 외부전원전압(EVCC)에 연결되고, 드레인이 내부전압 출력노드(22)에 연결되고, 게이트가 구동제어신호(VINTAEB)에 연결된다. 그러므로, 구동제어신호(VINTAEB)의 로우상태에서 턴온되어 외부전원전압(EVCC)으로부터 출력노드(22)에 전류를 공급하여 내부전압(VINTA)이 드롭되는 것을 방지한다.
풀다운수단(30)은 엔모스 트랜지스터(NM4, NM5)로 구성된다. NM4는 비교기(10)의 출력노드(12)에 드레인이 연결되고, 게이트에 제 2 제어신호(PVINTAEBS)가 인가된다. NM5는 엔모스 다이오드 구성을 한다. 그러므로, 풀다운수단(30)은 제 2 제어신호에 의해 인에이블되어 NM5의 문턱전압(Vt)으로 출력노드(12)의 레벨을 풀다운시킨다. 따라서, 구동트랜지스터(20)의 게이트 소오스 사이에 EVCC-Vt의 전압차가 인가되게 된다.
그러므로, 구동트랜지스터의 드레인 전류는 EVCC-Vt의 전압차에 의해 증감되므로 외부전원전압이 고전압인 경우에는 전압차가 증가하게 되므로 큰 드레인 전류가 내부전압 출력노드(22)에 공급되고, 이와 같은 큰 드레인 전류는 구동트랜지스터의 초기 턴온 동작시에 오버슈트를 일으키게 된다.
내부전압(vinta)의 오버슈트는 내부회로의 오동작을 유발시킴으로 결국 칩의 특성을 불안하게 하여 원하는 특성을 얻을 수 없게 된다.
즉, 내부전압 발생기의 구동트랜지스터를 제어하는 게이트전압이 동작시에는 NMOS 트랜지스터의 게이트 전압으로 고정되므로 외부전압의 레벨변화에 적응하지 못하여 구동트랜지스터의 출력전류가 외부전압의 변동에 의해 변하게 되고 이에 외부전압의 고전압에서는 오버슈트를 발생하게 되므로 칩 동작을 불안하게 만드는 용인으로 작용하게 되는 것이다.
도 2는 본 발명에 의한 내부전압 발생회로의 바람직한 일 실시예를 나타낸다. 도 2에서 상술한 도 1과 동일한 부분은 동일 부호로 처리한다.
도 2의 일 실시예는 비교기(10), 구동트랜지스터(20), 풀다운수단(30) 및 클램프수단(40)을 포함한다.
비교기(10)는 피모스 트랜지스터(PM1, PM2), 엔모스 트랜지스터(NM1, NM2, NM3)를 포함하는 차동증폭회로로 구성된다. 따라서, 비교기(10)는 NM3에 인가되는 제 1 제어신호인 인에이블신호(PVINTEB)의 하이상태에서 인에이블된다. 비교기(10)는 인에이블된 상태에서는 내부전압의 목표전압인 기준전압(VREFA)과 내부전압 출력노드(22)의 나타나는 내부전압(VINTA)을 비교하여 기준전압 보다 내부전압이 낮은 경우에는 NM1이 턴온되어 출력노드(12)에 로우상태의 구동제어신호(VINTAEB)를 출력하고 반대의 경우에는 하이상태의 구동제어신호(VINTAEB)를 출력한다.
구동트랜지스터(20)는 충분히 큰 사이즈를 가진 피모스 트랜지스터(PM3)로 구성된다. PM3는 소오스가 외부전원전압(EVCC)에 연결되고, 드레인이 내부전압 출력노드(22)에 연결되고, 게이트가 구동제어신호(VINTAEB)에 연결된다. 그러므로, 구동제어신호(VINTAEB)의 로우상태에서 턴온되어 외부전원전압(EVCC)으로부터 출력노드(22)에 전류를 공급하여 내부전압(VINTA)이 드롭되는 것을 방지한다.
풀다운수단(30)은 엔모스 트랜지스터(NM4, NM5)로 구성된다. NM4는 비교기(10)의 출력노드(12)에 드레인이 연결되고, 게이트에 내부전압(VINTA)이 인가된다. NM5는 NM4의 소오스에 드레인이 연결되고, 게이트에는 제 2제어전압(PVINTAEBS)가 인가되고 소오스는 접지된다. 여기서, 제 2 제어전압(PVINTAEBS)는 제 1 제어신호에 응답하여 발생되는 오토펄스로 구성된다.
그러므로, 풀다운수단(30)은 제 2 제어신호에 의해 인에이블되고 NM4 및 NM5의 드레인 소오스 사이의 턴온저항들의 직렬저항에 의해 결정되는 전압으로 출력노드(12)의 레벨을 풀다운시킨다. 따라서, 구동트랜지스터(20)의 게이트 소오스 사이에 EVCC-VINTAEB의 전압차가 인가되게 된다.
클램핑수단(40)은 외부전원전압(EVCC)과 비교기의 출력노드(12) 사이에 직렬로 연결된 2개의 피모스 순방향 다이오드들(PM4, PM5)로 구성한다. 피모스 순방향 다이오드(PM4, PM5)는 양단에 거리는 전압차가 순방향 바이어스 전압(Vd) 이상이 되면 턴온된다. 그러므로, 클램핑수단(40)은 EVCC-VINTAEB의 전압차가 2Vd이상으로 되는 고전압이 외부전원전압(EVCC)로 인가되게 되면 턴온되어 출력노드(12)의 레벨이 고전압 외부전원전압(EVCC)의 레벨에 추종하여 증가되게 된다.
그러므로, 구동트랜지스터(EVCC)의 게이트 소오스 사이의 전압차 EVCC-VINTAEB는 다음 두 가지 경우로 결정되게 된다.
1)외부전원전압(EVCC)이 일정 레벨(2Vd + VINTAEB) 이하인 경우
클램프수단(40)의 다이오드들이 턴온되지 않은 상태이므로 EVCC-(Id ×R turn on)로 결정된다. 여기서 Id는 비교기(10)의 출력노드(12)로부터 제공되는 전류(Io)만을 포함한다.
2)외부전원전압(EVCC)이 일정 레벨(2Vd + VINTAEB) 이상의 고전압인 경우
클램프수단(40)의 다이오드들이 턴온되므로 EVCC-(Id ×R turn on)로 결정된다. 여기서 Id는 비교기(10)의 출력노드(12)로부터 제공되는 전류(Io)와 클램프수단을 통하여 외부전원으로부터 제공되는 전류(Ic)를 포함한다. 따라서, 이 경우에는 Id가 외부전원전압(EVCC)의 증가에 추종하여 증가되므로 출력노드(12)의 전압(VINTAEB) 레벨도 2Vd의 클램프 레벨을 유지하면서 외부전원전압을 추종하여 증가하게 된다.
그러므로, 고전압의 외부전원전압이 인가되는 경우에는 게이트에 인가되는 구동제어신호의 레벨이 외부전원전압에 추종하여 증가되게 되므로 구동트랜지스터(20)의 게이트 소오스 사이에 인가되는 전압차는 일정한 레벨을 유지하게 되므로 드레인 전류가 외부전원전압의 고전압시에도 크게 증가하지 않게 된다. 따라서, 외부전원전압의 변동에 관계없이 고전압 인가시에도 일정한 드레인 전류를 유지할 수 있으므로 오버슈트의 발생을 억제할 수 있다.
이상, 설명한 바와 같이 본 발명에서는 액티브 내부전압 발생회로에 있어서, 동작시에 구동 트랜지스터의 게이트 소오스 사이의 전압을 외부전원의 전압변동에 관계없이 항상 일정하게 유지함으로써 내부전압에서 오버슈트발생을 억제할 수 있다. 따라서, 칩 동작의 신뢰성을 향상시킬 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (3)

  1. 제 1 제어신호에 응답하여 기준전압과 내부전압을 비교하여 구동제어신호를 출력하는 비교기;
    상기 구동제어신호에 응답하여 외부전압을 내부전압 출력노드에 연결하기위한 구동트랜지스터;
    상기 비교기의 출력노드와 접지 사이에 연결되고, 제 2 제어신호와 내부전압에 응답하여 상기 구동제어신호의 로우레벨을 홀딩하기 위한 풀다운수단;
    상기 비교기의 출력노드와 외부전원 사이에 연결되고, 상기 외부전원의 전압레벨이 일정 레벨 이상의 고전압일 때 상기 구동제어신호의 레벨이 외부전원전압레벨을 추종하도록 하는 클램핑수단을 구비한 것을 특징으로 하는 액티브 내부전압 발생기.
  2. 제 1 항에 있어서, 상기 풀다운수단은
    상기 비교기의 출력노드에 드레인이 연결되고, 상기 내부전압 출력노드에 게이트가 연결된 제 1 엔모스 트랜지스터; 및
    상기 제 1 엔모스 트랜지스터의 소오스에 드레인이 연결되고, 제 2 제어신호가 게이트에 연결되고, 접지에 소오스가 연결된 제 2 엔모스 트랜지스터를 구비한 것을 특징으로 하는 액티브 내부전압 발생기.
  3. 제 1 항에 있어서, 클램핑수단은
    상기 외부전원과 비교기의 출력노드 사이에 직렬로 연결된 적어도 하나 이상의 피모스 순방향 다이오드들로 구성된 것을 특징으로 하는 액티브 내부전압 발생기.
KR1020000056760A 2000-09-27 2000-09-27 액티브 내부전압 발생회로 KR100360022B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000056760A KR100360022B1 (ko) 2000-09-27 2000-09-27 액티브 내부전압 발생회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000056760A KR100360022B1 (ko) 2000-09-27 2000-09-27 액티브 내부전압 발생회로

Publications (2)

Publication Number Publication Date
KR20020024914A KR20020024914A (ko) 2002-04-03
KR100360022B1 true KR100360022B1 (ko) 2002-11-07

Family

ID=19690703

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000056760A KR100360022B1 (ko) 2000-09-27 2000-09-27 액티브 내부전압 발생회로

Country Status (1)

Country Link
KR (1) KR100360022B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100460808B1 (ko) * 2002-12-05 2004-12-09 삼성전자주식회사 반도체 메모리 장치의 내부 전원전압 발생회로
KR100795014B1 (ko) * 2006-09-13 2008-01-16 주식회사 하이닉스반도체 반도체 메모리 장치의 내부전압 발생기
KR100784386B1 (ko) * 2006-10-20 2007-12-11 삼성전자주식회사 내부 전원 전압을 발생하는 장치 및 그 방법

Also Published As

Publication number Publication date
KR20020024914A (ko) 2002-04-03

Similar Documents

Publication Publication Date Title
US6518828B2 (en) Pumping voltage regulation circuit
KR100543659B1 (ko) 내부전압 생성용 액티브 드라이버
US7023262B2 (en) Negative voltage generator for a semiconductor memory device
US7751230B2 (en) Negative voltage generating device
KR20070024068A (ko) 레벨 검출회로 및 방법과, 반도체 메모리 장치의 기판바이어스 전압 발생회로 및 방법
KR100753034B1 (ko) 내부 전원전압 발생 회로
US8194476B2 (en) Semiconductor memory device and method for operating the same
KR19980082461A (ko) 반도체 메모리 소자의 전압 조정회로
US7081779B2 (en) Reset signal generating circuit
US5808954A (en) Semiconductor memory device having stabilizing circuit of word line activating voltage
KR100360022B1 (ko) 액티브 내부전압 발생회로
US6285242B1 (en) Reference voltage shifter
US7599243B2 (en) Sense amplifier over driver control circuit and method for controlling sense amplifier of semiconductor device
KR100764367B1 (ko) 반도체 메모리 장치의 센스앰프 전원 공급회로
US20020079955A1 (en) Circuit for generating internal power voltage in a semiconductor device
KR20160005990A (ko) 벌크 바이어스 제어 기능을 갖는 반도체 집적 회로 장치 및 그 구동방법
KR100904733B1 (ko) 문턱전압 조절회로 및 이를 이용한 내부전압 생성회로
US10847189B1 (en) Voltage regulator for generation of a voltage for a RAM cell
KR0183874B1 (ko) 반도체 메모리장치의 내부 전원전압 발생회로
KR100922885B1 (ko) 내부전압 발생회로
JP5102413B2 (ja) 第１の電源電圧から第２の電源電圧を生成する装置、基準電圧発生器、ならびに、所望の電圧を生成するための方法および装置
US20050104571A1 (en) Power-up signal generating circuit
KR20040011790A (ko) 반도체 메모리 장치의 셀 어레이 전원전압 발생회로
US6242972B1 (en) Clamp circuit using PMOS-transistors with a weak temperature dependency
KR100332468B1 (ko) 기판바이어스전압제어장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091016

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee