KR100357190B1 - method for manufacturing of semiconductor device - Google Patents
method for manufacturing of semiconductor device Download PDFInfo
- Publication number
- KR100357190B1 KR100357190B1 KR1020000068105A KR20000068105A KR100357190B1 KR 100357190 B1 KR100357190 B1 KR 100357190B1 KR 1020000068105 A KR1020000068105 A KR 1020000068105A KR 20000068105 A KR20000068105 A KR 20000068105A KR 100357190 B1 KR100357190 B1 KR 100357190B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- polysilicon
- film
- forming
- semiconductor substrate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 238000000034 method Methods 0.000 title claims description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 38
- 229920005591 polysilicon Polymers 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000003960 organic solvent Substances 0.000 claims abstract description 9
- 229920000642 polymer Polymers 0.000 claims abstract description 9
- FXHOOIRPVKKKFG-UHFFFAOYSA-N N,N-Dimethylacetamide Chemical compound CN(C)C(C)=O FXHOOIRPVKKKFG-UHFFFAOYSA-N 0.000 claims abstract description 8
- 230000000873 masking effect Effects 0.000 claims abstract description 8
- 229910017855 NH 4 F Inorganic materials 0.000 claims abstract description 4
- 229940113088 dimethylacetamide Drugs 0.000 claims 2
- 239000011521 glass Substances 0.000 abstract 1
- 239000003791 organic solvent mixture Substances 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 유기 용매를 사용하여 폴리 실리콘 잔류물 및 폴리머를 동시에 제거함으로서 소자의 성능을 향상시키도록 한 반도체 소자의 제조방법에 관한 것으로서, 셀 영역과 페리 영역으로 정의된 반도체 기판상에 게이트 산화막, 도전층, 절연막을 차례로 형성하는 단계와, 상기 절연막, 도전층, 게이트 산화막을 선택적으로 제거하여 게이트 전극을 형성하는 단계와, 상기 게이트 전극의 양측면에 절연막 측벽을 형성하는 단계와, 상기 반도체 기판의 셀 영역의 게이트 전극 사이에 폴리 실리콘 플러그를 형성하는 단계와, 상기 반도체 기판의 셀 영역을 마스킹하고 페리 영역의 폴리 실리콘막을 제거하는 단계와, 상기 반도체 기판의 셀 영역을 마스킹하고 디메틸아세트아마이드(DMAC) + H2O + 40%NH4F를 혼합한 유기 용매로 페리 영역의 절연막 측면에 잔류하는 폴리 실리콘막 및 폴리머를 유기 용매로 제거하는 단계를 포함하여 형성함을 특징으로 한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of fabricating a semiconductor device in which an organic solvent is used to improve the performance of the device by simultaneously removing polysilicon residues and polymers. Forming a conductive layer and an insulating film in sequence, forming a gate electrode by selectively removing the insulating film, the conductive layer, and the gate oxide film, forming insulating film sidewalls on both sides of the gate electrode, and Forming a polysilicon plug between the gate electrodes of the cell region, masking the cell region of the semiconductor substrate and removing the polysilicon film of the ferry region, masking the cell region of the semiconductor substrate and forming dimethylacetamide (DMAC). ) + H glass of the insulating film side of the ferry area in a organic solvent mixture of 2 O + 40% NH 4 F And a polysilicon film and a polymer characterized in that it is formed by removing an organic solvent.
Description
본 발명은 반도체 소자의 제조공정에 관한 것으로, 특히 공정 중에 잔류하는 폴리 실리콘 및 폴리머를 동시에 제거하는데 적당한 반도체 소자의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a manufacturing process of a semiconductor device, and more particularly, to a manufacturing method of a semiconductor device suitable for simultaneously removing polysilicon and polymer remaining in the process.
일반적으로 반도체 DRAM 소자 형성시 집적도가 점차 향상되고 구조가 복잡해짐에 따라 디자인 룰(design rule)이 매우 작다.In general, as the integration degree is gradually improved and the structure is complicated when forming a semiconductor DRAM device, the design rule is very small.
따라서 셀 블록(cell block)의 액티브(active)와 스토리지 노드(storage node) 및 비트 라인(bit line)을 연결하는 전기적 접속을 형성하기 위해서 플라즈마 에칭(plasma etching)(건식 식각)을 이용하여 폴리 실리콘을 식각할 때 폴리 실리콘의 잔류물과 폴리머가 발생하는 문제가 발생하고 있다.Therefore, polysilicon using plasma etching (dry etching) to form an electrical connection between the active of the cell block and the storage node and the bit line. There is a problem that residues and polymers of polysilicon are generated when etching.
이하, 첨부된 도면을 참고하여 종래의 반도체 소자의 제조방법을 설명하면 다음과 같다.Hereinafter, a manufacturing method of a conventional semiconductor device will be described with reference to the accompanying drawings.
도 1a 내지 도 1c는 종래의 반도체 소자의 제조방법을 나타낸 공정단면도이다.1A to 1C are process cross-sectional views showing a conventional method for manufacturing a semiconductor device.
도 1a에 도시한 바와 같이, 셀(cell) 영역과 페리(peri) 영역으로 정의된 반도체 기판(11)상에 게이트 산화막(12), 폴리 실리콘막(13), 절연막(14)을 차례로 증착한다.As shown in FIG. 1A, a gate oxide film 12, a polysilicon film 13, and an insulating film 14 are sequentially deposited on a semiconductor substrate 11 defined as a cell region and a peri region. .
여기서 상기 폴리 실리콘막(13)상에는 텅스텐막 또는 텅스텐 실리사이드막을 증착할 수도 있다.In this case, a tungsten film or a tungsten silicide film may be deposited on the polysilicon film 13.
도 1b에 도시한 바와 같이, 포토 및 식각공정을 통해 상기 절연막(14), 폴리 실리콘막(13), 게이트 절연막(12)을 선택적으로 제거하여 캡 절연막(14a) 및 게이트 전극(또는 워드 라인)(13a)을 형성한다.As shown in FIG. 1B, the insulating film 14, the polysilicon film 13, and the gate insulating film 12 may be selectively removed through a photo and etching process to form a cap insulating film 14a and a gate electrode (or word line). It forms (13a).
이어, 상기 캡 절연막(14a) 및 게이트 전극(13a)을 포함한 반도체 기판(11)의 전면에 절연막(15)을 형성한 후, 전면에 에치백 공정을 실시하여 상기 캡 절연막(14a) 및 게이트 전극(13a)의 양측면에 절연막 측벽(15a)을 형성한다.Subsequently, after the insulating film 15 is formed on the entire surface of the semiconductor substrate 11 including the cap insulating film 14a and the gate electrode 13a, an etch back process is performed on the entire surface to form the cap insulating film 14a and the gate electrode. The insulating film side wall 15a is formed in both sides of 13a.
여기서 상기 페리 영역은 포토레지스트(도시되지 않음)에 의해 마스킹함으로서 절연막 측벽(15a)이 형성되지 않고 절연막(15)이 그대로 잔류한다.Here, the ferry region is masked by a photoresist (not shown) so that the insulating film sidewall 15a is not formed and the insulating film 15 remains as it is.
도 1c에 도시한 바와 같이, 상기 반도체 기판(11)의 전면에 폴리 실리콘막을 증착한 후, CMP 또는 에치백 공정 등에 의한 평탄화 공정을 실시하여 셀 영역의 게이트 전극(13a) 사이에 폴리 실리콘 플러그(16)를 형성한다.As shown in FIG. 1C, a polysilicon film is deposited on the entire surface of the semiconductor substrate 11, and then a planarization process such as a CMP or etch back process is performed to form a polysilicon plug between the gate electrodes 13a of the cell region. 16).
이어, 상기 반도체 기판(11)의 페리 영역에 잔류하는 폴리 실리콘막은 셀 영역을 포토레지스트로 마스킹한 후 건식 식각으로 제거한다.Subsequently, the polysilicon film remaining in the ferry region of the semiconductor substrate 11 is removed by dry etching after masking the cell region with a photoresist.
이때 상기 반도체 기판(11)에 잔류하는 폴리 실리콘막을 제거하기 위한 건식 식각시 절연막(15)의 측면에 형성된 폴리 실리콘막은 제거되지 않고 측벽 형태로 폴리 실리콘 잔류물(16a)이 존재한다.In this case, the polysilicon layer formed on the side surface of the insulating layer 15 during dry etching to remove the polysilicon layer remaining on the semiconductor substrate 11 is not removed, and the polysilicon residue 16a exists in the form of sidewalls.
그리고 상기 반도체 기판(11)에 세정 공정을 진행하여 폴리머(도시되지 않음)를 제거한다.In addition, a cleaning process is performed on the semiconductor substrate 11 to remove the polymer (not shown).
한편, 상기 세정 공정은 NH4OH : CH3COOH : DI = 2 : 3: 20으로 혼합된 용액을 사용하여 약 80℃ 온도에서 실시하거나, TMAH 2.3wt% 용액을 사용하여 약 23℃(상온)에서 실시한다.On the other hand, the cleaning process is carried out at a temperature of about 80 ℃ using a solution mixed with NH 4 OH: CH 3 COOH: DI = 2: 3: 20, or about 23 ℃ (room temperature) using a TMAH 2.3wt% solution To be carried out in
그러나 상기와 같은 종래의 반도체 소자의 제조방법에 있어서 다음과 같은 문제점이 있었다.However, in the conventional method of manufacturing a semiconductor device as described above has the following problems.
즉, 세정 공정에 의해 페리 영역에 측벽 형태로 잔류하는 폴리 실리콘 잔류물을 완전히 제거하기가 어렵다.That is, it is difficult to completely remove the polysilicon residue remaining in the sidewall form in the ferry region by the cleaning process.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로 유기 용매제를 사용하여 폴리 실리콘 잔류물 및 폴리머를 동시에 제거함으로서 소자의 성능을 향상시키도록 한 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.Disclosure of Invention The present invention has been made to solve the above-mentioned problems, and an object of the present invention is to provide a method of manufacturing a semiconductor device, which improves device performance by simultaneously removing polysilicon residue and polymer using an organic solvent. There is this.
도 1a 내지 도 1c는 종래의 반도체 소자의 제조방법을 나타낸 공정단면도1A to 1C are cross-sectional views illustrating a method of manufacturing a conventional semiconductor device.
도 2a 내지 도 2d는 본 발명에 의한 반도체 소자의 제조방법을 나타낸 공정단면도2A through 2D are cross-sectional views illustrating a method of manufacturing a semiconductor device according to the present invention.
도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings
21 : 반도체 기판 22 : 게이트 산화막21 semiconductor substrate 22 gate oxide film
23a : 게이트 전극 24a : 캡 절연막23a: gate electrode 24a: cap insulating film
25 : 절연막 25a : 절연막 측벽25 insulating film 25a insulating film sidewall
26 : 폴리 실리콘 플러그 26a : 폴리 실리콘 잔류물26: polysilicon plug 26a: polysilicon residue
상기와 같은 목적을 달성하기 위한 본 발명에 의한 반도체 소자의 제조방법은 셀 영역과 페리 영역으로 정의된 반도체 기판상에 게이트 산화막, 도전층, 절연막을 차례로 형성하는 단계와, 상기 절연막, 도전층, 게이트 산화막을 선택적으로 제거하여 게이트 전극을 형성하는 단계와, 상기 게이트 전극의 양측면에 절연막 측벽을 형성하는 단계와, 상기 반도체 기판의 셀 영역의 게이트 전극 사이에 폴리 실리콘 플러그를 형성하는 단계와, 상기 반도체 기판의 셀 영역을 마스킹하고 페리 영역의 폴리 실리콘막을 제거하는 단계와, 상기 반도체 기판의 셀 영역을 마스킹하고 디메틸아세트아마이드(DMAC) + H2O + 40%NH4F를 혼합한 유기 용매로 페리 영역의 절연막 측면에 잔류하는 폴리 실리콘막 및 폴리머를 유기 용매로 제거하는 단계를 포함하여 형성함을 특징으로 한다.The semiconductor device manufacturing method according to the present invention for achieving the above object comprises the steps of sequentially forming a gate oxide film, a conductive layer, an insulating film on a semiconductor substrate defined by a cell region and a ferry region, and the insulating film, conductive layer, Selectively removing a gate oxide film to form a gate electrode, forming an insulating film sidewall on both sides of the gate electrode, forming a polysilicon plug between the gate electrode in the cell region of the semiconductor substrate, and Masking the cell region of the semiconductor substrate and removing the polysilicon film of the ferry region; and masking the cell region of the semiconductor substrate and mixing dimethylacetamide (DMAC) + H 2 O + 40% NH 4 F with an organic solvent. And removing the polysilicon film and polymer remaining on the insulating film side of the ferry region with an organic solvent. And a gong.
이하, 첨부된 도면을 참고하여 본 발명에 의한 반도체 소자의 제조방법을 상세히 설명하면 다음과 같다.Hereinafter, a method of manufacturing a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.
도 2a 내지 도 2d는 본 발명에 의한 반도체 소자의 제조방법을 나타낸 공정단면도이다.2A to 2D are cross-sectional views illustrating a method of manufacturing a semiconductor device according to the present invention.
도 2a에 도시한 바와 같이, 셀(cell) 영역과 페리(peri) 영역으로 정의된 반도체 기판(21)상에 게이트 산화막(22), 폴리 실리콘막(23), 절연막(24)을 차례로 증착한다.As shown in FIG. 2A, the gate oxide film 22, the polysilicon film 23, and the insulating film 24 are sequentially deposited on the semiconductor substrate 21 defined by the cell region and the peri region. .
여기서 상기 폴리 실리콘막(23)상에는 텅스텐막 또는 텅스텐 실리사이드막을 증착할 수도 있다.A tungsten film or a tungsten silicide film may be deposited on the polysilicon film 23.
도 2b에 도시한 바와 같이, 포토 및 식각공정을 통해 상기 절연막(24), 폴리 실리콘막(23), 게이트 절연막(22)을 선택적으로 제거하여 캡 절연막(24a) 및 게이트 전극(또는 워드 라인)(23a)을 형성한다.As shown in FIG. 2B, the insulating film 24, the polysilicon film 23, and the gate insulating film 22 are selectively removed through a photo and etching process to form a cap insulating film 24a and a gate electrode (or word line). 23a is formed.
이어, 상기 캡 절연막(24a) 및 게이트 전극(23a)을 포함한 반도체 기판(21)의 전면에 절연막(25)을 형성한 후, 전면에 에치백 공정을 실시하여 상기 캡 절연막(24a) 및 게이트 전극(23a)의 양측면에 절연막 측벽(25a)을 형성한다.Subsequently, after the insulating film 25 is formed on the entire surface of the semiconductor substrate 21 including the cap insulating film 24a and the gate electrode 23a, an etch back process is performed on the entire surface to form the cap insulating film 24a and the gate electrode. The insulating film side wall 25a is formed in both sides of 23a.
여기서 상기 페리 영역은 포토레지스트(도시되지 않음)에 의해 마스킹함으로서 절연막 측벽(25a)이 형성되지 않고 절연막(25)이 그대로 잔류한다.Here, the ferry region is masked by a photoresist (not shown), so that the insulating film sidewall 25a is not formed and the insulating film 25 remains as it is.
도 2c에 도시한 바와 같이, 상기 반도체 기판(21)의 전면에 폴리 실리콘막을 증착한 후, CMP 또는 에치백 공정 등에 의한 평탄화 공정을 실시하여 셀 영역의 게이트 전극(23a) 사이에 폴리 실리콘 플러그(26)를 형성한다.As shown in FIG. 2C, a polysilicon film is deposited on the entire surface of the semiconductor substrate 21, and then a planarization process such as a CMP or etch back process is performed to form a polysilicon plug between the gate electrodes 23a in the cell region. 26).
이어, 상기 반도체 기판(21)의 셀 영역으로 포토레지스트(도시되지 않음)로 마스킹 한 후 건식 식각으로 페리 영역에 잔류하는 폴리 실리콘막을 제거한다.Subsequently, after masking the photoresist (not shown) to the cell region of the semiconductor substrate 21, the polysilicon layer remaining in the ferry region is removed by dry etching.
이때 상기 반도체 기판(21)의 페리 영역에 잔류하는 폴리 실리콘막을 제거할 때 절연막(25)의 측면에 형성된 폴리 실리콘막이 제거되지 않고 측벽 형태로 폴리실리콘 잔류물(26a)이 존재한다.In this case, when the polysilicon film remaining in the ferry region of the semiconductor substrate 21 is removed, the polysilicon residue 26a in the sidewall form exists without removing the polysilicon film formed on the side surface of the insulating film 25.
도 2d에 도시한 바와 같이, 상기 반도체 기판(21)에 포토레지스트(27)를 도포한 후, 노광 및 현상공정으로 셀 영역만 마스킹 되도록 포토레지스트(27)를 패터닝한다.As shown in FIG. 2D, after the photoresist 27 is applied to the semiconductor substrate 21, the photoresist 27 is patterned so that only the cell region is masked by the exposure and development processes.
이어, 상기 패터닝된 포토레지스트(27)를 마스크로 이용하여 유기 용매를 30 ~ 50℃의 온도로 하여 폴리 실리콘 잔류물(26a) 및 폴리머(도시되지 않음)를 제거한다.The patterned photoresist 27 is then used as a mask to remove polysilicon residue 26a and polymer (not shown) at an organic solvent at a temperature of 30-50 ° C.
여기서 상기 유기 용매는 디메틸아세트아마이드(DMAC) + H2O + 40%NH4F를 혼합한 용매이다.The organic solvent is a solvent in which dimethylacetamide (DMAC) + H 2 O + 40% NH 4 F is mixed.
이상에서 설명한 바와 같이 본 발명에 의한 반도체 소자의 제조방법은 다음과 같은 효과가 있다.As described above, the method for manufacturing a semiconductor device according to the present invention has the following effects.
즉, 페리 영역의 폴리 실리콘막을 플라즈마 에칭으로 제거한 후에 잔류한 폴리 실리콘 잔류물을 유기 용매로 제거함으로서 소자의 성능을 향상시킬 수 있다.That is, the performance of the device can be improved by removing the polysilicon residue remaining after removing the polysilicon film in the ferry region by plasma etching.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000068105A KR100357190B1 (en) | 2000-11-16 | 2000-11-16 | method for manufacturing of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000068105A KR100357190B1 (en) | 2000-11-16 | 2000-11-16 | method for manufacturing of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020038055A KR20020038055A (en) | 2002-05-23 |
| KR100357190B1 true KR100357190B1 (en) | 2002-10-19 |
Family
ID=19699397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000068105A KR100357190B1 (en) | 2000-11-16 | 2000-11-16 | method for manufacturing of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100357190B1 (en) |
-
2000
- 2000-11-16 KR KR1020000068105A patent/KR100357190B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020038055A (en) | 2002-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6028001A (en) | Methods of fabricating contact holes for integrated circuit substrates by etching to define a sidewall and concurrently forming a polymer on the sidewall | |
| KR20040002299A (en) | Manufacturing Method of Semiconductor Device | |
| JP2006509375A (en) | Multilayer gate stack | |
| KR100357190B1 (en) | method for manufacturing of semiconductor device | |
| KR20050011203A (en) | Method of forming plug of semiconductor device | |
| KR100265847B1 (en) | Method for forming charge storage electrode of semiconductor device | |
| KR100304946B1 (en) | Method for manufacturing semiconductor device | |
| KR100376986B1 (en) | Manufacturing method for semiconductor device | |
| KR100226778B1 (en) | The manufacturing method of semiconductor device | |
| KR100383761B1 (en) | Method for removing polymer of semiconductor device | |
| KR100321758B1 (en) | Method for fabricating semiconductor device | |
| KR100265853B1 (en) | A method for fabrication of semiconductor device | |
| KR100342828B1 (en) | Method of forming a storage node in a semiconductor device | |
| KR100386625B1 (en) | method for manufacturing of semiconductor device | |
| KR100447261B1 (en) | Method for manufacturing semiconductor device using nitride layer as etch stop layer | |
| KR100320437B1 (en) | method for manufacturing of semiconductor device | |
| KR100400321B1 (en) | A method for forming of a semiconductor device | |
| KR100255005B1 (en) | Manufacturing method of semiconductor device | |
| KR100265340B1 (en) | Method of fabricating semiconductor device | |
| KR100338814B1 (en) | Method for manufacturing a semiconductor device | |
| KR20040001227A (en) | method for fabricating capacitor | |
| KR100277875B1 (en) | Capacitor Manufacturing Method | |
| KR100332647B1 (en) | Method of forming a contact hole in a semiconductor device | |
| KR20000044949A (en) | Method for fabricating gate electrode | |
| KR100638743B1 (en) | Method for manufacturing capacitor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090922 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |