KR100356820B1

KR100356820B1 - 발진기 회로

Info

Publication number: KR100356820B1
Application number: KR1020000009466A
Authority: KR
Inventors: 오명규
Original assignee: 주식회사 하이닉스반도체
Priority date: 2000-02-25
Filing date: 2000-02-25
Publication date: 2002-10-18
Also published as: KR20010084430A

Abstract

본 발명은 외부 수정 발진기의 클럭 주파수에 따라 엠프(Amplifier)의 게인(Gain)을 가변시킴으로써 넓은 대역의 외부 수정 발진기를 사용할 수 있으며, 엠프의 게인과 외부 수정 발진기의 부정합(mismatching)으로 인해 발생할 수 있는 발진 이상을 방지할 수 있도록 가변 엠프 게인을 가진 발진기 회로에 관한 것이다.

이를 위해, 본 발명의 발진기 회로는 외부 수정발진기의 출력을 엠프를 통하여 증폭하여 안정된 전압과 주파수의 클럭을 발생시키는 발진기 회로에 있어서,

엠프의 게인을 조절하는 가변 저항부와; 엠프로부터 출력된 클럭의 주파수에 따라 가변 저항부의 저항 값을 조절하는 제어신호를 발생시키는 제어부를 추가로 구비하여 이루어지며,

이에 따라, 외부 수정 발진기의 클럭 주파수에 따라 엠프의 게인을 적절한 값으로 가변시킴으로써 넓은 주파수 대역의 외부 수정 발진기를 사용할 수 있으며, 엠프의 게인과 외부 수정 발진기의 부정합으로 인해 민감하게 발생할 수 있는 이상 발진 현상을 방지할 수 있는 효과가 있다.

Description

발진기 회로{Oscillator Circuit}

본 발명은 외부 수정 발진기의 출력을 엠프를 통하여 증폭하여 안정된 전압과 주파수의 클럭을 발생시키는 발진기 회로에 관한 것으로, 특히 외부 수정 발진기의 클럭 주파수에 따라 엠프(Amplifier)의 게인(Gain)을 가변시킴으로써 넓은 주파수 대역의 외부 수정 발진기를 사용할 수 있으며, 엠프의 게인과 외부 수정 발진기의 부정합(mismatching)으로 인해 발생할 수 있는 이상 발진 현상을 방지할 수 있도록 가변 게인을 가진 엠프를 구비한 발진기 회로에 관한 것이다.

일반적으로, 수정 발진기를 이용한 발진기 회로는 고정된 게인을 가진 엠프를 사용하여 일정한 클럭을 발생시키도록 구성된다.

도1은 CMOS 엠프를 사용한 종래의 발진기 회로를 도시한 회로도이다.

종래의 발진기 회로는, 도1에 도시한 바와 같이, 수정 발진기(XTAL)와; 이 수정 발진기(XTAL)로부터 출력된 클럭신호를 입력받아 증폭하여 안정된 구형파의 클럭을 발생시키는 엠프(1)와; 이 엠프(1)의 입력단(A노드)과 출력단(B노드) 사이에 연결된 피드백(feedback) 저항(R)과; 수정 발진기(XTAL) 양단과 접지사이에 각각 연결된 캐패시터(C1, C2)로 이루어진다.

이와 같은 CMOS 인버터를 이용한 발진기 회로에서는, 엠프(1) 즉, CMOS 인버터(1)의 논리 임계전압(Vth-L)을 전원 전압(VDD)의 절반(VDD/2)이 되도록 구성하는 것이 일반적이다.

그리고, 피드백 저항(R)은 바이어스용으로서, 파이()형으로 결합되어 CMOS 인버터(1)에 부하가 가볍게 되기 때문에 그 출력단(B노드)에는 이상에 가까운 구형파가 나타나고 A노드의 전압은 사인파가 된다.

또한, 두 캐패시터(C1, C2)는 위상 보정용으로서, 캐패시터(C1, C2)와 피드백 저항(R)의 용량을 적당히 선택함으로써 A노드에 나타나는 사인파는 0~VDD 까지의진폭이 매우 좋은 사인 커브로 되어 비교적 안정적으로 동작하게 된다.

물론, 노드 B와 노드 C사이에 수동 저항소자를 연결하여 CMOS 인버터(1)의 출력전류를 제한하고, B 노드의 전압 신호를 또 다른 인버터를 이용하여 한번 더 정형하면 더욱 좋은 출력 파형을 얻을 수 있다.

이상과 같은 종래의 발진기 회로는, 전력이 인가되면 외부 수정 발진기(XTAL)가 발진을 시작하고 nMOS 트랜지스터(NM)와 pMOS 트랜지스터(PM)로 구성된 엠프(1)에서 외부 수정 발진기(XTAL)의 출력을 고정된 게인으로 증폭시켜 일정시간이 경과된 후부터 안정된 주파수의 클럭을 발생시키게 된다.

그러나, 이상에서 설명한 바와 같은, 종래의 발진기 회로는 엠프의 증폭 게인이 일정한 값으로 고정되어 있으므로 한정된 클럭 주파수의 외부 수정 발진기에서만 안정된 전압과 주파수의 클럭을 발생시킬 수 있게되고, 따라서 이미 고정된 게인 값의 협소한 적용 범위를 벗어나는 수정 발진기에 대해서는 사용할 수 없으며 또 기타의 이유로 외부 수정 발진기와 엠프사이에 부정합이 발생되는 경우 매우 민감하게 이상 발진 현상을 일으키는 문제점이 있었다.

따라서, 본 발명은 이러한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 외부 수정 발진기의 클럭 주파수에 따라 엠프의 게인(Gain)을 가변시킴으로써 넓은 주파수 대역의 외부 수정 발진기를 사용할 수 있으며, 엠프의 게인과 외부 수정 발진기의 부정합으로 인해 민감하게 발생할 수 있는 이상 발진 현상을 방지할 수 있는 발진기 회로를 제공하는데 그 목적이 있다.

이와 같은 목적을 달성하기 위한 본 발명은 외부 수정발진기의 출력을 엠프를 통하여 증폭하여 안정된 전압과 주파수의 클럭을 발생시키는 발진기 회로에 있어서,

엠프의 게인을 조절하는 가변 저항부와; 엠프로부터 출력된 클럭의 주파수에 따라 가변 저항부의 저항 값을 조절하기 위한 제어신호를 발생시키는 제어부를 포함하여 구성함으로써 외부 수정 발진기의 클럭 주파수에 따라 엠프의 게인이 자동 가변되도록 이루어진다.

도 1 은 종래 발진기 회로의 구성을 도시한 회로도.

도 2 는 본 발명에 따른 발진기 회로의 구성을 도시한 회로도.

* 도면의 주요 부분에 대한 부호의 설명 *

10: 엠프 20: 풀-업 저항부

30: 풀- 다운 저항부 40: 제어부

50: 필터링부 51: 제1 하이-패스 필터

52: 제2 하이-패스 필터 53: 제3 하이-패스 필터

60: 제어신호 발생부 61: 제1 래치부

62: 제2 래치부 63: 제3 래치부

XTAL1: 외부 수정 발진기 R1: 피드백 저항

C3, C4: 캐패시터 INV1~3: 인버터

이하, 첨부한 도2를 참조하여 본 발명에 따른 발진기 회로의 기술적 구성 및 동작을 설명한다.

도2는 본 발명에 따른 발진기 회로의 실시예를 도시한 회로도이다.

본 발명에 따른 발진기 회로는, 도1에 도시한 바와 같은, 종래의 발진기 회로에 엠프(10)의 게인을 조절하는 가변 저항부(20, 30)와; 엠프(10)로부터 출력된 클럭의 주파수에 따라 가변 저항부(20, 30)의 저항 값을 조절하기 위한 제어신호를 발생시키는 제어부(40)를 추가로 구비하여 이루어진다.

본 발명의 가변 저항부(20, 30)는 엠프(10), 즉 CMOS 인버터(10)의 전원전압(VDD) 인가단에 병렬로 결합된 N개의 스위칭 부하소자로 이루어진 풀-업 저항부(20)와; CMOS 인버터(10)의 기저전압(VSS) 인가단에 병렬로 결합된 N개의 스위칭 부하소자로 이루어진 풀-다운 저항부(30)로 이루어진다.

도2는 본 발명의 구성 및 동작을 설명하기 위해 도시한 회로도로서, 편의상 3개의 스위칭 부하소자로 구성된 실시예를 도시하였다.

풀-업 저항부(20)를 이루고 있는 스위칭 부하소자들은, 도2에 도시된 바와 같이, 3개의 pMOS 트랜지스터(PM1, PM2, PM3)가 이용되며, 각 pMOS 트랜지스터(PM1, PM2, PM3)의 게이트 입력신호는 인버터(INV1, INV2, INV3)를 거처 입력되도록 구성된다. 그리고, 풀-다운 저항부(30)를 이루고 있는 스위칭 부하소자들 역시 3개의 nMOS 트랜지스터(NM1, NM2, NM3)로 이루어진다.

따라서, 3개의 nMOS 트랜지스터(NM1, NM2, NM3) 중에서 어느 하나, 둘 혹은 세 개 모두의 nMOS 트랜지스터가 턴-온 되느냐에 따라 풀-다운 저항부(30)의 저항 값이 달라지게 된다. 이러한 선택적 스위칭 동작에 의한 저항 값의 변화는 pMOS 트랜지스터들로 이루어진 풀-업 저항부(20)의 경우도 동일하다.

본 발명의 제어부(40)는 CMOS 인버터로 이루어진 엠프(10)로부터 출력된 클럭을 입력받아 서로 다른 제한된 주파수 영역의 신호만을 출력하는 N개의 주파수 필터(51, 52, 53)로 이루어진 필터링부(50)와; 이 필터링부(50)의 각 주파수 필터(51, 52, 53) 출력신호를 입력받아, 주파수 필터(51, 52, 53)로부터 클럭신호가 입력되는 경우 풀-업 저항부(20)와 풀-다운 저항부(30)의 각 스위칭 부하소자(NM1~NM3, PM1~PM3)를 턴-온 시키는 제어신호를 각각 발생시키는 N개의 래치부(61, 62, 63)로 이루어진 제어신호 발생부(60)를 포함하여 이루어진다.

도2에서, 필터링부(50)를 이루는 3개의 주파수 필터(51, 52, 53)는, 예를 들면, 10MHz이상의 주파수 대역 신호만을 통과시키는 제1 하이-패스 필터(51: HPF1)와, 20MHz이상의 주파수 신호만을 통과시키는 제2 하이-패스 필터(52: HPF2)와, 40MHz이상의 주파수 신호만을 통과시키는 제3 하이-패스 필터(53: HPF3)로 이루어진다.

그리고, 제어신호 발생부(60)는, 도2에 도시된 바와 같이, 두 개의 래치(latch)를 이용하여 각 하이-패스 필터(51, 52, 53)로부터 클럭신호가 입력되는 경우 "하이" 레벨의 제어신호를 출력하는 3개의 래치부(61, 62, 63)로 이루어진다. 이 같은 동작은 각 래치(latch)를 D플립플롭 등으로 데이터와 클럭을 공통으로 입력받도록 구성하므로써 용이하게 구현할 수 있다.

따라서, 엠프(10)로부터 주파수가 10MHz이상 20MHz이하의 클럭이 출력되는 경우에는 제1 하이-패스 필터(51)로부터 클럭신호가 출력되어 제어신호 발생부(60)를 통하여 출력된 제어신호는 제1 nMOS 및 제1 pMOS 트랜지스터(NM1, PM1)를 턴-온 시켜 풀-다운 저항부(30)와 풀-업 저항부(20)의 저항 값을 낮추게된다.

그리고, 엠프(10)로부터 주파수가 20MHz이상 40MHz이하의 클럭이 출력되는 경우에는 제1, 제2 하이-패스 필터(51, 52)로부터 클럭신호가 출력되어 제어신호 발생부(60)를 통하여 출력된 제어신호는 제1 nMOS 및 제1 pMOS 트랜지스터(NM1, PM1)와 제2 nMOS 및 제2 pMOS 트랜지스터(NM2, PM2)를 턴-온 시켜 풀-다운 저항부(30)와 풀-업 저항부(20)의 저항 값을 상대적으로 더욱 낮추게된다.

또, 엠프(10)로부터 주파수가 40MHz이상의 클럭이 출력되는 경우에는 제1, 제2, 제3 하이-패스 필터(51, 52, 53)로부터 클럭신호가 출력되어 제어신호 발생부(60)를 통하여 출력된 제어신호는 제1 nMOS 및 제1 pMOS 트랜지스터(NM1, PM1)와 제2 nMOS 및 제2 pMOS 트랜지스터(NM2, PM2)와 제3 nMOS 및 제3 pMOS 트랜지스터(NM3, PM3)를 턴-온 시켜 풀-다운 저항부(30)와 풀-업 저항부(20)의 저항 값을 상대적으로 더욱 더 낮추게된다.

즉, 본 발명은 전력이 인가되어 수정 발진기(XTAL1)가 발진을 시작하고 엠프(10)에서는 이 수정 발진기(XTAL1)에서 발진된 신호를 증폭하여 일정한 클럭신호를 발생시키게 된다. 이 경우, 예를 들어, 외부 수정 발진기의 발진 신호의 주파수가 24MHz라면, 제1 및 제2 하이-패스 필터(51, 52)는 클럭신호를 출력하게되고, 제3 하이-패스 필터(53)는 클럭신호를 출력할 수 없게 된다. 따라서, 제1 및 제2 래치부(61, 62)는 "하이" 레벨의 제어신호를 출력하여 제1 및 제2 nMOS트랜지스터(NM1, NM2)와 제1 및 제2 pMOS트랜지스터(PM1, PM2)를 각각 턴-온 시키게되고, 제3 래치부(63)는 "로우" 레벨의 제어신호를 출력하여 제3 nMOS 및 제3 pMOS트랜지스터(NM3, PM3)를 턴-오프 시키게 되어 풀-업 저항부(20)의 저항 값과 풀-다운 저항부(30)의 저항 값을 24MHz의 클럭 주파수에 적합하도록 엠프(10)의 게인을 가변 조절할 수 있게된다.

이상에서 설명한 바와 같이, 본 발명에 따른 발진기 회로는 외부 수정 발진기의 클럭 주파수에 따라 엠프의 게인(Gain)을 적절한 값으로 가변시킴으로써 넓은 주파수 대역의 외부 수정 발진기를 사용할 수 있으며, 엠프의 게인과 외부 수정 발진기의 부정합으로 인해 민감하게 발생할 수 있는 이상 발진 현상을 방지할 수 있는 효과가 있다.

Claims

삭제
삭제
발진자를 구비한 발진기 회로에 있어서,

상기 발진자의 양단에 입출력단자가 연결되고, 상기 발진자에서 생성된 클록 신호를 소정 게인으로 증폭하여 출력하는 발진용 엠프와,

상기 엠프의 게인을 조절하는 가변 저항부와,

상기 엠프로부터 출력된 클록의 주파수에 따라 상기 가변 저항부의 저항값을 조절하는 제어신호를 발생시키는 제어부를 포함하며,

상기 가변 저항부는

상기 엠프의 전원전압 인가단과 전원 단자 사이에 병렬로 연결된 N개의 스위칭 부하 소자로 이루어진 풀업 저항부와,

상기 엠프의 기저전압 인가단과 기저 단자 사이에 병렬로 연결된 N개의 스위칭 부하 소자로 이루어진 풀다운 저항부를 포함하고,

상기 제어부는

상기 엠프로부터 출력된 클록 신호를 모두 수신하고, 서로 다른 주파수 대역 특성을 갖는 N개의 주파수 필터로 이루어진 주파수 필터링부와,

상기 주파수 필터링부의 출력 신호를 수신하고, 이를 이용하여 상기 풀업 저항부 및 풀다운 저항부의 스위칭 부하 소자를 턴온 또는 턴오프시키는 제어신호를 생성하는 래치부를 포함하는

것을 특징으로 하는 발진기 회로.