KR100355636B1

KR100355636B1 - 인듐갈륨알소나이드 콜렉터 에이치비티의 에피택시얼구조

Info

Publication number: KR100355636B1
Application number: KR1020000011957A
Authority: KR
Inventors: 송종인
Original assignee: 광주과학기술원
Priority date: 2000-03-10
Filing date: 2000-03-10
Publication date: 2002-10-11
Also published as: KR20010088769A

Abstract

본 발명은 GaAs 계열 이중접합 쌍극성 트랜지스터(HBT: Heterojunction Bipolar Transitor)의 볼리스틱 콜렉터(Ballistic Collector) 구조에 있어서, 콜렉터 구조에 전자발사구조를 형성하고 전자의 속도 특성을 향상시키는 InGaAs 콜렉터 HBT의 에피택시얼 구조(Epitaxial Structure)에 관한 것이다.

HBT의 속도특성을 향상시키기 위하여 기존의 GaAs 계열 볼리스틱 콜렉터 HBT 구조에서 낮은 불순물 도핑의 그레이딩된 In_xGa_1-xAs 콜렉터를 이용하여 전자발사구조를 형성시켜 기존의 볼리스틱 콜렉터 HBT 구조에서 사용하는 고 불순물 농도 n+콜렉터층과 p++베이스 사이의 pn 접합에 의해 발생되는 항복전압의 감소현상을 줄이고 In_xGa_1-xAs 콜렉터층 내에서 전자의 속도특성을 향상시키는 효과가 있다.

Description

인듐갈륨알소나이드 콜렉터 에이치비티의 에피택시얼 구조{Epitaxial structure of HBT with InGaAs collector}

일반적으로 이중접합 쌍극성 트랜지스터(이하, HBT라 한다)는 바이폴라 트랜지스터의 이미터에 베이스보다도 대역 갭 (band gap)이 큰 결정 재료를 사용한 것이다. 이미터의 캐리어 농도를 낮게 억제하여 이미터-베이스 간의 정전 용량을 작게 하고, 또 베이스를 얇게 하는 동시에 캐리어 농도를 높게 하여 저항값을 낮춤으로써 시상수(Time-Constant)를 작게 억제하여 트랜지스터 동작을 고속화하고, 차단 주파수도 높게 할 수 있다.

상기에 제시된 HBT관련 기술은 AlGaAs/GaAs HBT가 가장 대표적이고 진보된 기술이고, 일반적인 AlGaAs/GaAs HBT 소자의 에피택시얼 구조는 [표 1a]에 나타나 있다.

층이름	물질	불순물 농도	층 두께(nm)
에미터	GaAs	n~1×10¹⁹/cm3	100
에미터	Al_0.25Ga_0.75As	n~5×10¹⁷/cm3	200
스페이서	GaAs	undoped	2
베이스	GaAs	p~1×10²⁰/cm3	70
n-콜렉터	GaAs	n~5×10¹⁶/cm3	400
서브콜렉터	GaAs	n~8×10¹⁸/cm3	400
기판	GaAs	Semi-insulating

위의 일반적인 AlGaAs/GaAs HBT 소자의 에피택시얼 구조의 속도 특성은 전자가 에미터로부터 콜렉터에 전달되는 시간인 에미터 콜렉터 지연시간(τ_ec)로 표현될 수 있는데, 이 지연시간은 τ_ec= τ_e+ τ_b+ τ_c+τ_scc로 표현된다. 여기에서 τ_e는 에미터-베이스 접합을 충방전할 때 걸리는 시간, τ_b는 전자가 베이스를 지나가는데 걸리는 시간, τ_c는 베이스-콜렉터 접합을 충방전할 때 걸리는 시간, τ_scc는 전자가 콜렉터를 지나가는데 걸리는 시간이다.

전체 지연시간들 중 τ_scc의 크기는 상당한 부분을 차지하고 있으면 HBT의 최대 동작속도를 증가시키기 위해 τ_scc값을 줄이려는 노력이 진행되고 있다.

τ_scc값을 줄이려는 노력의 일환으로 사용되는 Ballistic 콜렉터 HBT 소자의 에피택시얼 구조는 [표 1b]에 나타나 있다.

층이름	물질	불순물 농도	층 두께(nm)
에미터	GaAs	n~1×10¹⁹/cm³	100
에미터	Al_0.25Ga_0.75As	n~5×10¹⁷/cm³	200
스페이서	GaAs	undoped	2
베이스	GaAs	p~1×10²⁰/cm³	70
n+콜렉터(1)	GaAs	n~5×10¹⁸/cm³	10
n-콜렉터(2)	GaAs	n~5×10¹⁶/cm³	200
p+콜렉터(3)	GaAs	n~5×10¹⁸/cm³	10
n+콜렉터(4)	GaAs	n~5×10¹⁸/cm³	10
n-콜렉터	GaAs	n~5×10¹⁶/cm³	100
서브콜렉터	GaAs	n~8×10¹⁸/cm³	400
기판	GaAs	Semi-insulating

위의 Ballistic 콜렉터 HBT 소자의 에피택시얼 구조는 전자가 콜렉터를 지나가는 속도를 단축시키는 구조로서 이미 그 속도 향상의 특성이 입증되었다.

일반적인 AlGaAs/GaAs HBT 의 GaAs 콜렉터 내에서는 전계가 임계전계 (critical electric field)인 3kV/cm 이상으로 걸리게 될 경우 transferred electron 효과 (전자가 높은 에너지를 받아 전자이동도가 낮은 에너지 밴드로 천이 되는 현상)때문에 전자의 속도가 감소하여 τ_scc값이 증가하고 결과적으로 전체적인 HBT의 속도 특성이 저하된다.

또한, Ballistic 콜렉터 구조는 이러한 현상을 방지하기 위하여 표 1b에 나타난 바와 같이 결정층 p+콜렉터(3)와, n+콜렉터(4)에 의해 형성되는 p+/n+ 접합을 이용하여 도 1에 도시된 것과 같은 에너지 다이어그램을 형성시킨다.

도 1은 일반적인 콜렉터 구조와 Ballistic 콜렉터 구조 HBT의 베이스/콜렉터 접합 콘덕션 밴드(conduction band) 에너지 다이어 그램을 비교해주는 그림이다.

도 1을 참조하여 설명하면, 실선과 점선으로 표시된 곡선 중 실선은 Ballistic 콜렉터 구조를 나타내고, 점선은 일반적인 콜렉터 구조를 나타낸다. 일반적인 콜렉터 구조에서 콜렉터 내에 걸리는 전계의 크기는 HBT가 동작하는 대부분의 바이어스 조건에서 임계전계값을 초과하며 앞에서 설명한 transferred electron 효과에 의해 전자의 속도가 오히려 감소한다. 그러나 위의 표 1b의 p+콜렉터(3)와, n+콜렉터(4)에 의해 형성되는 p+/n+ 접합을 이용하는 Ballistic 콜렉터 구조는 콜렉터 내에 걸리는 전계가 임계전계 이하로 걸리게 함으로써 전자의 속도를 높게 유지시킨다. 또한 이 구조에는 표 1b의 결정층 n+콜렉터(1)은 도 1에 나타난 것과 같은 전자발사구조(electron launching structure)가 있으며 이 구조는 베이스와 콜렉터 접합 부분에 콘덕션 밴드의 에너지차 △Ec를 만들어 베이스에서 콜렉터로 넘어가는 전자가 초입에서부터 △Ec에 해당되는 운동에너지를 갖고 높은 속도로 콜렉터를 지나갈 수 있게 한다. 일반적인 HBT 구조에서는 이러한 전자발사 구조가 없어서 베이스와 콜렉터 접합 부분의 콘덕션 밴드의 에너지차 △Ec가 0이므로 전자가 낮은 속도에서부터 출발하여 점점 가속되므로 전자의 평균속도가 Ballistic 구조에 비하여 작다.

상기와 같은 Ballistic 콜렉터 HBT 에피택시얼 구조는 베이스와 결정층 n+콜렉터가 형성하는 접합이 p++/n+ 접합이기 때문에 베이스/콜렉터 항복전압 (Breakdown Voltage)이 감소한다는 단점이 있었다.

본 발명은 상기과 같은 볼리스틱 콜렉터 HBT가 갖는 문제점을 해결하고자 제시된 것으로서, 본 발명의 목적은 낮은 에너지 밴드갭을 갖는 InGaAs 콜렉터 HBT의 결정층을 이용하여 볼리스틱 콜렉터 구조 HBT에 필요한 전자발사구조 및 낮은 전계를 갖는 콜렉터 영역을 형성시켜 주어 베이스/콜렉터 항복전압의 감소를 억제하고, 동시에 전자의 콜렉터 통과시간을 감소시켜 항복전압 특성과 속도특성을 향상시키는 InGaAs 콜렉터 HBT의 에피택시얼 구조를 제공하는데 있다.

상기 본 발명의 목적을 달성하기 위한 기술적 사상으로서, 콜렉터에 소정 불순물이 도핑되어 그레이딩된 In_xGa_1-xAs 결정층을 포함하는 InGaAs 콜렉터 HBT의 에피택시얼 구조가 제시된다.

도 1은 일반적인 콜렉터 구조와 Ballistic 콜렉터 구조를 갖는 HBT의 베이스/콜렉터 접합 콘덕션 밴드 에너지 다이어 그램

도 2는 GaAs와 InGaAs의 전자속도와 전계와의 관계를 설명하는 그래프

도 3은 스트레인된 InGaAs의 임계 두께와 In 구성비와의 관계를 설명하는 그래프

도 4a, 도 4b는 InGaAs 콜렉터 HBT의 베이스/콜렉터 접합의 에너지 밴드 다이어그램

도 5a, 도 5b, 도 5c는 패턴된 기판을 이용해 성장한 InGaAs 콜렉터 HBT 에피택시얼 구조와 제작된 소자구조를 나타내는 예시도

도 6은 유전체 마스크를 사용한 선택적 성장법을 이용하여 제작된 InGaAs 콜렉터 HBT 에피택시얼 구조와 제작된 소자구조를 나타내는 예시도

<도면 및 표의 주요 부분에 대한 부호의 설명>

1, 4, 8 : n+콜렉터 2, 9 : n-콜렉터

3, 7 : p+콜렉터 5 : 에미터 캡/에미터, 베이스, 스페이서

6 : 그레이딩층 10, 60 : 서브콜렉터

12 : HBT 에피택시얼 성장용 패턴

15 : 메사 20 : 트렌치

25 : 기판 30 : 에미터

35 : 에미터 오믹 40 : 베이스

45 : 베이스 오믹 50 : 콜렉터

55 : 콜렉터 오믹 65 : 유전체

70 : InGaAs 콜렉터 HBT 구조 75 : 유전체 패턴

이하에서는 본 발명의 실시예의 구성 및 작용에 관하여 첨부된 도면을 참조하여 설명하기로 한다.

도 2는 GaAs와 InGaAs의 전자속도와 전계와의 관계를 비교 설명하는 그래프이다.

도 3은 결정성장 방법에 따른 InGaAs의 임계 두께와 In 구성비와의 관계를 설명하는 그래프이다.

일반적으로, 표 1에 나타난 결정층 p+콜렉터(3)은 전자발사구조를 형성하여 △Ec를 형성시켜주는 역할을 하며 본 발명에서는 낮은 에너지 밴드갭(Band Gap) 에너지를 갖는 In_xGa_1-xAs를 이용하여 전자발사구조를 형성한다. In_xGa_1-xAs의 에너지 밴드갭은 Eg = 0.324 + 0.7(1-x) + 0.4(1-x)²이고, GaAs와의 밴드갭 에너지차는 △Eg = 1.5x + 0.4x²이며, 콘덕션 밴드 에너지 차이는 △Ec - 0.8×△Eg이므로 x값을 적절히 조절하여 원하는 크기의 △Ec값을 형성시킬 수 있다.

또한 그레이딩이 된 In_xGa_1-xAs 층을 이용할 경우 도 4b에 나타난 바와 같이 낮은 전계를 갖는 콜렉터 영역이 형성됨을 알 수 있는데 기존의 볼리스틱 콜렉터 구조에서는 이 영역을 형성하기 위하여 위의 표 1b의 p+콜렉터(3)와, n+콜렉터(4)를 이용한 p+/n+ 접합을 이용한다. 기존의 볼리스틱 콜렉터 구조에서는 사용하는 p+/n+ 접합은 HBT의 항복전압을 낮추는 역할을 하지만, 그레이딩이 된 In_xGa_1-xAs 콜렉터 층이 x값의 변화에 따른 밴드갭 에너지의 변화에 의해 낮은 전계를 갖는 콜렉터 영역을 형성하는데 도움을 주기 때문에 본 발명의 콜렉터 구조에서는 기존의 볼리스틱 콜렉터 구조에서는 사용하는 p+/n+ 접합의 불순물 도핑 농도보다 훨씬 낮은 농도를 사용할 수 있어서 항복전압의 열화 현상을 감소시킬 수 있다.

이와 함께 In_xGa_1-xAs는 GaAs에 비하여 전자의 유효질량(m_e)이 작아서 같은 전계에 대해 더 높은 전자속도를 갖기 때문에 τ_scc값이 감소되며 결과적으로 제작되는 HBT의 속도 특성을 향상시킨다.

또한, 도 2를 참조하여 GaAs와 InGaAs의 전자속도와 전계와의 관계를 설명하면, 그래프에 나타난 바와 같이 낮은 전계에서는 In_xGa_1-xAs 내에서 전자의 속도와 최대전자속도가 GaAs에 비하여 큰 것을 알 수 있다. 그리고, 전자의 속도특성은 x 값이 증가할수록 즉, 인듐(In)의 성분비가 증가할수록 향상되는 것을 알 수 있다.

그러나, In_xGa_1-xAs를 GaAs 기판위에 성장할 때 격자상수 차이 때문에 스트레인이 발생하여 임계두께 이상의 In_xGa_1-xAs 층이 성장될 경우 디스로케이션(dislocation)과 같은 결함이 발생하여 베이스/콜렉터 접합의 누설전류가 증가하거나 In_xGa_1-xAs 내에서의 전자 속도특성이 약화되어 HBT의 성능이 오히려 저하될 가능성이 있다. 도 3에 나타난 바와 같이 In_xGa_1-xAs의 x 값이 증가할 때 격자부정합도(△a/a: a는 기판의 격자상수, △a는 기판과 결정층과의 격자상수 차이, △a/a ~ 8×x%임)는 증가하게 되며, 이에 따라 그래프에 나타난 바와 같이 디스로케이션 없이 성장할 수 있는 In_xGa_1-xAs의 임계두께 값도 감소하는 것을 알 수 있다.

실제로 HBT 구조에서 콜렉터는 제작될 HBT의 항복전압과 커패시턴스(capacitance) 특성때문에 소정 크기 이상의 두께 (일반적으로 수백 nm)가 되야 하며, 이 때문에 사용할 수 있는 In_xGa_1-xAs의 x 값은 결정성장이 가능한 In_xGa_1-xAs의 임계두께에 의해 제한을 받는다.

그러나, 위에서 설명한 바와 같이 x 값이 클수록 전자의 속도와 전자발사구조에 의해 만들어지는 에너지차(△Ec)가 커져 HBT의 속도 특성이 향상되기 때문에 x 값이 큰 In_xGa_1-xAs를 두껍게 성장할 수 있어야 한다.

일반적으로 스트레인이 된 결정층을 임계 두께보다 더 두껍게 성장할 수 있는 방법이 E.A. Fitzgerald (Nucleation mechanisms and the elimination of misfit dislocations at mismatched interface by reduction in growth area, J. Appl. Phys, vol 65, pp. 2220-2237, 1989)에 의해 보고되었는데, 식각 공정에 의해 만들어지는 작은 면적의 패턴이 형성된 기판을 이용하여 스트레인된 에피층을 성장할 경우 일반적인 방법인 패턴이 되어 있지 않는 기판을 이용하여 성장하는 경우에 비하여 10배 이상의 임계두께를 초과하는 양질의 두꺼운 스트레인된 결정층을 성장시킬 수 있다.

작은 면적의 패턴을 이용하여 임계두께를 초과하는 양질의 두꺼운 스트레인된 결정층을 성장시킬 수 있는 원리는 식각 공정에 의해 만들어진 결정면의 단차 (메사 패턴)가 디스로케이션의 전파(propagation)를 방지하는 역할을 하여 작은 패턴 외부의 넓은 면적에서 발생되는 다수의 디스로케이션들이 패턴 내부에 전파되는 것을 방지시켜 주는 것이다. 또한 위 방법과 함께 In_xGa_1-xAs 층의 인듐성분을 0 부터 x 까지 그레이딩(grading)할 경우 임계두께를 더 크게 할 수 있는 것으로 알려져 있다.

상기와 같은 원리를 이용한 본 발명에 관하여 설명하면 다음과 같다.

첫째, 전자의 속도특성을 향상시키는 과정을 설명하기 위해 표 2를 참조하여본 발명인 InGaAs 콜렉터 HBT 에피택시얼 구조에 관하여 설명하겠다.

층이름	물질	불순물 농도	층 두께(nm)
에미터 캡/에미터(5)
베이스(5)	GaAs
스페이서(5)	GaAs	undoped	2
그레이딩층(6)	In_xGa_1-xAs(x=0 > x1)	n~5×10¹⁶/cm³	100
p+콜렉터(7)	GaAs	n~1×10¹⁸/cm³	10
n+콜렉터(8)	GaAs	n~1×10¹⁸/cm³	10
n-콜렉터(9)	GaAs	n~5×10¹⁶/cm³	150
서브콜렉터(10)	GaAs	n~8×10¹⁸/cm³	400
기판	GaAs	Semi-insulating

위의 본 발명인 InGaAs 콜렉터 HBT 에피택시얼 구조에서 결정층 에미터 캡/에미터(5), 베이스(5), 스페이서(5)는 일반적인 GaAs계열 HBT의 에미터 오믹캡/에미터/베이스/스페이서 구조이며, 각각 GaAs/AlGaAs/GaAs/GaAs 또는 GaAs/InGaP/GaAs/GaAs 등이 일반적으로 사용된다.

결정층 그레이딩층(6)은 낮은 n형으로 불순물 도핑이 된 In_xGa_1-xAs 콜렉터이며, 아래에서부터 위쪽으로 인듐의 구성비가 0 으로부터 x = x1 까지 그레이딩 되어 있다.

결정층 p+콜렉터(7), n+콜렉터(8)는 일반적 Ballistic HBT 구조에서 콜렉터 전계를 임계전계(~3kV/cm)보다 낮게 만들어 주기 위한 p+/n+ 접합이며 표 1b에 나타나 있는 일반적인 볼리스틱 콜렉터 구조에서 p+콜렉터(3), n+콜렉터(4)의 불순물 농도보다 훨씬 낮은 것을 알 수 있다.

결정층 n-콜렉터(9), 서브콜렉터(10)는 일반적 Ballistic HBT 구조에서 콜렉터와 서브 콜렉터와 동일하다.

또한, 본 발명의 HBT 구조에서 베이스/콜렉터의 접합이 이루어지지 않았을 때와 접합이 이루어졌을 때의 에너지 밴드를 설명하면 다음과 같다.

도 4a, 도 4b는 InGaAs 콜렉터 HBT의 베이스/콜렉터 접합의 에너지 밴드 다이어그램이며, 도 4a와 도 4b는 각각 본 발명의 InGaAs HBT 구조의 베이스/콜렉터의 접합이 이루어지지 않았을 때와 접합이 이루어진 후 콘덕션 밴드 에너지 다이어그램을 나타낸다.

위의 도 1과 도 4b를 비교하여 알 수 있듯이 본 발명의 HBT구조는 In_xGa_1-xAs 콜렉터를 이용하여 전자발사구조를 만들어 주기 때문에 p++/n+ 접합을 이용하는 일반적인 Ballistic HBT 구조보다 높은 항복전압을 유지할 수 있다. 또한 그레이딩이 된 In_xGa_1-xAs 콜렉터 층의 사용은 낮은 전계를 갖는 콜렉터 층의 형성을 돕기 때문에 기존의 볼리스틱 콜렉터 구조에서는 사용하는 p+/n+ 접합의 불순물 도핑 농도보다 훨씬 낮은 농도를 사용할 수 있어서 항복전압의 열화 현상을 감소시킬 수 있다. 이와 함께 전자의 속도 특성이 우수한 In_xGa_1-xAs 콜렉터를 사용하기 때문에 전자의 콜렉터 통과시간 (τ_scc)를 단축시켜 HBT의 속도 특성을 향상시킨다.

둘째, 스트레인된 InGaAs의 임계두께를 향상시키는 과정을 설명하기 위해 도 5, 도 6을 참조하여 본 발명인 InGaAs 콜렉터 HBT 에피택시얼 구조에 관하여 설명하겠다.

도 5a, 도 5b, 도 5c는 패턴된 기판을 이용해 성장한 InGaAs 콜렉터 HBT 에피택시얼 구조와 제작된 소자구조를 나타내는 예시도이다.

도 6은 유전체 마스크를 사용한 선택적 성장법을 이용하여 제작된 InGaAs 콜렉터 HBT 에피택시얼 구조와 제작된 소자구조를 나타내는 예시도이다.

먼저, 도 5a, 5b, 5c를 참조하여 설명하면, In_xGa_1-xAs 콜렉터층을 일반적으로 제작되는 Ballistic 콜렉터 HBT에서 요구되는 두께 만큼 디스로케이션 없이 성장하기 위해서, 첫째, In_xGa_1-xAs 층을 그레이딩 시키고, 둘째, 두께를 패턴된 기판을 이용한 결정성장법을 이용한다.

도 5a에 예시된 것은, InGaAs 콜렉터 HBT 구조를 성장하기 위한 패턴된 기판의 평면 및 단면을 나타내는 것으로 상부에 도시된 것은 HBT 에피택시얼 성장용 패턴(12)의 평면도이고 하부의 좌측에 도시된 것은 기판(25) 위에 메사(15) 구조로 형성된 HBT 에피택시얼 성장용 패턴(12)의 단면도이고, 하부의 우측에 도시된 것은 기판(25) 위에 트렌치(15) 구조로 형성된 HBT 에피택시얼 성장용 패턴(12)의 단면도이다.

도 5b에 예시된 것은, 패턴된 기판(25) 위에 표 2에서 제시한 InGaAs 콜렉터 HBT 구조(70)를 성장시킨 에피택시얼 웨이퍼의 단면을 나타내는 것으로서 하부 좌측은 메사(15) 구조이고, 하부 우측은 트렌치(20) 구조로 성장시킨 것이다.

도 5c에 예시된 것은, 일반적인 HBT 제작공정을 거쳐 제작된 InGaAs 콜렉터HBT를 나타낸 것으로서, 하부 좌측은 메사(15) 구조로서 기판(25) 상단에 서브콜렉터(60)와, 서브콜렉터(60)의 좌측 상단의 소정 위치에 콜렉터오믹(55), 서브콜렉터(60)의 우측 상단의 소정 위치에 콜렉터(50)와, 콜렉터(50) 상단의 베이스(40)와, 베이스(40) 상단의 우측 소정 위치에 베이스오믹(45)과, 베이스(40) 상단의 좌측 소정 위치에 에미터(30)와, 에미터(30) 상단에 에미터오믹(35)로 구성된다. 하부 우측은 트렌치(20) 구조로서 이하 구성은 상기 메사(15) 구조와 동일하다.

또한, 일반적인 HBT는 에미터 오믹, 에미터 메사 식각, 베이스 오믹, 베이스 메사 식각, 서브 콜렉터 오믹, 소자 격리 식각 공정을 거쳐서 제작되며, 이 모든 과정을 거친 후 패턴 외부의 에피택시얼 구조는 모두 식각되어 없어져 자동적으로 HBT 소자의 격리가 이루어 진다.

그리고, 유전체를 마스크로 사용하여 선택적 성장방식으로 성장시킨 InGaAs 콜렉터 HBT 에피택시얼 구조에 관하여 도 6을 참조하여 설명하면, 좌측은 기판(25)위에 유전체 패턴(75)을 이용하여 형성된 유전체(65)를 마스크로 사용하여 선택적 성장된 InGaAs 콜렉터 HBT 구조(70)를 나타내며, 우측은 유전체(65)를 식각한 후 제작된 소자구조를 나타낸 것으로서 제작된 소자의 구조는 도 5c에 도시된 것과 동일하다.

상기의 모든 과정을 거쳐서 본 발명이 의도하는 대로 InGaAs 콜렉터 HBT의 에피택시얼 구조가 구현된다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정된 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변환 및 변경이 가능한 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명백할 것이다.

이상의 설명에서 알 수 있는 바와 같이, 본 발명은 HBT의 속도특성을 향상시키기 위하여, 기존의 Ballistic 콜렉터 HBT 구조에서 낮은 불순물 도핑의 그레이딩된 In_xGa_1-xAs 콜렉터를 이용하여 전자발사구조를 형성시켜 기존의 고 불순물 농도 n+콜렉터층과 p++베이스 사이의 pn 접합에 의해 발생되는 항복전압의 감소현상을 줄이는 효과와, 그레이딩이 된 In_xGa_1-xAs 콜렉터 층을 사용하여 낮은 전계를 갖는 콜렉터 층의 형성을 돕기 때문에 기존의 볼리스틱 콜렉터 구조에서는 사용하는 p+/n+ 접합의 불순물 도핑 농도보다 훨씬 낮은 농도를 사용할 수 있어서 항복전압의 열화 현상을 감소시킬 수 있는 효과가 있다. 이와 함께 전자의 속도가 높은 In_xGa_1-xAs 콜렉터층을 사용하여 제작되는 HBR의 속도 특성을 향상시키는 효과를 얻을 수 있다. 위의 향상된 항복전압과 속도특성을 본 발명의 InGaAs 콜렉터 구조의 HBT는 고 성능의 마이크로웨이브 또는 밀리미터웨이브(10 ~ 100 GHz) 대역의 무선통신용 부품 및 10Gbps급 이상의 초고속 광통신 부품에 사용될 수 있는 효과가 있다.

Claims

(삭제)
Ballistic 콜렉터 구조를 갖는 GaAs계 HBT의 에피택시얼 구조에 있어서,

콜렉터에 소정 불순물이 도핑되어 그레이딩된 In_xGa_1-xAs 결정층을 사용하여 Ballistic 콜렉터 구조의 전자발사 구조를 형성하는 것을 특징으로 하는 InGaAs 콜렉터 HBT의 에피택시얼 구조.
청구항 2에 있어서, 상기 그레이딩된 In_xGa_1-xAs 결정층은,

Ballistic 콜렉터 구조에 낮은 전계 영역을 형성시켜 일반적인 Ballistic 콜렉터 구조에서 이 영역을 형성하는데 사용하는 p+/n+ 접합의 불순물 농도를 줄일 수 있도록 하는 것을 특징으로 하는 InGaAs 콜렉터 HBT의 에피택시얼 구조.
청구항 2에 있어서, 상기 그레이딩된 In_xGa_1-xAs 결정층은,

x 값의 그래이딩되는 방향이 하단에서 상단으로 갈수록 0 에서부터 0 보다 큰 값으로 증가하는 것을 특징으로 하는 InGaAs 콜렉터 HBT의 에피택시얼 구조.
청구항 2에 있어서, 상기 그레이딩된 In_xGa_1-xAs 결정층의 불순물 도핑농도는,

대략 n ~ 5×10¹⁶/cm³인 것을 특징으로 하는 InGaAs 콜렉터 HBT의 에피택시얼 구조.
청구항 2항 내지 청구항 5항 중 어느 한항에 있어서, InGaAs 콜렉터 HBT의 에피택시얼 구조의 성장방법은,

메사(15) 구조 또는 트렌치(20) 구조로 패턴된 기판 중 어느 하나를 선택하는 것을 특징으로 하는 InGaAs 콜렉터 HBT의 에피택시얼 구조.
청구항 2항 내지 청구항 5항 중 어느 한항에 있어서, InGaAs 콜렉터 HBT의 에피택시얼 구조의 성장방법은,

유전체 패턴(75)을 이용한 재결정 성장법인 것을 특징으로 하는 InGaAs 콜렉터 HBT의 에피택시얼 구조.