KR100355602B1 - Method for manufacturing capacitor in semiconductor device - Google Patents
Method for manufacturing capacitor in semiconductor device Download PDFInfo
- Publication number
- KR100355602B1 KR100355602B1 KR1019980062467A KR19980062467A KR100355602B1 KR 100355602 B1 KR100355602 B1 KR 100355602B1 KR 1019980062467 A KR1019980062467 A KR 1019980062467A KR 19980062467 A KR19980062467 A KR 19980062467A KR 100355602 B1 KR100355602 B1 KR 100355602B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- tio
- forming
- capacitor
- semiconductor device
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체 소자의 캐패시터 형성방법에 관한 것으로, 저장전극 콘택홀을 통하여 반도체 기판상에 접속되는 저장전극을 형성하고 그 표면상부를 질화처리하여 표면에 유전율을 저하시키는 산화막의 형성을 방지한 다음, 그 상부에 구조적으로 안정된 정방정계의 격자구조를 가지며 누설전류특성이 우수하고 절연파괴전압이 우수한 (Ta2O5)1-X-(TiO2)X박막을 유전체막으로 형성하고 상기 유전체막 상부에 플레이트전극을 형성함으로써 반도체소자의 고집적화에 충분한 정전용량을 갖는 캐패시터를 형성하여 반도체소자의 고집적화를 가능하게 하는 기술이다.The present invention relates to a method of forming a capacitor of a semiconductor device, comprising forming a storage electrode connected to a semiconductor substrate through a storage electrode contact hole and nitriding the surface thereof to prevent formation of an oxide film having a low dielectric constant on the surface thereof. On top of that, a (Ta 2 O 5 ) 1-X- (TiO 2 ) X thin film having a structurally stable tetragonal lattice structure and excellent leakage current characteristic and excellent dielectric breakdown voltage is formed as a dielectric film. By forming a plate electrode on the upper side, a capacitor having a capacitance sufficient for high integration of the semiconductor device is formed, thereby enabling high integration of the semiconductor device.
Description
본 발명은 반도체소자의 캐패시터 형성방법에 관한 것으로, 특히 기존의 탄탈륨 산화막(Ta2O5) 보다 유전율이 우수한 물질로 유전체막을 형성함으로써 고집적화에 충분한 정전용량을 확보할 수 있도록 하는 기술에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a capacitor of a semiconductor device, and more particularly, to a technology for forming a dielectric film having a higher dielectric constant than a conventional tantalum oxide film (Ta 2 O 5 ) to ensure a sufficient capacitance for high integration.
반도체소자가 고집적화되어 셀 크기가 감소됨에 따라 저장전극의 표면적에 비례하는 정전용량을 충분히 확보하기가 어려워지고 있다. 더욱이, 단위셀이 하나의 모스 트랜지스터와 캐패시터로 구성되는 디램 소자는 칩에서 많은 면적을 차지하는 캐패시터의 정전용량을 크게하면서, 면적을 줄이는 것이 디램 소자의 고집적화에 중요한 요인이 된다.As semiconductor devices are highly integrated and cell sizes are reduced, it is difficult to secure a capacitance that is proportional to the surface area of the storage electrode. Furthermore, in a DRAM device having a unit cell composed of one MOS transistor and a capacitor, reducing the area while increasing the capacitance of a capacitor, which occupies a large area on a chip, is an important factor for high integration of the DRAM device.
그래서, (εo×εr×A) / T (단, εo는 진공유전율, εr은 유전막의 유전율, A는 캐패시터의 면적 그리고 T는 유전막의 두께)로 표시되는 캐패시터의 정전용량 C를 증가시키기 위하여, 유전상수가 높은 물질을 유전체막으로 사용하거나, 유전체막을 얇게 형성하거나 또는 저장전극의 표면적을 증가시키는 등의 방법을 사용하고 있다.Therefore, the capacitance C of the capacitor expressed as (ε o × ε r × A) / T (where ε o is the dielectric constant of the dielectric, ε r is the dielectric constant of the dielectric film, A is the area of the capacitor and T is the thickness of the dielectric film). In order to increase, a method of using a material having a high dielectric constant as a dielectric film, forming a thin dielectric film, or increasing the surface area of a storage electrode is used.
도 1은 종래기술에 따른 반도체소자의 캐패시터 형성방법을 도시한 단면도로서, Ta2O5박막을 유전체막으로 사용한 것을 도시한 것이다.FIG. 1 is a cross-sectional view illustrating a method of forming a capacitor of a semiconductor device according to the prior art, illustrating the use of a Ta 2 O 5 thin film as a dielectric film.
먼저, 반도체기판(31) 상부에 하부절연층(33)을 형성한다. 이때, 상기 하부절연층(33)은 소자분리절연막, 게이트산화막, 게이트전극(도시안됨) 또는 비트라인(도시안됨)이 형성하고, 비.피.에스.지. (BPSG : Boro Phospho Silicate Glass, 이하에서 BPSG 라 함) 와 같이 플로우가 잘되는 절연물질로 형성한다.First, a lower insulating layer 33 is formed on the semiconductor substrate 31. In this case, the lower insulating layer 33 is formed of a device isolation insulating film, a gate oxide film, a gate electrode (not shown) or a bit line (not shown), and the B.P.S. It is formed of an insulating material with good flow, such as (BPSG: Boro Phospho Silicate Glass, hereinafter referred to as BPSG).
그 다음에, 콘택마스크(도시안됨)를 이용한 식각공정으로 상기 반도체기판의 예정된 부분, 즉 불순물 확산영역을 노출시키는 콘택홀(35)을 형성한다.Next, an etching process using a contact mask (not shown) forms a contact hole 35 exposing a predetermined portion of the semiconductor substrate, that is, an impurity diffusion region.
그리고, 상기 콘택홀(35)을 통하여 상기 반도체기판의 예정된 부분에 접속되는 제1다결정실리콘막(37)을 소정두께 형성하고 이를 패터닝하여 저장전극을 형성한다.A first thickness of the first polysilicon layer 37 connected to a predetermined portion of the semiconductor substrate through the contact hole 35 is formed and patterned to form a storage electrode.
그리고, 전체표면상부에 표면질화막(39)을 형성한다. 이때, 상기 표면질화막(39)은 표면에 산화막이 유발되는 현상을 방지하기 위한 것이다.Then, the surface nitride film 39 is formed over the entire surface. At this time, the surface nitride film 39 is to prevent the phenomenon that the oxide film is caused on the surface.
그 다음에, 상기 표면질화막(39) 상부에 Ta2O5박막(41)을 유전체막으로 형성한다.Next, a Ta 2 O 5 thin film 41 is formed on the surface nitride film 39 as a dielectric film.
그리고, 상기 유전체막 표면에 TiN 박막(43)과 플레이트전극인 제2다결정실리콘막(45)을 형성한다.A TiN thin film 43 and a second polycrystalline silicon film 45 serving as a plate electrode are formed on the surface of the dielectric film.
여기서, 상기 유전체막인 Ta2O5박막(41)은 PECVD(Plasma Enchanced Chemical Vapor Deposition) 또는 LPCVD(Low Pressure Chemical Vapor Deposition) 방법으로 증착한다. 최근에는 단차피복비가 우수한 LPCVD 방법을 주로 사용한다.Here, the Ta 2 O 5 thin film 41 is deposited by plasma enhanced chemical vapor deposition (PECVD) or low pressure chemical vapor deposition (LPCVD). Recently, the LPCVD method which has an excellent step coverage ratio is mainly used.
그러나, 상기 Ta2O5박막(41)은 불안정한 화학양론비를 가지고 있기 때문에 Ta 와 O의 조성비 차이에 기인한 치환형 Ta 원자가 박막 내에 존재할 수 밖에 없게된다.However, since the Ta 2 O 5 thin film 41 has an unstable stoichiometric ratio, the substituted Ta atoms due to the difference in the composition ratio of Ta and O are inevitably present in the thin film.
그리고, 박막 형상시 Ta2O5박막의 전구체인 Ta(OC2H5)5의 유기물과 O2또는 N2O 가스의 반응으로 인해서 불순물인 탄소원자와 탄소화합물 및 물이 공존한다.In addition, in the form of a thin film, carbon atoms, carbon compounds, and water, which are impurities, coexist due to a reaction between an organic material of Ta (OC 2 H 5 ) 5 , which is a precursor of a Ta 2 O 5 thin film, and an O 2 or N 2 O gas.
결국, Ta2O5박막(41) 내에 불순물로 존재하는 탄소원자, 이온,래디칼(radical)로 인하여 캐패시터의 누설전류가 증가하게 되고, 유전특성이 열화되는 문제점을 내포하고 있어 사실상 Ta2O5박막을 사용하는 캐패시터를 적용하는데 큰 문제점이 있다.After all, Ta 2 O 5 thin film leakage current of the capacitor due to the carbon atom, ion, radical (radical) present as impurities in 41 is increased, it involves the problem that the dielectric property deteriorates fact Ta 2 O 5 There is a big problem in applying a capacitor using a thin film.
본 발명은 상기한 바와 같은 종래기술의 문제점을 해결하기 위하여, 유전체막인 Ta2O5박막의 증착공정시 Ti를 첨가시켜 유전상수값이 크고 구조적으로 안정된 (Ta2O5)1-X-(TiO2)X박막과 같은 삼성분계 복합체를 형성함으로써 반도체소자의 고집적화에 충분한 정전용량을 갖는 캐패시터를 형성하는 반도체소자의 캐패시터 형성방법을 제공하는데 그 목적이 있다.The present invention is to solve the problems of the prior art as described above, by adding Ti during the deposition process of the Ta 2 O 5 thin film as a dielectric film, the dielectric constant is large and structurally stable (Ta 2 O 5 ) 1-X- It is an object of the present invention to provide a method of forming a capacitor of a semiconductor device in which a capacitor having a capacitance sufficient for high integration of the semiconductor device is formed by forming a ternary composite such as a (TiO 2 ) X thin film.
도 1은 종래기술에 따른 반도체소자의 캐패시터 형성방법을 나타낸 단면도.1 is a cross-sectional view showing a capacitor forming method of a semiconductor device according to the prior art.
도 2는 본 발명의 실시예에 따른 반도체소자의 캐패시터 형성방법을 나타낸 단면도.2 is a cross-sectional view illustrating a method of forming a capacitor of a semiconductor device in accordance with an embodiment of the present invention.
*도면의 주요주분에 대한 부호의 설명** Explanation of symbols for main parts of drawing *
11,31 : 반도체기판 13,33 : 하부절연층11,31: semiconductor substrate 13,33: lower insulating layer
15,35 : 콘택홀 17,37 : 제1다결정실리콘막15,35 contact hole 17,37 first polysilicon film
19,39 : 표면질화막 21 : (Ta2O5)1-X-(TiO2)X박막19,39: Surface nitride film 21: (Ta 2 O5) 1-X- (TiO 2 ) X thin film
23,43 : TiN 박막 25,45 : 제2다결정실리콘막23,43 TiN thin film 25,45 Second polycrystalline silicon film
41 : Ta2O5박막41: Ta 2 O 5 thin film
상기 목적 달성을 위해 본 발명에 따른 반도체소자의 캐패시터 형성방법은, 반도체기판의 예정된 부분에 접속되는 제1도전체로 저장전극을 형성하는 단계와, 저장전극 표면에 표면질화막을 형성하는 단계와, 표면질화막 상부에 (Ta2O5)1-X-(TiO2)X박막으로 유전체막을 형성하는 단계와, (Ta2O5)1-X-(TiO2)X박막 상부에 TiN과 제2도전체의 적층구조로 플레이트전극을 형성하는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above object, a method of forming a capacitor of a semiconductor device according to the present invention includes forming a storage electrode with a first conductor connected to a predetermined portion of a semiconductor substrate, forming a surface nitride film on the surface of the storage electrode, and the nitride top (Ta 2 O 5) 1- X - (TiO 2) forming the X-thin dielectric film, (Ta 2 O 5) 1- X - (TiO 2) X thin film top TiN and a second challenge Forming a plate electrode in a laminated structure of the sieve.
본 발명에 따른면, LPCVD 방법을 이용하여 비정질 탄탈륨 산화막을 증착할 때 기존의 방법과 갈이 Ti 성분을 첨가하여 유전율이 큰 (Ta2O5)1-X-(TiO2)X(0≤x≤0.5)박막을 표면 화학반응을 통하여 얻을 수 있도록 하는 것이다. 여기서, (Ta2O5)1-X-(TiO2)X박막은 결합구조상 정방정계(tetragonal system)의 TiO2가 박막 내에서 탄탈륨산화막과 공유결합되어 있으므로 일반 탄탈륨산화막에 비하여 상대적으로 안정하다.In accordance with the present invention, when depositing an amorphous tantalum oxide film using the LPCVD method, a high dielectric constant (Ta 2 O 5 ) 1-X- (TiO 2 ) X (0 ≦ x≤0.5) to obtain a thin film through a surface chemical reaction. Here, the (Ta 2 O 5 ) 1-X- (TiO 2 ) X thin film is relatively stable compared to the general tantalum oxide film because TiO 2 of tetragonal system is covalently bonded to the tantalum oxide film in the thin film due to the bonding structure. .
한편, 탄탈륨산화막 자체의 불안정한 조성에 기인해 (Ta2O5)1-X-(TiO2)X박막 내에는 산소공공(oxygen vacancy) 상태의 치환형 Ta원자가 부분적으로 존재할 수 있다. 그러나, 이같은 (Ta2O5)1-X-(TiO2)X박막의 산소공공의 수는 TiO2성분의 함량과 결합정도에 따라 다소의 차이는 있을 수 있지만 순수한 탄탈륨산화막으로 존재할때보다 훨씬 작아지게 된다. 따라서, (Ta2O5)1-X-(TiO2)X박막을 사용하는 캐패시터를 형성했을 때 누설전류의 수준이 탄탈륨산화막을 사용하는 캐패시터에 비하여 상대적으로 낮아지게 된다.On the other hand, due to the unstable composition of the tantalum oxide film itself, a substitutional Ta atom in an oxygen vacancy state may partially exist in the (Ta 2 O 5 ) 1-X- (TiO 2 ) X thin film. However, the number of oxygen vacancies in such a (Ta 2 O 5 ) 1-X- (TiO 2 ) X thin film may vary slightly depending on the content of TiO 2 and the degree of bonding, but is much higher than that of pure tantalum oxide. It becomes small. Therefore, when a capacitor using a (Ta 2 O 5 ) 1-X- (TiO 2 ) X thin film is formed, the level of leakage current is relatively lower than that of a capacitor using a tantalum oxide film.
그리고, (Ta2O5)1-X-(TiO2)X박막을 형성함에 있어서, 비정질 (Ta2O5)1-X-(TiO2)X박막을 증착하고 이를 인시튜(in-situ) 나 엑시튜(ex-situ)로 플라즈마 어닐링하거나 UV 오존 어닐링공정으로 저온 열처리함으로써 보다 효과적으로 치환형 Ta원자가 산화되어 탄탈륨산화막의 불안정한 화학양혼비가 안정화되고, 미반응 탄소와 같은 불순물의 영향이 최소화되어 누설전류 및 절연파괴전압과 같은 전기적 특성이 보다 우수해짐으로써 탄탈륨산화막보다 좋은 양질의 유전체막을 얻을 수 있다.In addition, in forming the (Ta 2 O 5 ) 1-X- (TiO 2 ) X thin film, an amorphous (Ta 2 O 5 ) 1-X- (TiO 2 ) X thin film is deposited and in-situ. Plasma annealing with ex-situ or low temperature heat treatment with UV ozone annealing process effectively oxidizes the substituted Ta atoms to stabilize the unstable chemical mixing ratio of the tantalum oxide film and minimize the effects of impurities such as unreacted carbon. As a result, electrical characteristics such as leakage current and dielectric breakdown voltage become better, thereby obtaining a dielectric film of better quality than a tantalum oxide film.
또한, 상기 (Ta2O5)1-X-(TiO2)X박막의 표면에 TiN 박막을 증착함으로써 저장전극인 다결정실리콘막의 실리콘이 (Ta2O5)1-X-(TiO2)X박막을 통하여 TiN 박막과 반응하여 결합력을 강화시킴으로씨 티타늄 실리사이드의 발생을 방지하여 계면특성을 향상시킬 수 있다.Further, by depositing a TiN thin film on the surface of the (Ta 2 O 5 ) 1-X- (TiO 2 ) X thin film, the silicon of the polysilicon film serving as the storage electrode is (Ta 2 O 5 ) 1-X- (TiO 2 ) X. By increasing the bonding force by reacting with the TiN thin film through the thin film, it is possible to prevent the generation of C. titanium silicide, thereby improving the interfacial properties.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명의 실시예에 따른 반도체소자의 캐패시터 형성방법을 도시한 단면도이다.2 is a cross-sectional view illustrating a method of forming a capacitor of a semiconductor device in accordance with an embodiment of the present invention.
먼저, 도면에 도시하지는 않았지만 소자분리절연막, 게이트산화막, 게이트전극 또는 비트라인 등의 반도체 소자를 포함하는 반도체 기판(11) 상부에 BPSG를 증착하여 하부절연층(13)을 형성한다.First, although not shown in the drawings, the lower insulating layer 13 is formed by depositing BPSG on the semiconductor substrate 11 including the semiconductor device, such as a device isolation insulating film, a gate oxide film, a gate electrode, or a bit line.
그 다음에, 콘택마스크(도시안됨)를 이용한 식각공정으로 상기 반도체기판의 예정된 부분, 즉 불순물 확산영역을 노출시키는 저장전극 콘택홀(15)을 형성한다.Then, an etching process using a contact mask (not shown) forms a storage electrode contact hole 15 exposing a predetermined portion of the semiconductor substrate, that is, an impurity diffusion region.
그리고, 상기 콘택홀(15)을 통하여 상기 반도체기판의 예정된 부분에 접속되는 제1다결정실리콘막(17)을 소정두께 형성한다.Then, a first thickness of the first polycrystalline silicon film 17 is formed to be connected to a predetermined portion of the semiconductor substrate through the contact hole 15.
그 다음에, 상기 제1다결정실리콘막(17) 상부 표면을 질화시켜 표면질화막(19)을 형성함으로써 후속공정으로 형성된 (Ta2O5)1-X-(TiO2)X박막 내에 잔존할 수 있는 탄소, 수분 등의 불순물을 제거하거나 비정질 박막을 결정화시키기 위한 어닐링 공정시 저유전층인 산화막, 즉 자연산화막이 유발되는 현상을 방지한다.Subsequently, the upper surface of the first polysilicon film 17 may be nitrided to form the surface nitride film 19, thereby remaining in the (Ta 2 O 5 ) 1-X- (TiO 2 ) X thin film formed in a subsequent process. In the annealing process for removing impurities such as carbon and moisture or crystallizing the amorphous thin film, an oxide film, that is, a natural oxide film, which is a low dielectric layer is prevented.
이때, 상기 표면질화막(19)은 인시튜 공정으로 200∼600℃의 온도에서 플라즈마를 이용하여 질소가 함유된 가스 분위기, NH3, N2/O2또는 N2O 분위기에서 표면을 질화시켜 형성하거나, 인시튜로 750∼950℃의 온도, 암모니아가스분위기에서 1∼30 분 동안 RTN (rapid thermal nitrridation) 처리하여 형성한다.In this case, the surface nitride film 19 is formed by nitriding the surface in a gas atmosphere containing nitrogen, NH 3 , N 2 / O 2, or N 2 O atmosphere using a plasma at a temperature of 200 to 600 ° C. in an in-situ process. Alternatively, it is formed by rapid thermal nitrridation (RTN) for 1 to 30 minutes in an ammonia gas atmosphere at a temperature of 750 to 950 ° C in situ.
그리고, 상기 표면질화막(19)은 300∼700℃ 온도의 저온에서 엑시튜 (ex-situ)로 암모니아가스 분위기의 플라즈마처리나 RTN처리하여 형성할 수도 있다.The surface nitride film 19 may be formed by plasma treatment or RTN treatment in an ammonia gas atmosphere ex-situ at a low temperature of 300 to 700 ° C.
그 다음에, 상기 표면질화막(19) 상부에 표면화학반응 (surface chemical reaction) 을 이용하여 비정질 형태의 (Ta2O5)1-X-(TiO2)X박막(21)을 형성한다. 이때, 상기 (Ta2O5)1-X-(TiO2)X박막(21)은 초기에 비정질상태로 형성된다.Next, an amorphous (Ta 2 O 5 ) 1-X- (TiO 2 ) X thin film 21 is formed on the surface nitride film 19 by using a surface chemical reaction. In this case, the (Ta 2 O 5 ) 1-X- (TiO 2 ) X thin film 21 is initially formed in an amorphous state.
그리고, 상기 (Ta2O5)1-X-(TiO2)X박막(21)은 300∼600℃ 온도의 LPCVD 반응챔버에서 기상반응 (gas phase reaction) 을 억제하면서 비정질 (Ta2O5)1-X-(TiO2)X박막을 다음과 같은 화학증기를 사용하여 원하는 두께만큼 형성한다.In addition, the (Ta 2 O 5 ) 1-X- (TiO 2 ) X thin film 21 is amorphous (Ta 2 O 5 ) while suppressing gas phase reaction in a LPCVD reaction chamber at a temperature of 300 to 600 ° C. A 1-X- (TiO 2 ) X thin film is formed to the desired thickness using chemical vapor as follows.
여기서, 상기 화학증기는 Ta 성분의 화학증기와 Ti 성분의 화학증기가 사용되며, 상기 Ta 성분의 화학증기는 MFC(mass flow controller)와 같은 유량조절기를 통해 증발기 또는 증발관으로 공급된 일정량의 Ta(OC2H5)5(탄탈륨에틸레이트, tantalume ethylate) 용액을 140∼200℃ 의 온도에서 증발시켜 얻는다.Here, the chemical vapor is used as the chemical vapor of the Ta component and chemical vapor of the Ti component, the chemical vapor of the Ta component is a predetermined amount of Ta supplied to the evaporator or the evaporator via a flow controller such as a mass flow controller (MFC) (OC 2 H 5 ) 5 (tantalume ethylate) solution is obtained by evaporation at a temperature of 140-200 ° C.
그리고, 상기 Ti 성분의 화학증기는 Ti[OCH(CH3)2]4(titanium isopropylate)와 같은 Ti 화합물을 유량조절기를 통해 증발기로 공급한 다음, 일정량을 200∼300℃ 온도에서 증발시켜 얻는다. 또한, 상기 Ti 성분의 화학증기를 형성하기 위하여 TiCl4, TDMAT(tetrakis-dimathylamido-Ti), TDEAT(tetrakis-diethylamino-Ti), TTIP(tetra-iso-propoxide-Ti) 등의 전구체를 이용할 수도 있다.The chemical vapor of the Ti component is obtained by feeding a Ti compound such as Ti [OCH (CH 3 ) 2 ] 4 (titanium isopropylate) into the evaporator through a flow controller and then evaporating a predetermined amount at a temperature of 200 to 300 ° C. In addition, precursors such as TiCl 4 , tetrakis-dimathylamido-Ti (TDMAT), tetrakis-diethylamino-Ti (TDEAT), and tetra-iso-propoxide-Ti (TTIP) may be used to form the chemical vapor of the Ti component. .
상기와 같이 얻어진 화학증기를 Ti/Ta = 0.01∼1.0의 몰비로 반응가스인 과잉 산소가스와 함께 LPCVD 침버 내에서 표면반응시키면 비정질 상태의 (Ta2O5)1-X-(TiO2)X박막(21)을 얻을 수 있다.When the chemical vapor obtained as described above is surface-reacted in an LPCVD chamber with excess oxygen gas as a reaction gas at a molar ratio of Ti / Ta = 0.01 to 1.0, the amorphous (Ta 2 O 5 ) 1-X- (TiO 2 ) X The thin film 21 can be obtained.
그 다음에, 상기 비정질의 (Ta2O5)1-X-(TiO2)X박막을 300∼600℃ 온도에서 플라즈마나 UV 오존을 이용하여 저온 열처리하거나, 인시튜로 N2O 또는 산소 플라즈마를 이용하여 저온 열처리하여 박막 내부에 존재하는 치환형 Ta 원자 및 탄소성분을 효곽적으로 산화시키고 결합력을 강화시켜 Ta2O5의 불안정한 화학양론지를 안정화시킬 수 있다.Subsequently, the amorphous (Ta 2 O 5 ) 1-X- (TiO 2 ) X thin film is subjected to low temperature heat treatment using plasma or UV ozone at a temperature of 300 to 600 ° C., or N 2 O or oxygen plasma in situ. The low-temperature heat treatment using can effectively oxidize the substituted Ta atoms and carbon components present in the thin film and strengthen the bonding force to stabilize the unstable stoichiometry of Ta 2 O 5 .
그 다음에, 상기 750∼950℃ 정도의 온도, N2O 또는 산소가스 분위기의 전기로 (furnace) 에서 10∼60 분 동안 어닐링시켜 결정화함으로써 유전율을 향상시킨다.Then, the dielectric constant is improved by annealing for 10 to 60 minutes in a furnace at a temperature of about 750 to 950 ° C, N 2 O or an oxygen gas atmosphere to crystallize.
그리고, 상기 (Ta2O5)1-X-(TiO2)X박막(21) 상부에 TiN 박막(23)과 제2다결정실리콘막을 적층하여 플레이트전극을 형성함으로써 고집적화에 충분한 정전용량을 갖는 캐패시터를 형성한다.A capacitor having a capacitance sufficient for high integration by stacking a TiN thin film 23 and a second polycrystalline silicon film on the (Ta 2 O 5 ) 1-X- (TiO 2 ) X thin film 21 to form a plate electrode. To form.
한편, 상기한 본 발명은 저장전극의 형상에 관계없이 적용할 수 있다.On the other hand, the present invention can be applied regardless of the shape of the storage electrode.
그리고, 상기 비정질의 (Ta2O5)1-X-(TiO2)X박막을 1차증착하고 인시튜로 N2O 또는 산소 플라즈마를 이용하여 제1 저온 열처리한 다음, 상기 비정질의 (Ta2O5)1-X-(TiO2)X박막을 제2차 증착하고 제2 저온 열처리하는 다단계의 증착공정으로 (Ta2O5)1-X-(TiO2)X박막을 형성할 수도 있다.The amorphous (Ta 2 O 5 ) 1-X- (TiO 2 ) X thin film is first deposited and subjected to a first low temperature heat treatment using N 2 O or an oxygen plasma in situ, and then the amorphous (Ta 2 O 5 ) The (Ta 2 O 5 ) 1-X- (TiO 2 ) X thin film may be formed by a multi-step deposition process in which a 1-X- (TiO 2 ) X thin film is secondarily deposited and subjected to a second low temperature heat treatment. have.
이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 캐패시터 형성방법은, Ta2O5의 증착공정시 Ti를 참가함으로써 구조적으로 안정된 정방정계의 격자구조를 가지며 유전율이 증가되며, 접합누설전류가 낮으며 절연파괴전압이 높은 장점으로 반도체소자의 고집적화에 충분한 정전용량을 확보할 수 있도록 하며 그에 따른 반도체소자의 특성 및 신뢰성을 향상시킬 수 있는 효과가 있다.As described above, the method for forming a capacitor of a semiconductor device according to the present invention has a structurally stable tetragonal lattice structure by increasing Ti in the deposition process of Ta 2 O 5 , increasing the dielectric constant, and low junction leakage current. The high dielectric breakdown voltage ensures a sufficient capacitance for high integration of the semiconductor device, thereby improving the characteristics and reliability of the semiconductor device.
Claims (17)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980062467A KR100355602B1 (en) | 1998-12-30 | 1998-12-30 | Method for manufacturing capacitor in semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980062467A KR100355602B1 (en) | 1998-12-30 | 1998-12-30 | Method for manufacturing capacitor in semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010008414A KR20010008414A (en) | 2001-02-05 |
| KR100355602B1 true KR100355602B1 (en) | 2002-12-28 |
Family
ID=19569130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980062467A KR100355602B1 (en) | 1998-12-30 | 1998-12-30 | Method for manufacturing capacitor in semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100355602B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100494322B1 (en) * | 1999-12-22 | 2005-06-10 | 주식회사 하이닉스반도체 | Method of manufacturing a capacitor in a semiconductor device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5189503A (en) * | 1988-03-04 | 1993-02-23 | Kabushiki Kaisha Toshiba | High dielectric capacitor having low current leakage |
| KR980012524A (en) * | 1996-07-29 | 1998-04-30 | 김광호 | Capacitor manufacturing method |
-
1998
- 1998-12-30 KR KR1019980062467A patent/KR100355602B1/en not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5189503A (en) * | 1988-03-04 | 1993-02-23 | Kabushiki Kaisha Toshiba | High dielectric capacitor having low current leakage |
| KR980012524A (en) * | 1996-07-29 | 1998-04-30 | 김광호 | Capacitor manufacturing method |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010008414A (en) | 2001-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100371142B1 (en) | Capacitor Formation Method of Semiconductor Device | |
| US20030116795A1 (en) | Method of manufacturing a tantalum pentaoxide - aluminum oxide film and semiconductor device using the film | |
| US6787414B2 (en) | Capacitor for semiconductor memory device and method of manufacturing the same | |
| KR100494322B1 (en) | Method of manufacturing a capacitor in a semiconductor device | |
| US6656788B2 (en) | Method for manufacturing a capacitor for semiconductor devices | |
| JP2001053253A (en) | Capacitor of semiconductor memory element and its manufacture | |
| KR20020083772A (en) | capacitor of semiconductor device and method for fabricating the same | |
| KR100359860B1 (en) | Capacitor Formation Method of Semiconductor Device | |
| US7371670B2 (en) | Method for forming a (TaO)1-x(TiO)xN dielectric layer in a semiconductor device | |
| US6541330B1 (en) | Capacitor for semiconductor memory device and method of manufacturing the same | |
| KR100327584B1 (en) | Method of forming high efficiency capacitor in semiconductor device | |
| KR100371143B1 (en) | Method of forming high efficiency capacitor in semiconductor device | |
| JP2001036046A (en) | Capacitor of semiconductor memory device and its manufacture | |
| KR100355602B1 (en) | Method for manufacturing capacitor in semiconductor device | |
| KR100519514B1 (en) | Method of forming capacitor provied with TaON dielectric layer | |
| KR100618683B1 (en) | Method for manufacturing capacitor in semiconductor memory divice | |
| KR100327587B1 (en) | Method of forming capacitor provided with TaON dielectric layer | |
| KR100271715B1 (en) | Manufacturing method for capacitor of the semiconductor device | |
| KR19990006042A (en) | Capacitor Manufacturing Method of Semiconductor Device | |
| KR20010008503A (en) | Method of forming capacitor provied with TaON dielectric layer | |
| KR100386450B1 (en) | Method for forming of capacitor in semiconductor | |
| KR100351253B1 (en) | Method of manufacturing a capacitor in a semiconductor device | |
| KR20020002722A (en) | Method of manufacturing a capacitor in a semiconductor device | |
| KR100881737B1 (en) | Capacitor in semiconductor device and method for fabricating the same | |
| KR100574473B1 (en) | Capacitor Manufacturing Method of Semiconductor Device_ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080820 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |