KR100354529B1 - 다채널 영상 시스템 - Google Patents

다채널 영상 시스템 Download PDF

Info

Publication number
KR100354529B1
KR100354529B1 KR1020000006767A KR20000006767A KR100354529B1 KR 100354529 B1 KR100354529 B1 KR 100354529B1 KR 1020000006767 A KR1020000006767 A KR 1020000006767A KR 20000006767 A KR20000006767 A KR 20000006767A KR 100354529 B1 KR100354529 B1 KR 100354529B1
Authority
KR
South Korea
Prior art keywords
video signal
channels
signal
input
field
Prior art date
Application number
KR1020000006767A
Other languages
English (en)
Other versions
KR20010081370A (ko
Inventor
황두영
Original Assignee
주식회사 훠엔시스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 훠엔시스 filed Critical 주식회사 훠엔시스
Priority to KR1020000006767A priority Critical patent/KR100354529B1/ko
Publication of KR20010081370A publication Critical patent/KR20010081370A/ko
Application granted granted Critical
Publication of KR100354529B1 publication Critical patent/KR100354529B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/222—Studio circuitry; Studio devices; Studio equipment
    • H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/265—Mixing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/907—Television signal recording using static stores, e.g. storage tubes or semiconductor memories
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/0122—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal the input and the output signals having different aspect ratios

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Graphics (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

복수개의 채널의 아날로그 비디오신호를 입력받는 영상시스템은, 하나 이상의 채널의 아날로그 비디오 신호를 스위칭하면서 입력받아서, 디코딩하여 디지털 비디오 신호를 생성하기 위한 비디오 디코더와, 상기 하나 이상의 채널의 디지털 비디오 신호의 레벨을 이용하여 동기신호를 검출하기 위한 디지털 비디오 신호 분석기와, 상기 검출된 동기 신호를 이용하여 상기 하나 이상의 채널의 디지털 비디오 신호를 처리하기 위한 수단을 포함한다. 또한 처리 수단은 디지털 비디오 신호를 스케일링하기 위한 수단과, 메모리와, 각채널에 관한 스케일링된 디지털 비디오 신호를 상기 메모리의 서로 다른 위치에 저장함으로써, 메모리상에 다수의 채널의 스케일링된 영상이 통합된 통합영상을 형성하기 위한 수단을 포함한다. 본 발명에 의한 멀티 채널 영상 시스템은 여러 개의 입력 채널로부터 영상 신호를 입력받아, 분할 화면으로 구성되는 하나의 통합 화면을 제공한다. 여러 개의 채널이 하나의 비디오 디코더를 공유하도록 함으로써, 시스템의 비용을 낮출 수 있다. 그리고, 각각의 분할 화면을 갱신하는데 있어서, 하나의 분할 화면을 독립적으로 갱신하지 않고, 각각의 분할 화면이 갱신된 상태에서 통합 화면을 갱신하므로, 화면의 자연스러움을 제공할 수 있다.

Description

다채널 영상 시스템{MULTI-CHANNEL DISPLAY SYSTEM}
본 발명은 다채널 영상 시스템에 관한 것으로, 특히 여러 개의 채널들이 비디오 디코더를 공유하고, 각 입력 채널에 해당하는 분할 화면으로 구성되는 통합 화면을 제공하는 다채널 영상 시스템에 관한 것이다.
종래의 다채널 영상 시스템 중에는 입력채널별로 비디오 디코더를 사용하는 시스템이 있다. 각각의 비디오 디코더를 통하여 입력되는 각 채널의 비디오 신호는 병렬적인 처리를 거쳐 각각의 분할화면을 구성한다. 각 입력채널의 분할화면은 하나의 통합화면으로 취합되어 시스템 운영자에게 표시된다. 이때, 분할화면은 병렬적인 처리 과정을 통하여 생성하므로, 독립적으로 화면이 갱신된다. 이와 같은 시스템에서는 입력 채널의 수에 비례하여 시스템의 가격이 상승하기 때문에 입력 채널의 수에 제한이 가해진다.
상기한 종래의 다채널 영상 시스템에서, 각 분할화면의 프레임율은 입력채널의 수와 관계없이 통합화면의 프레임율과 동일하다. 그러나, 여러개의 분할화면 중 하나의 프레임율이 어느 정도 떨어져도 사용자는 화질의 차이를 크게 느끼지 못한다. 따라서, 비록 분할화면 각각의 프레임율은 떨어지더라도, 여러 입력 채널들이 하나의 비디오 디코더를 공유하는 것이 시스템의 효율면에서 바람직하다.
이와 같이 여러 입력 채널들이 비디오 디코더를 공유하기 위해서는 비디오 디코더의 입력채널의 스위칭이 필요하다. 그런데, 종래의 비디오 디코더로의 입력채널을 스위칭하였을 때, 화면을 재구성하는데 필요한 동기신호가 채널 입력 신호로부터 즉시 검출되지 않는다. 따라서, 비디오 디코더가 공유하는 입력 채널의 증가에 비례하여 각 채널에 대한 출력 프레임율이 감소하는 것이 아니라, 이보다 훨씬 큰 폭으로 떨어지게 된다. 예를 들면, 비디오 디코더를 공유하는 입력 채널의 수가 2배 증가하는 경우, 각 분할화면의 프레임율이 반으로 줄어드는 것이 아니라 예를 들어 1/4까지 떨어지는 경우도 있다. 따라서, 분할화면의 화질이 크게 떨어지며, 이는 한 디코더가 공유하는 입력 채널의 수가 많을수록 더 심화된다.
따라서, 입력 채널의 스위칭시 화면을 재구성하는데 필요한 동기신호를 신속히 찾아내는 방법이 필요하다.
또한, 종래의 화면분할 방식의 영상표시 장치는 다양한 형태의 분할화면을 제공하지 못한다. 즉, 입력 채널의 수가 결정되면, 분할화면의 형태가 고정되게 된다. 그러나 사용자는 분할화면의 크기 및 순서의 조정을 통하여, 자신이 원하는 입력채널을 좀 더 주의 깊게 관찰하고 싶어할 수 있기 때문에, 다양한 형태의 분할화면의 제공방법이 필요하다.
상기한 바와 같이, 입력채널의 수만큼 비디오 디코더를 사용하는 종래 발명은 입력 채널의 수에 비례하여 시스템 가격이 상승한다. 여러 입력 채널이 하나의 비디오 디코더를 공유하는 종래 발명의 경우에도, 각 분할화면의 프레임율이 급격하게 감소하여 자연스러운 화면을 제공하지 못한다. 또한, 종래 발명은 입력 채널의 수에 제한이 있으며, 다양한 형태의 분할화면을 제공하지 못한다.
따라서, 본 발명의 목적은 여러 입력 채널들이 하나의 비디오 디코더를 공유하도록 하여, 시스템의 가격을 낮추는 한편, 신속한 동기신호 검출 방법을 사용하여 프레임율을 높이는 것이다.
본 발명의 다른 목적은, 다양한 형태의 분할화면을 제공하여, 사용자가 원하는 통합화면을 선택할 수 있도록 하는 것이다.
도 1은 본 발명에 의한 다채널 영상 시스템의 일실시예의 구성을 나타내는 블록도이다.
도 2는 본 발명의 일실시예에서, 비디오 디코더가 출력하는 디지털 비디오 신호의 구문 구조를 나타낸다.
도 3은 도 2에 도시된 디지털 비디오 신호의 구문의 각 구성 부분과 아날로그 비디오 신호의 세기와의 관계를 나타낸다.
도 4는 본 발명에 의해, 밝기 및 라인 동기(line synchronization) 신호로부터 필드 동기(field synchronization) 신호를 생성하는 방법을 나타내는 흐름도이다.
도 5는 본 발명의 실시예에서, 통합화면의 화면 분할 방법을 나타낸다.
<도면의 주요 부분에 대한 부호의 설명>
1 : 비디오 디코더
3 : 디지털 비디오 신호 분석기
5 : 스케일러
11 : 메모리 제어기
13 : 메모리
상기 목적을 달성하기 위하여, 본 발명의 일면에 따르면, 하나 이상의 채널로부터 아날로그 비디오신호를 입력받는 영상시스템에 있어서, 상기 하나 이상의 채널로부터 아날로그 비디오 신호를 스위칭하면서 입력받아 이를 디코딩하여 디지털 비디오 신호를 생성하기 위한 비디오 디코더와, 상기 하나 이상의 채널 각각에 대하여, 상기 생성된 디지털 비디오 신호를 이용하여 인접한 주사선의 신호 레벨을 비교하여 동기신호를 검출하기 위한 디지털 비디오 신호 분석기와, 상기 검출된 동기 신호를 이용하여 상기 디지털 비디오 신호를 처리하기 위한 처리 수단을 포함하는 영상 시스템이 제공된다.
본 발명의 다른 일면에 따르면, 비디오 신호의 필드동기신호를 생성하는 방법에 있어서, 비디오 신호의 제1 입력 라인의 화소 밝기 신호와 라인 동기신호를 분리하는 단계(a 단계)와, 상기 제1 입력 라인상의 화소들 중, 화소 밝기 신호가 밝기 문턱값보다 큰 화소의 총 개수를 구하는 단계(b단계)와, 상기 제1 입력 라인의 상기 화소의 총 개수와 화소 개수 문턱값을 비교하여, 상기 제1 입력 라인이 속한 필드를 결정하는 단계(c단계)와, 상기 제1 입력 라인과 인접한 제2 입력 라인에 대하여, 상기 a단계 내지 c단계를 거쳐, 상기 제2 입력 라인이 속한 필드를 결정하는 단계(d단계)와, 상기 제1 입력 라인이 속한 필드와 상기 제2 입력라인이 속한 필드를 비교하여, 상기 제1 입력 라인이 속한 필드와 상기 제2 입력 라인이 속한 필드가 다르고, 상기 제1 입력 라인의 상기 화소의 총 개수가 상기 제1 입력 라인의 상기 화소의 총 개수보다 작은 경우, 상기 제2 입력 라인의 라인 동기신호를 상기 제2 입력 라인이 속한 필드 동기신호로 결정하는 단계(e단계)를 포함하는 필드 동기신호의 생성방법이 제공된다.
본발명의 또다른 일면에 따르면 복수개의 채널의 아날로그 비디오신호를 입력받는 영상시스템에 있어서, 상기 하나 이상의 채널로부터 아날로그 비디오 신호를 스위칭하면서 입력받아 이를 디코딩하여 디지털 비디오 신호를 생성하기 위한 비디오 디코더와, 상기 하나 이상의 채널 각각에 대하여 상기 디지털 비디오 신호의 크기를 조정하여 분할 영상 데이터를 생성하되, 상기 채널에 따라 분할 영상의 크기를 달리 할 수 있는 스케일러와, 상기 하나 이상의 채널 각각에 대한 상기 분할 영상 데이터를 저장하기 위한 메모리와, 상기 하나 이상의 채널 각각에 대한 상기 분할 영상의 크기에 따라 메모리 쓰기 주소와 읽기 주소를 발생시켜 상기 채널 각각에 대한 분할 영상 데이터를 상기 메모리의 각기 다른 영역에 기록함으로써 상기 채널 각각에 대한 분할 영상을 통합한 통합 영상 데이터가 상기 메모리에 저장되도록 하는 주소발생기를 포함하는 영상 시스템에 제공된다.
본 발명에 의한 다채널 영상시스템은 여러 입력 채널들이 하나의 비디오 디코더(1)를 공유한다. 채널의 스위칭시, 비디오 디코더(1)의 출력신호인 디지털 비디오 신호로부터 프레임(frame) 및 필드(field) 동기신호가 즉시 검출되지 않는다. 프레임 및 필드 동기신호는 비디오 인코더(17)에서 화면을 재구성하는데 반드시 필요하다. 따라서, 각 입력 채널의 분할 화면은 프레임율이 현저히 감소한다.
상기 문제의 해결을 위하여, 디지털 비디오 신호 분석기(3)에서 비디오 디코더(1)가 출력하는 디지털 비디오 신호를 분석한다. 동기신호의 검출을 위하여, 비디오 신호를 구성하는 각 필드에서 신호의 세기가 다르다는 점을 이용한다.
본 발명에 의한 다채널 영상 시스템은 하나의 화면을 분할하여 여러 개의 입력 채널을 표시한다. 이를 위하여, 분할 화면의 크기에 맞춰, 각각의 채널로부터 입력되는 영상 프레임의 크기를 조정한다. 크기 조정을 위하여, 본 발명의 실시예에서 스케일러(5)를 사용한다. 크기가 조정된 각 입력 채널의 데이터는 통합화면을 구성하는 데이터가 저장되는 메모리(13)의 적절한 위치에 저장된다. 이를 위한 메모리 주소는 쓰기 주소 발생기(21)에서 발생된다. 비디오 인코더(17)는 단지 통합화면을 구성하는 데이터를 메모리(13)로부터 입력받아, 일반 화면을 구성하는 것과 동일한 방법으로 아날로그 영상 신호를 생성할 수 있다.
이하 첨부된 도면을 바탕으로 본 발명에 의한 다채널 영상 시스템에 관하여 자세히 설명한다.
도 2는 본 발명에 의한 다채널 영상 시스템의 일실시예의 구성요소를 나타내는 블록도이다.
도면에 나타나 있듯이, 하나의 비디오 디코더(1)에 4개의 비디오 채널이 입력된다. 도면에는 나타나 있지 않지만, 비디오 디코더(1)의 입력단에는 멀티플렉서가 있어서, 4개의 입력 채널을 적절히 스위칭한다. 입력 채널의 스위칭을 위한 제어 신호는 제어기(25)가 발생시킨다.
비디오 디코더(1)는 아날로그 비디오 신호를 입력받아 디지털 비디오 신호를 출력한다. 본 발명의 실시예에서, 디지털 비디오 신호는 CCIR656 구문을 갖는다. CCIR656 구문은 각각 분리된 프레임 동기신호(vertical synchronization) 신호, 필드 동기신호, 라인 동기(horizontal synchronization) 신호, 밝기(Y) 신호, 및 색차(UV) 신호를 포함한다.
비디오 디코더(1)의 입력단에서 입력 채널의 스위칭이 이루어지면, 디지털 비디오 신호의 구문에 맞는 신호가 즉시 출력되는 것이 바람직하다. 그러나, 입력 비디오 채널이 스위칭되어도, 프레임 동기신호 및 필드 동기신호가 곧바로 출력되지 않는다.
채널의 스위칭 시점으로부터 디지털 비디오 디코더(1)가 필드 동기신호를 출력하는 시점까지 걸리는 시간을 록킹 타임(locking time)이라 하는데, 록킹 타임이 발생하면, 채널 당 프레임율이 현저히 감소한다. 본 발명의 실시예에서, 프레임율은 30FPS(Frame Per Second)이다. 도 2에 도시된 바와 같이, 하나의 비디오 디코더(1)를 4개의 입력채널이 공유하는 경우, 입력채널 당 프레임율은 30/4=7.5 FPS가 된다. 일반적인 록킹 타임인 100㎳의 시간은 3개의 프레임에 해당하는 시간이므로, 채널 당 프레임율은 4.5FPS로 감소한다. 결국 록킹 타임에 의한 지연으로 인하여, 프레임율이 40% 감소한다.
상기한 록킹 타임에 의한 지연으로 프레임율이 저하되는 문제를 해결하기 위하여, 디지털 비디오 신호 분석기(3)에서 비디오 디코더(1)가 출력한 디지털 비디오 신호를 분석하여 동기신호를 신속하게 찾아낸다. 본 발명의 실시예에서, 비디오 디코더(1)는 CCIR656 구문을 갖는 디지털 비디오 신호를 출력하므로, 디지털 비디오 신호 분석기(3)에서 CCIR656 신호를 분석하여, 필드 동기신호를 검출한다.
도 2 내지 도 5를 참조하여, 본 발명에 의한 필드 동기신호 검출 방법을 자세히 설명한다.
도 2은 본 발명의 디지털 비디오 신호 분석기(3)가 분석할 CCIR656 신호의 구문을 나타낸다. 도시된 바와 같이, 비디오 신호 데이터를 포함하는 활성 필드인 홀수 필드(33)와 짝수 필드(35)가 교대로 발생되며, 홀수 필드(33)와 짝수 필드(35) 사이에 공백 필드(31)를 갖는다. 각 필드의 시작에는 필드 동기신호가 발생되는데, (F)로 표시하였다. 그리고, 필드의 각 주사선의 시작을 알리는 라인 동기 신호는 일부 주사선의 시작부분에 (L)로 표시하였다.
일반적으로, 영상의 재생을 위해서 홀수 필드 및 짝수 필드에 대한 데이터가 모두 필요하다. 그러나, 감시 시스템과 같은 다채널 영상시스템의 경우, 화면의 질이 크게 중요시되지 않는다. 본 발명의 실시예에서는, 도 3에 도시된 프레임 전부를 사용하여 영상을 구현하지 않고, 홀수 필드와 짝수 필드 중 하나의 필드만을 사용하여 영상을 구현한다. 따라서, 본 발명의 실시예에서, 프레임의 동기신호를검출하지 않고, 필드에 대한 동기신호만을 검출한다.
도 3는 도 2에 도시된 각각의 필드에 해당하는 입력 아날로그 비디오 신호의 파형을 도시한 것이다. 아날로그 비디오 신호는 비월주사(interlaced scanning) 방법에 의하여 화면을 구성하게 되는데, 홀수 주사선에 해당하는 데이터를 포함하는 것이 홀수 필드(33)이며, 짝수 주사선에 해당하는 데이터를 포함하는 것이 짝수 필드(35)이다. 홀수 주사선과 짝수 주사선의 방사에는 약간의 시간차가 필요한데, 이 시간차에 해당하는 것이 공백 필드(31)이다.
상기한 구조를 갖는 디지털 비디오 신호의 필드 동기신호는 공백 필드(31)와 홀수 필드(33) 또는 공백 필드(31)와 짝수 필드(35)의 경계를 구하여 검출될 수 있다. 이를 위하여, 도 4에 도시된 바와 같이, 공백 필드(31)와 홀수 필드(33) 또는 공백 필드(31)와 짝수 필드(35)의 신호의 세기가 다르다는 점을 이용한다. 각각의 필드 신호의 세기는 라인별로 판단하는데, 특정 세기 이상을 갖는 화소수를 계산하여 결정한다. 결국, 이웃하여 입력된 라인이 서로 다른 필드에 속하는 경우를 검출함으로써, 필드의 동기신호를 검출하게 된다.
비디오 신호의 각 화소에서 신호의 세기는 CCIR656 구문에서 밝기 신호(Y)로 정의된다. 디지털 비디오 신호 분석기(3)는 이 밝기 신호(Y)를 먼저 분리해 낸다. 이와 함께, 주사선의 처음을 나타내는 라인 동기신호를 분리한다. 라인 동기신호와 밝기 신호(Y)는 입력 채널의 스위칭과 동시에 비디오 디코더(1)에서 생성되므로, 채널의 스위칭과 관계없이 디지털 비디오 신호 분석기(3)에서 즉시 검출할 수 있다.
도 4는 밝기 신호와 라인 동기신호를 이용하여 필드의 동기신호를 검출하는 방법을 나타내는 흐름도이다. 상기한 바와 같이 필드 동기신호는 공백 필드(31)와 활성 필드인 홀수 필드(33) 또는 짝수 필드(35)의 경계를 구분하여 검출된다. 즉, 공백 필드(31)에서 활성 필드(33, 35)로, 또는 활성 필드(33, 35)에서 공백 필드(31)로 전환되었음이 검출되면, 필드 동기신호를 검출할 수 있다.
디지털 비디오 신호 입력 단계(501)에서, 디지털 비디오 신호 분석기(3)는 비디오 디코더(1)가 출력한 CCIR656 디지털 신호를 입력받는다. 밝기 신호 판단 단계(502)에서, 입력된 디지털 신호가 화소의 밝기를 나타내는 신호인지를 판단한다. 화소의 밝기를 나타내는 신호가 아닌 경우, 디지털 비디오 신호 입력 단계(501)로 천이하고, 화소의 밝기를 나타내는 신호인 경우, 밝기 세기 판단 단계(503)로 천이 한다. 상기 단계(503)에서, 화소의 밝기가 일정 세기(Yth) 이상인지 여부를 판단한다. 상기 일정 세기(Yth)는 시스템 운영자가 결정할 수 있다. 일정 세기 이상인 경우, 화소 카운팅 단계(504)에서 화소 개수 변수(C)를 하나 증가시키고, 라인 종점 판단 단계(505)로 천이 한다. 화소 개수 변수(C)는 하나의 주사선상에서 일정 세기(Yth)이상의 값을 갖는 화소 수를 나타내는 변수이다. 화소의 세기가 일정 세기(Yth) 이하인 경우, 라인 종점 판단 단계(505)로 직접 천이 한다. 라인상의 마지막 화소인지의 여부는 라인 동기신호를 이용하여 판단할 수 있다. 라인의 끝이 아닌 경우, 새로 입력되는 데이터에 대하여 상기의 단계들(501, 502, 503, 504, 505)을 반복한다.
결국, 상기 단계들(501, 502, 503, 504, 505)에서, 화소의 밝기를 나타내는신호(Y)와 라인 동기신호를 사용하여, 하나의 라인상에 일정 밝기 이상을 갖는 화소의 수(C)를 계산할 수 있다.
라인 판단 단계(506)에서는, 주사선 당 일정 세기 이상의 화소수를 나타내는 변수(C)가 화소개수 문턱값(Cth) 이상인지 여부를 판단한다. 화소개수 문턱값(Cth)은 시스템 운영자가 결정할 수 있는데, 결국, 해당 라인이 활성 필드(33, 35) 또는 공백 필드(31) 중 어느 필드에 속하는 지를 결정하는 문턱값이다. 해당 라인이 활성 필드(33, 35)에 속하는 경우(이하에서 "활성 라인"이라 칭한다), 활성 라인 비교 단계(507)로, 공백 필드(31)에 속하는 경우(이하에서 "공백 라인"이라 칭한다), 공백 라인 비교 단계(508)로 각각 천이 한다.
상기 라인 비교 단계(507, 508)에서는 이전 라인과 현재 입력 라인이 동일한 필드에 속하는지 판단한다. 라인이 속하는 필드가 다른 경우, 현재 라인의 시작부분의 위치에 필드동기신호가 있는 것으로 판단하다.
따라서, 활성 라인 비교 단계(507)에서, 이전 라인이 공백 라인인 경우, 활성 라인의 라인 동기신호를 활성 필드의 동기신호로 결정한다. 공백 라인 비교 단계(508)에서도, 이전 라인이 활성 라인인 경우, 공백 라인의 라인 동기신호를 공백 필드의 동기신호로 결정한다. 상기 단계(507, 508)에서 이전 라인이 현재 입력 라인과 동일한 라인인 경우, 현재 입력 라인을 저장하고, 다음 입력 라인에 대하여, 동일한 과정을 반복한다.
도 4에 도시된 필드 동기신호 검출방법은 입력 채널의 스위칭여부와 관계없이 비디오 디코더(1)로부터의 입력 신호가 있으면 지속적으로 수행된다. 본 발명의 또 다른 실시예에서, 채널의 스위칭시에만 상기 동기신호 검출방법을 수행할 수도 있다.
본 발명에 따른, 상기 필드 동기신호 검출 방법을 사용하는 경우, 프레임율은 입력 채널의 수에 비례하여 감소한다. 도 1의 실시예에서, 비디오 디코더를 4개 사용하므로, 입력채널이 4개 이하인 경우, 각 분할화면의 프레임율은 통합화면의 프레임율과 동일한 30FPS이다. 입력 채널의 수가 8개로 증가하면, 프레임율은 15FPS가 되고, 16채널인 경우 프레임율은 7.5FPS가 된다. 입력채널의 수가 16개인 경우 분할화면의 프레임율이 7.5FPS라 하여도, 분할화면의 특성상 화질이 보는 사람의 눈에 크게 떨어지는 것은 아니다.
다시 도 1를 참조하여, 본 발명에 의한 분할 화면의 형성 방법에 대하여 설명한다. 분할 화면의 형성을 위하여, 각 입력채널의 비디오 데이터를 분할 화면의 크기에 맞도록 감소시키는 방법 및 메모리(17)의 적절한 주소에 저장하는 방법이 필요하다.
스케일러(5)는 분할 화면에 맞도록 입력 비디오 데이터의 크기를 조절한다. 전체화면에 대한 분할 화면의 크기에 따라 입력 채널 데이터에 대한 감소율(scaling factor)이 결정된다. 스케일러(5)는 주어진 감소율에 따라 입력 채널 데이터를 다운 샘플링(down sampling)하여 분할 화면에 맞는 데이터를 출력한다. 데이터의 감소 과정에서 사용되는 감소율(scaling factor)은 제어기(25)에 의하여 결정된다.
스케일러(5)에서 부분화면의 크기에 맞춰진 데이터는, 통합화면을 구성하는데이터가 저장되는 메모리(13)에 저장되기 전, 쓰기 버퍼(7)에 저장된다. 이는 쓰기 주소 발생기(21)가 생성하는 쓰기 주소와 동기를 맞춰 메모리(13)에 저장하기 위해서이다. 메모리(13)에 저장되는 입력 채널의 순서는 멀티플렉서(9)를 통하여 결정된다.
메모리(13)는 각각의 채널로부터 입력되는 스케일링된 영상 데이터를 취합하여 하나의 통합 화면을 형성하는 데이터를 저장한다. 따라서, 메모리(13)는 서로 다른 입력 채널을 갖는 분할 화면의 입력 데이터의 동기를 맞추는 영상 버퍼의 구실을 하게 된다. 각각의 분할화면은 메모리(13)에 저장되어, 동기가 맞춰져 비디오 디코더(17)로 입력되므로, 동시에 화면이 갱신된다. 따라서, 자연스러운 통합영상을 제공할 수 있다.
본 발명에 의한 멀티 채널 영상 시스템은 실시간으로 분할 화면을 제공한다. 따라서, 메모리(13)에서는 쓰기와 동시에 읽기가 수행되어야 한다. 이를 위하여, 두 개의 뱅크(bank)로 구성되는 메모리(13)의 하나의 뱅크에 쓰기 동작을 수행함과 동시에 다른 뱅크에서 읽기 동작을 수행한다. 읽기 동작은 읽기 주소 발생기(23)가 발생시키는 읽기 주소에 따라 행해진다.
메모리(13)의 읽기 및 쓰기는 프레임율에 맞춰 이루어진다. 본 발명의 실시예에서, 프레임율은 30FPS이다. 따라서, 4개의 비디오 디코더(1)로부터 입력되는 각각의 데이터는 초당 30번 메모리(13)에 읽기 동작과 쓰기 동작이 수행된다.
본 발명의 실시예에서, 입력되는 분할 영상과 출력되는 통합영상의 읽기 및 쓰기를 실시간으로 수행하기 위하여, 총 32 사이클을 갖는 32 비트 메모리 데이터버스를 다음과 같이 동작시킨다. 4 개의 비디오 디코더의 입력 데이터를 각각 A, B, C, D로 표시할 때, 메모리(13)에 분할 영상 데이터를 기록하기 위하여 A=5, B=5, C=5, D=6 사이클을 각각 사용하고, 메모리(13)로부터 통합영상 데이터를 읽기 위하여 8 사이클을 사용한다. 그리고, 분할 영상 데이터를 기록하는데 있어, 각각의 비디오 디코더(1)로부터 입력되는 분할 영상의 입력간에 하나의 사이클을 사용하므로, 3개의 싸이클이 더 사용된다. 따라서, 총 (5+5+6+3)=32 사이클이 사용된다. 메모리 제어기(11)는 프레임당 32 사이클에 맞춰 메모리에 읽기 및 쓰기가 이루어지도록 동기를 맞춘다.
비디오 인코더(17)는 메모리로부터 읽어들인 통합 영상 데이터를 사용하여 하나의 화면을 구성한다. 비디오 인코더(17)는 입력 데이터가 분할 영상 데이터인지의 여부와 관계없이, 한 프레임에 해당하는 비디오 데이터를 메모리(13)로부터 입력받아 한 프레임에 해당하는 아날로그 비디오 신호를 생성한다. 쓰기 주소 발생기(21)에 의하여, 각 입력 채널의 비디오 데이터가 통합 화면내에서 각 분할 화면의 위치에 따라 적절히 메모리에 저장되었기 때문에, 비디오 인코더(17)는 메모리의 내용을 그대로 하나의 프레임 데이터처럼 읽어서 처리하면 되는 것이다. 비디오 인코더(19)에서 형성된 통합 화면은 표시 장치(19)를 통하여, 사용자에게 표시된다.
본 발명의 실시예에서, 분할 화면은 다양한 형태를 지닐 수 있는데, 도 5은 본 발명에 의한 분할 화면의 실시예를 나타낸다. 도면에 나타나 있듯이, 동일한 수로 화면을 분할하는 경우에도 다른 형태의 분할 화면을 지닐 수 있다. 예를 들어, 화면을 8개로 분할하는 경우, 2가지 분할의 방법을 표시하고 있다. 화면의 분할 형태는 각 채널로부터의 영상데이타의 감소율(scaling factor)와 입력채널의 비디오 데이터가 메모리(13)의 어느 부분에 저장되느냐에 의하여 결정되므로, 이를 변경함으로써 도 6에 도시된 형태 이외의 다양한 형태의 구현이 가능하다.
관련 부분에서 일부 설명한 제어기(25)의 역할에 대해서는 상술하면 다음과 같다. 첫째, 비디오 디코더(1)로 입력되는 여러 입력 채널 중 하나의 채널을 선택하는 선택 신호를 발생시킨다. 둘째, 스케일러(5)에서 입력 데이터의 축소 비율을 결정하는 감소율(scaling factor)을 결정한다. 셋째, 분할 화면의 구성을 위하여, 각각의 입력 채널이 저장되는 주소를 발생시키는 쓰기 주소 발생기(21)에 현재 입력 채널에 대한 정보를 제공한다.
본 발명의 바람직한 실시예에서, 비디오 디코더(1)로부터 디지털 비디오 신호를 입력받아 메모리(13)에 기록하는 데이터의 출력과정까지 모든 기능을 단일칩화한 반도체소자를 사용한다. 도 2에서 검은 블록으로 표시한 부분이, 출원인이 제작한 소자에서 원칩화된 부분이다. 본 발명에 따른 원칩 반도체 소자는 16개의 채널로부터 동시에 입력을 받을 수 있으며, 입력 디지털 비디오 신호와 함께 프로그램이 가능한 HRESET, VRESET, 그리고 VACTIVE 신호를 동시에 출력하여, 다양한 형태의 비디오 인코더(17)와 호환이 가능하다.
본 발명에 의한 멀티 채널 영상 시스템은 여러 개의 입력 채널로부터 영상 신호를 입력받아, 분할 화면으로 구성되는 하나의 통합 화면을 제공한다. 이때,여러 개의 채널이 하나의 비디오 디코더를 공유하도록 함으로써 시스템의 비용을 낮출 수 있다. 또한, 여러개의 채널이 디코더를 공유할 때 발생하는 록킹 타임에 의한 프레임율의 저하를, 별도의 동기신호 분석기를 사용하여 방지하였다.
그리고, 각각의 분할 화면을 갱신하는데 있어서, 하나의 분할 화면을 독립적으로 갱신하지 않고, 각각의 분할 화면이 갱신된 상태에서 통합 화면을 갱신하므로, 화면의 자연스러움을 제공할 수 있다. 또한, 본 발명의 구성요소들을 단일 칩으로 구현하였으며, 다양한 비디오 인코더와 호환이 가능하도록 하였다.

Claims (8)

  1. 하나 이상의 채널로부터 아날로그 비디오신호를 입력받는 영상시스템에 있어서,
    상기 하나 이상의 채널로부터 아날로그 비디오 신호를 스위칭하면서 입력받아 이를 디코딩하여 디지털 비디오 신호를 생성하기 위한 비디오 디코더와,
    상기 하나 이상의 채널 각각에 대하여, 상기 생성된 디지털 비디오 신호를 이용하여 인접한 주사선의 신호 레벨을 비교하여 동기신호를 검출하기 위한 디지털 비디오 신호 분석기와,
    상기 검출된 동기 신호를 이용하여 상기 디지털 비디오 신호를 처리하기 위한 처리 수단
    을 포함하는 영상 시스템.
  2. 제1항에 있어서,
    상기 비디오 신호 분석기는 주사선을 이루는 상기 디지털 비디오 신호의 레벨 및 라인 동기신호를 검출함으로써 필드 동기신호를 검출하는 영상 시스템.
  3. 제1항에 있어서, 상기 처리 수단은,
    상기 하나 이상의 채널 각각에 대하여, 상기 디지털 비디오 신호를 스케일링하기 위한 수단과,
    메모리와,
    상기 하나 이상의 채널 각각에 대하여 스케일링된 디지털 비디오 신호를 상기 메모리의 서로 다른 위치에 저장함으로써, 상기 메모리상에 상기 하나 이상의 채널로부터 입력된 영상을 통합하여 통합영상을 형성하기 위한 수단
    을 포함하는 영상 시스템.
  4. 제3항에 있어서,
    상기 통합영상을 상기 메모리로부터 읽어내어 디스플레이하기 위한 수단을 더 포함하는 영상 시스템.
  5. 비디오 신호의 필드동기신호를 생성하는 방법에 있어서,
    비디오 신호의 제1 입력 라인의 화소 밝기 신호와 라인 동기신호를 분리하는 단계(a 단계)와,
    상기 제1 입력 라인상의 화소들 중, 화소 밝기 신호가 밝기 문턱값보다 큰 화소의 총 개수를 구하는 단계(b단계)와,
    상기 제1 입력 라인의 상기 화소의 총 개수와 화소 개수 문턱값을 비교하여, 상기 제1 입력 라인이 속한 필드를 결정하는 단계(c단계)와,
    상기 제1 입력 라인과 인접한 제2 입력 라인에 대하여, 상기 a단계 내지 c단계를 거쳐, 상기 제2 입력 라인이 속한 필드를 결정하는 단계(d단계)와,
    상기 제1 입력 라인이 속한 필드와 상기 제2 입력라인이 속한 필드를 비교하여, 상기 제1 입력 라인이 속한 필드와 상기 제2 입력 라인이 속한 필드가 다르고, 상기 제1 입력 라인의 상기 화소의 총 개수가 상기 제1 입력 라인의 상기 화소의 총 개수보다 작은 경우, 상기 제2 입력 라인의 라인 동기신호를 상기 제2 입력 라인이 속한 필드 동기신호로 결정하는 단계(e단계)
    를 포함하는 필드 동기신호의 생성방법.
  6. 하나 이상의 채널로부터 아날로그 비디오신호를 입력받는 영상시스템에 있어서,
    상기 하나 이상의 채널로부터 아날로그 비디오 신호를 스위칭하면서 입력받아 이를 디코딩하여 디지털 비디오 신호를 생성하기 위한 비디오 디코더와,
    상기 하나 이상의 채널 각각에 대하여 상기 디지털 비디오 신호의 크기를 조정하여 분할 영상 데이터를 생성하되, 상기 채널에 따라 분할 영상의 크기를 달리 할 수 있는 스케일러와,
    상기 하나 이상의 채널 각각에 대한 상기 분할 영상 데이터를 저장하기 위한 메모리와,
    상기 하나 이상의 채널 각각에 대한 상기 분할 영상의 크기에 따라 메모리 쓰기 주소와 읽기 주소를 발생시켜 상기 채널 각각에 대한 분할 영상 데이터를 상기 메모리의 각기 다른 영역에 기록함으로써 상기 채널 각각에 대한 분할 영상을 통합한 통합 영상 데이터가 상기 메모리에 저장되도록 하는 주소발생기
    를 포함하는 영상 시스템.
  7. 제6항에 있어서,
    상기 채널 각각에 대한 상기 분할 영상은 서로 크기가 다르게 형성될 수 있는 영상시스템.
  8. 제6항에 있어서,
    상기 메모리에 저장된 상기 통합영상 데이터를 읽어들여 디스플레이 장치에 표시하기 위한 수단을 더 포함하는 영상시스템.
KR1020000006767A 2000-02-14 2000-02-14 다채널 영상 시스템 KR100354529B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000006767A KR100354529B1 (ko) 2000-02-14 2000-02-14 다채널 영상 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000006767A KR100354529B1 (ko) 2000-02-14 2000-02-14 다채널 영상 시스템

Publications (2)

Publication Number Publication Date
KR20010081370A KR20010081370A (ko) 2001-08-29
KR100354529B1 true KR100354529B1 (ko) 2002-09-30

Family

ID=19646123

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000006767A KR100354529B1 (ko) 2000-02-14 2000-02-14 다채널 영상 시스템

Country Status (1)

Country Link
KR (1) KR100354529B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100504471B1 (ko) * 2002-08-08 2005-08-03 엘지전자 주식회사 비디오 디코딩 시스템
KR100473719B1 (ko) * 2002-08-09 2005-03-10 (주)네오와인 Ａｓｉｃ을 이용한 영상신호 전송장치
KR20040048325A (ko) * 2002-12-02 2004-06-09 주식회사 훠엔시스 복수 채널 비디오 다중화 장치
KR100800021B1 (ko) * 2006-03-08 2008-01-31 파인트론 주식회사 고해상도 멀티채널 디스플레이 기능을 구비한 ｄｖｒ
KR100623710B1 (ko) * 2006-05-19 2006-09-13 윈포시스(주) 하드웨어 리소스를 공유하여 복수의 동영상 콘텐츠를처리하는 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990083820A (ko) * 1999-08-13 1999-12-06 김주덕 일반 비디오 테이프 녹화기를 이용한 장시간 영상 기록재생장치 및 방법과 영상 감시 시스템
KR20000008260A (ko) * 1998-07-10 2000-02-07 구자홍 다채널 영상신호의 간헐 선택방법 및 녹화장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000008260A (ko) * 1998-07-10 2000-02-07 구자홍 다채널 영상신호의 간헐 선택방법 및 녹화장치
KR19990083820A (ko) * 1999-08-13 1999-12-06 김주덕 일반 비디오 테이프 녹화기를 이용한 장시간 영상 기록재생장치 및 방법과 영상 감시 시스템

Also Published As

Publication number Publication date
KR20010081370A (ko) 2001-08-29

Similar Documents

Publication Publication Date Title
US6384867B1 (en) Video display apparatus capable of displaying video signals of a plurality of types with different specifications
KR20020002229A (ko) 화상 처리 장치 및 방법 및 화상 표시 시스템
JPH04365278A (ja) 多画面表示回路
KR920001931A (ko) 인터레이스 영상으로 표시되는 영상신호를 비인터레이스 영상 디스플레이 수단에 결합시키는 장치 및 이 수단으로 상기 영상신호를 디스플레이하는 방법
US20110080461A1 (en) Image signal processing apparatus, image signal processing method, image display apparatus, image display method, program, and image display system
KR100221742B1 (ko) 영상표시장치
JP2893110B2 (ja) ピクチャーインピクチャーのビデオ信号発生回路
US20100134513A1 (en) Pixel display device
US6515707B1 (en) Image frame synchronizing apparatus and method thereof
US20060187340A1 (en) Method and apparatus for displaying frame rate altered video on interlaced display device
KR100354529B1 (ko) 다채널 영상 시스템
US7623183B2 (en) Frame rate adjusting method and apparatus for displaying video on interlace display devices
KR100272447B1 (ko) 멀티화면 분할기
KR20070098600A (ko) 영상 신호 처리 장치
JP2000175081A (ja) ノイズ低減回路
US20060233518A1 (en) Method of scaling subpicture data and related apparatus
JP3614334B2 (ja) 映像信号処理装置
US7389004B2 (en) Image processing apparatus
JP2007264465A (ja) 映像信号処理回路
EP0921495B1 (en) Picture size conversion method and device thereof
KR20020014747A (ko) 화상 신호 처리 장치
KR100376753B1 (ko) 영상 감시 시스템의 영상 출력방법
KR100208374B1 (ko) 영상신호처리 시스템에서 유효화면크기 가변회로
KR100378788B1 (ko) 다중-표준형2화면영상신호처리회로
CN100440951C (zh) 子母画面处理装置及其处理方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070914

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee