KR100473719B1

KR100473719B1 - Ａｓｉｃ을 이용한 영상신호 전송장치

Info

Publication number: KR100473719B1
Application number: KR10-2002-0047192A
Authority: KR
Inventors: 이효승
Original assignee: (주)네오와인
Priority date: 2002-08-09
Filing date: 2002-08-09
Publication date: 2005-03-10
Also published as: KR20040014026A

Abstract

본 발명의 ASIC을 이용한 영상신호 전송장치는, 다채널 영상신호를 버스 인터페이스를 이용하여 전송하는 장치에 있어서, 영상신호가 카메라로부터 디코더에 입력되면, ASIC에서 처리된 후 메모리에 저장되고, 메모리에 저장된 영상신호는 다시 ASIC에 입력되어 처리된 후 시스템 버스에 전송되며, 상기 영상신호는 시스템 버스에 전송되기 전에 소정 사이즈로 다수개씩 메모리에 저장된다. 이 같은 본 발명은 고속의 버스를 사용한 다수 채널 영상신호전송장치 구현시 문제가 되었던 시스템 구현비용 문제, 전송가능 프레임 수 제약 문제 및 버스 대역폭 폭주문제를 일반 메모리와 버스 컨트롤러를 사용하여 해결하였다.

Description

ＡＳＩＣ을 이용한 영상신호 전송장치{Image signal transmitting device using ASIC}

본 발명은 ASIC(Application Specific Integrated Circuit)을 이용한 영상신호 전송장치에 관한 것으로서, 특히 다수개의 비디오 디코더에 입력된 영상신호(비디오신호)를 ASIC에서 멀티플렉싱하여 CPU에 전송할 수 있도록 한 기술에 관한 것이다.

종래에는 다수개의 영상신호를 버스로 전송하는 경우 각각의 카메라 영상신호를 PCI 전송모듈이 있는 ASIC을 버스 브릿지(BUS Bridge)를 사용하여 인터페이스 하였다.

즉, 종래에는 여러 개의 영상신호를 CPU측에 전송할 경우 다수개의 버스 컨트롤러 칩셋 과 다수 개 칩셋을 동시에 입력받기 위한 버스 브릿지 제어칩을 사용하여야 한다.

즉, 도 1에 도시한 바와 같이, 예를 들어 4개의 카메라(1)(2)(3)(4)로부터 입력되는 영상신호를 버스를 이용하여 전송하는 장치를 구성할 경우 각각의 카메라(1)(2)(3)(4)를 각각의 PCI 연결이 가능하도록 PCI 브릿지(9)를 포함하는 디코더(5)(6)(7)(8)에 연결한 후, 이들 디코더(5)(6)(7)(8)의 출력들을 PCI 브릿지(9)에 연결함으로서 PCI 커넥터(10) 등을 이용하여 CPU에 전송 가능하도록 하는 방식을 사용하였다.

이 같은 종래의 장치는 다수개의 카메라 영상신호가 동시에 전송되더라도 PCI 브릿지(9)의 고속동작에 의하여 상기 입력된 영상신호를 전송하기 때문에 여러 채널의 영상 데이터를 동시에 입력받도록 하는 방식이다.

그러나, 이와 같은 방식에 의한 영상신호처리동작은 각각의 PCI 인터페이스로서 상대적으로 고가인 디코더(5)(6)(7)(8)를 사용해야 하므로 시스템 구현비용이 증가할 뿐만 아니라, PCI 브릿지(9)를 외장함으로서 시스템 가격상승 요인이 발생한다.

또한, 카메라(1)(2)(3)(4)를 통해 동시에 디코더(5)(6)(7)(8)에 입력되는 영상신호의 수평 수직 활성화구역(Horizontal and Vertical Video Active Range)이 일치할 경우, PCI 브릿지(9)와 커넥터(10)의 데이터 버스에 데이터가 폭주하는 현상이 발생한다(BUS Bandwidth bottle neck). 이에 따라, 커넥터(10) 후단의 CPU측 혹은 버스 컨트롤러에 순간적인 과부하 등의 영향을 미치게 되어 데이터 전송속도가 늦어지는 등 시스템 불안정 요인이 발생한다.

따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 개선하기 위한 것으로서, 본 발명의 목적은 상대적으로 저가인 비디오 디코더, 일반 메모리 및 ASIC을 사용하여 저가의 경제적 시스템을 구현하고, 버스의 대역폭을 일정하게 유지하여 카메라로부터 전송되는 영상신호를 고속으로 스위칭할 수 있는 ASIC을 이용한 영상신호 전송장치를 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위한 본 발명의 ASIC을 이용한 영상신호 전송장치는, 영상을 촬영하는 카메라; 상기 카메라로부터 입력받은 디지털신호를 아날로그신호로 변환하는 디코더; 상기 디코더로부터 입력받은 여러 개의 영상신호(아날로그신호)를 멀티플렉싱하는 ASIC; 상기 ASIC에서 처리된 영상신호를 저장하는 메모리; 및 상기 메모리에 저장된 영상신호를 다시 ASIC에서 처리하면 이를 입력받아 CPU로 전송하도록 할당된 버스 대역폭이 일정한 PCI 시스템버스로 구성되고, 상기 ASIC로부터 처리된 영상신호는 시스템버스에 전송되기 전에 소정 사이즈로 다수개씩 메모리에 저장되는 것을 특징으로 한다.

이하, 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명한다.

도 2는 본 발명에 의한 영상신호처리 ASIC의 비디오 디코더 인터페이스 장치 구성도이다.

도 2에 있어서, 영상신호는 카메라(11)(12)(13)(14)로부터 촬영된 디지털영상신호가 디코더(15)(16)(17)(18)에 입력된다. 이때 상기 카메라(11)(12)(13)(14)로부터 입력된 디지털영상신호는 디코더(15)(16)(17)(18)에 입력되어 아날로그신호로 변환되며, 상기 아날로그신호의 신호처리를 위해 ASIC(19)에 입력된다. 이에 따라, ASIC(19)에서 처리된 영상신호는 메모리(20)에 저장된다. 메모리(20)에 저장된 영상신호는 다시 ASIC(19)에 입력되어 처리된 후 PCI 버스(21)에 전송된다.

도 1의 종래 방식으로 시스템을 구현할 경우 주요부품 예상가격은 $80 이다. 도 1에 도시된 비디오디코더(5)(6)(7)(8)는 개당 $15 에 판매되며, 도 1에 도시한 바와 같이 4개가 사용될 경우 Conexant사(미국회사)의 반도체 가격만 $15 x 4 = $60 정도가 소요된다. 이외에 PCI 브릿지(9)를 추가하면 전체 주요부품 가격은 $80 정도에 이른다(2002년 7월 기준).

반면에, 도 2의 본 발명 방식으로 시스템을 구현할 경우 예상가격은 $16 이다(당사 ASIC 가격 별도). 입력단의 디코더는 PCI 전송 방식이 아닌 가격이 저렴한 일반 디코더(16)(17)(18)(19)를 사용할 수 있다. 현재 일반 디코더의 경우 필립스사의 SAA7113 의 경우 $3.5 이다. $3.5 x 4 = $14, 이외에 당 시스템에서는 메모리(20)($2 정도)를 필요로 하므로 가격은 약 $16 정도로 구현된다(당사의 ASIC 비용 제외).

영상신호는 블랭크(Blank) 구간과 실제 유효한 액티브(Active) 구간으로 구성된다. 이 경우 도 1의 카메라(1)(2)(3)(4)로부터 전송되는 신호는 상호간에 비동기로 전송되기 때문에 동시에 Active 구간이 중복될 경우 PCI 브릿지(9)에 인가되는 버스 대역폭도 동시에 증가하며 PCI 버스(9)에 전송되는 영상신호 데이터량은 Blank 구간에서는 서비스량이 없다가 Active 구간에서는 갑자기 전달량이 폭주하는 문제가 발생한다.

그러나, 도 2에서 일반 디코더(11)(12)(13)(14)에 입력된 영상신호는 영상신호처리용 반도체 ASIC(19)에 입력되어 처리된 후 메모리(20)에 저장되었다가(Write) 다시 필요한 데이터를 ASIC(19)이 메모리(20)에서 읽어내어(Read) PCI 버스(21)로 출력한다. 이 경우 메모리(20)에서 읽어내는 데이터량은 PCI 버스(21)의 스케줄에 따라 조정되기 때문에 PCI 버스(21)에 할당되는 버스 대역폭은 일정하다. 즉, PCI 버스(21)에 할당된 데이터량이 예측된 일정한 값으로 전송되기 때문에 CPU 측에서의 안정된 동작이 가능하다.

또한, 카메라로부터 전송되는 영상신호를 내부 스케일링하여 640 x 240 x 2 이미지를 320 x 120 x 2 으로 반사이즈로 줄여서 전송할 경우 기존의 방식에서는 각 화면 당 전송되는 데이터량은 360 x 240 x 30 x 4 의 속도가 필요하다.

그러나, 본 발명에서는 메모리(20)에서 영상 사이즈를 1/2로 줄일 경우 두 번째 라인의 입력은 저장되지 않기 때문에 출력되는 영상 사이즈는 360 X 120 X 30 X 4 의 속도가 인가된다. 왜냐하면, 수평수직 사이즈를 1/2로 줄일 경우 수직방향의 신호는 홀수라인과 짝수라인 중에서 한 부분만 사용되므로 메모리(20)에 저장되는 신호는 반만 저장된다. 따라서, 저장된 영상 데이터를 읽어낼 때의 속도는 1/2 정도만 소요된다.

상대적으로 여러 개의 채널이 인가될 경우 속도는 반으로 줄어들게 된다. 만일, 수직방향의 라인을 솎아내지 않고 한 필드 데이터 분을 모두 전송할 경우 320 X 240 라인을 전송하게 되는데 이 경우에는 다음 필드를 저장하지 않는다. 즉, 수직 방향으로 라인을 솎아 내던가 필드를 솎아 내던간에 1/2 사이즈의 이미지에서는 동일하게 순간 속도가 반으로 줄어들게 된다.

도 3은 CIF 사이즈로 전송할 경우 사용되는 라인 또는 필드에 관련된 설명을 위한 도면이다.

통상의 CCTV 시스템에서는 여러 채널의 카메라 영상을 동시에 한 화면에서 감시하여야 하기 때문에 영상 사이즈를 스케일다운(Scale Down)하여 전송한다. 이 경우, 원래의 영상과 전송하려는 영상간에는 데이터 사이즈가 대폭 줄어들게 된다. 예를 들면, 4 채널을 시청할 경우 수평 및 수직방향으로 1/2씩 줄어들게 되므로 전체 데이터량은 면적비 기준 1/4로 줄어든다.

도 3에서 사용된 라인(22)과 비사용된 라인(23)은 수직방향에서 라인단위로 줄어들게 되는 경우이며 때로는 필드를 건너뛰어 저장하기도 한다. 종래의 라인들은 라인단위로 사용했다 사용하지 않았다 하는 경우이고 도 3의 라인(22)(23)은 필드단위로 사용여부가 결정될 경우이다.

도 4는 중간에 사용부분과 사용치 않는 부분을 중개해주는 메모리를 사용하지 않을 경우와 사용할 경우의 예를 도시한 것이다.

도 4에 있어서, 부호 24, 25, 26은 상기 데이터의 사용부분 4개의 입력이 일치할 경우이다. PCI 커넥터(25)에 인가되는 데이터량이 부호 24와 26의 모양과 같이 데이터량이 폭주한다. 또한, 어떤 경우에는 데이터가 전달될 필요성이 없어서 일정한 대역폭이 확보되지 않아 PCI 버스 대역의 사용이 비효율적이다.

도 4에 있어서, 부호 27, 20, 29, 30, 31은 메모리를 중간에 경유할 경우 대역문제 당 발명의 해결방식이다. 부호 24와 동일하게 부호 27의 입력이 있다고 하더라도 메모리(20)가 상기 데이터를 일단 수용한 후 부호 29 및 부호 31의 일정한 속도로 전송해준다.

또한, 버스에 인가되는 데이터는 버스의 한계속도까지 가능하다. PCI 버스(21)를 예로 들면 일반 PCI의 한계속도는 33 MHz X 32 bit 이다. = 132 M Byte /Sec. 이 데이터 한계속도에 인가될 수 있는 320 X 240 영상(이미지)의 수는 기존의 방식에서는 14 채널까지이다. 본 발명의 시스템의 경우 버스에 인가되는 한계 채널 수는 이의 2 배인 28개까지 증가한다.

즉, 기존 방식은 33 MHz X 32 bit / ( 320 X 240 X 60 X 16 bit ) = 14.32 채널이고, 본 발명의 방식은 33 MHz X 32 bit / ( 320 X 120 X 60 X 16 bit ) = 28.6 채널인 것이다.

상술한 바와 같이 본 발명의 ASIC을 이용한 영상신호 전송장치에 따르면 다음과 같은 효과가 있다.

첫째, 상대적으로 저가인 비디오 디코더 및 일반 메모리와 ASIC을 사용하여 저가로 경제적인 시스템을 구현할 수 있다.

둘째, 버스의 대역폭을 일정하게 유지할 수 있다.

셋째, 카메라에 입력되는 영상신호의 고속 스위칭 속도를 얻을 수 있다.

도 1은 종래의 영상신호처리용 PCI 버스 ASIC 다수개를 사용한 영상신호 전송장치의 구성도.

도 2는 본 발명의 ASIC을 이용한 영상신호 전송장치의 구성도.

도 3은 CIF 사이즈로 전송할 경우 사용되는 라인 또는 필드에 관련된 설명을 위한 도면.

도 4는 중간에 사용부분과 사용치 않는 부분을 중개해주는 메모리를 사용하지 않을 경우와 사용할 경우의 예시도.

* 도면의 주요부분에 대한 부호의 설명 *

11, 12, 13, 14 ----- 카메라 15, 16, 17, 18 ----- 디코더

19 ----- ASIC 20 ----- 메모리

21 ----- PCI 버스

Claims

영상을 촬영하는 카메라(11)(12)(13)(14);

상기 카메라(11)(12)(13)(14)로부터 입력받은 디지털신호를 아날로그신호로 변환하는 디코더(15)(16)(17)(18);

상기 디코더(15)(16)(17)(18)로부터 입력받은 여러 개의 영상신호(아날로그신호)를 멀티플렉싱하는 ASIC(19);

상기 ASIC(19)에서 처리된 영상신호를 저장하는 메모리(20); 및

상기 메모리(20)에 저장된 영상신호를 다시 ASIC(19)에서 처리하면 이를 입력받아 CPU로 전송하도록 할당된 버스 대역폭이 일정한 PCI 시스템버스(21)로 구성되고,

상기 ASIC(19)로부터 처리된 영상신호는 시스템버스에 전송되기 전에 소정 사이즈로 다수개씩 메모리에 저장되는 것을 특징으로 하는 ASIC을 이용한 영상신호 전송장치.