KR100343145B1 - Ｉｉｃ 버스 인터페이스 기능이 내장된 집적 회로의테스트 시스템 및 테스트 방법 - Google Patents

Ｉｉｃ 버스 인터페이스 기능이 내장된 집적 회로의테스트 시스템 및 테스트 방법 Download PDF

Info

Publication number
KR100343145B1
KR100343145B1 KR1020000055207A KR20000055207A KR100343145B1 KR 100343145 B1 KR100343145 B1 KR 100343145B1 KR 1020000055207 A KR1020000055207 A KR 1020000055207A KR 20000055207 A KR20000055207 A KR 20000055207A KR 100343145 B1 KR100343145 B1 KR 100343145B1
Authority
KR
South Korea
Prior art keywords
test
analog
integrated circuit
testing
bus interface
Prior art date
Application number
KR1020000055207A
Other languages
English (en)
Other versions
KR20020022426A (ko
Inventor
이승철
이승하
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020000055207A priority Critical patent/KR100343145B1/ko
Publication of KR20020022426A publication Critical patent/KR20020022426A/ko
Application granted granted Critical
Publication of KR100343145B1 publication Critical patent/KR100343145B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

IIC 버스 인터페이스 기능을 내장하는 집적 회로(IC)를 테스트하기 위한 테스트 시스템 및 테스트 방법이 개시된다. 본 발명의 테스트 시스템은 마이크로컨트롤러(MCU) 응용 회로부 및 아날로그 테스트 장비를 구비한다. MCU 응용 회로부는 IC를 테스트하기 위한 테스트 패턴을 저장하고, 소정의 제어 신호에 응답하여 특정의 테스트 패턴을 IIC 버스 인터페이스 포맷에 맞추어 출력한다. 아날로그 테스트 장비는 IC의 테스트에 필요한 아날로그 신호를 발생하고 테스트의 결과를 표시하며, MCU 응용회로부를 제어하는 제어 신호를 발생한다. 제어 신호는 아날로그 테스트 장비에서 아날로그 집적 회로의 테스트시 릴레이를 제어하기 위해 지원하는 신호인 릴레이 비트를 이용하는 것을 특징으로 한다. 본 발명에 의하여, 기존의 아날로그 테스트 장비에 간단한 MCU 응용회로를 추가함으로써, 디지털 테스트 장비에 비하여 훨씬 저렴한 비용으로 IIC 버스 인터페이스 기능이 내장된 IC를 테스트할 수 있다.

Description

ＩＩＣ 버스 인터페이스 기능이 내장된 집적 회로의 테스트 시스템 및 테스트 방법{Test system for testing IC having IIC bus interface function, and test method therefor}
본 발명은 반도체 집적회로(Integrated Circuit, IC)의 테스트에 관한 것으로서, 특히 IIC 버스 인터페이스 기능이 내장된 IC의 테스트에 관한 것이다.
마이크로컨트롤러(Micro-controller, 이하 MCU라 함)를 이용한 디지털 인터페이스 기술의 발달에 따라, 점차 반도체 집적 회로(Integrated Circuit, 이하 IC라 함)들도 MCU와의 통신을 위하여 디지털 인터페이스 블록이 내장되고 있다. 디지털 인터페이스 기술 중에서 필립스(Pillips)사가 개발한 직렬 버스(serial bus)인 IIC 버스(Inter-Integrated Circuit Bus) 인터페이스가 여러 가지 장점에 의해 보편화되고 있다. IIC 버스 인터페이스 기능이 내장된 IC로는 컴퓨터 등의 모니터(monitor)용 신호 증폭 IC의 하나인 모니터용 프리앰프 IC가 있다.
기존의 바이폴라(bipolar) IC들은 입/출력과 제어 부분이 아날로그 경로로만 구성되어 있으므로, 아날로그 테스트 시스템만으로 충분히 테스트가 가능하다. 그런데, 최근에 많이 개발되고 있는 IIC 버스 인터페이스 기능을 내장한 IC를 테스트하기 위해서는 디지털 기능이 포함된 테스트 시스템이 필요하다. 지금까지는 디지털 옵션(option)을 포함하는 아날로그-디지털 혼용 테스트 장비를 사용해 IIC 버스 인터페이스 기능을 내장한 IC를 테스트하여 왔다.
도 1은 종래 기술에 의한 IIC 버스 인터페이스 기능이 내장된 IC의 테스트 시스템을 나타내는 블록도이다. 이를 참조하면, 종래 기술에 의한 IIC 버스 인터페이스 기능이 내장된 IC의 테스트 시스템은 아날로그-디지털 혼용 테스트 장비(10)를 구비한다. IIC 버스 블록(110)을 내장한 IC(100)는 테스트 보드(12)상에 놓여져 아날로그-디지털 혼용 테스트 장비(10)와 인터페이스한다. 아날로그-디지털 혼용 테스트 장비(10)는 아날로그 옵션(option) 부분과 디지털 옵션 부분이 있다. 아날로그 옵션으로는 테스트에 필요한 아날로그 입력 신호(AC_DC_IN) 및 테스트 결과의 출력 신호(MEAS_OUT)를 처리한다. 그리고, 디지털 옵션으로는 IIC 버스 블록(110)과 인터페이스하기 위한 신호(IIC_DAT_IN)를 처리한다.
상기와 같이, 디지털 옵션을 포함하는 아날로그-디지털 혼용 테스트 장비는 아날로그 전용 테스트 장비에 비하여 상당히 고가이다. 그리고, 아날로그 IC의 테스트를 위해 사용되던 기존의 아날로그 테스트 장비를 활용하기 위해서 별도의 설비 투자가 있어야 하는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 저가의 아날로그 테스트 장비를 이용함으로써 IIC 버스 인터페이스 기능이 내장된 IC의 테스트 비용을 절감할 수 있는 테스트 시스템 및 테스트 방법을 제공하는데 있다.
도 1은 종래 기술에 의한 IIC 버스 인터페이스 기능이 내장된 IC의 테스트 시스템을 나타내는 블록도이다.
도 2는 본 발명의 일 실시예에 따른 IIC 버스 인터페이스 기능이 내장된 IC의 테스트 시스템을 나타내는 블록도이다.
도 3은 도 2의 IIC 버스 인터페이스 기능이 내장된 IC의 테스트 시스템에서의 마이크로컨트롤러 응용 회로부를 나타내는 도면이다.
도 4는 본 발명의 일 실시예에 따른 IIC 버스 인터페이스 기능이 내장된 IC의 테스트 방법을 나타내는 흐름도이다.
상기 기술적 과제를 이루기 위한 본 발명의 일면은 IIC 버스 인터페이스 기능을 내장하는 집적 회로(IC)를 테스트하기 위한 테스트 시스템에 관한 것이다. 본 발명의 바람직한 실시예에 따른 IIC 버스 인터페이스 기능을 내장하는 집적 회로의 테스트 시스템은 상기 집적 회로를 테스트하기 위한 테스트 패턴을 저장하고, 소정의 제어 신호에 응답하여 상기 테스트 패턴을 IIC 버스 인터페이스 포맷에 맞추어 상기 집적 회로로 출력하는 마이크로컨트롤러 응용 회로부; 및 상기 집적 회로의 테스트에 필요한 아날로그 신호를 발생하고 상기 테스트의 결과를 표시하며, 상기 제어 신호를 발생하는 아날로그 테스트 장비를 구비한다. 상기 제어 신호는 상기 아날로그 테스트 장비에서 아날로그 집적 회로의 테스트시 릴레이를 제어하기 위해 지원하는 신호인 릴레이 비트를 이용하는 것을 특징으로 한다.
상기 기술적 과제를 이루기 위한 본 발명의 다른 일면은 IIC 버스 인터페이스 기능을 내장하는 집적 회로를 테스트하는 방법에 관한 것이다. 본 발명의 바람직한 실시예에 따른 IIC 버스 인터페이스 기능을 내장하는 집적 회로의 테스트 방법은 마이크로컨트롤러 응용 회로부의 롬에 상기 집적 회로를 테스트하기 위한 테스트 패턴을 저장하는 단계; 아날로그 테스트 장비에서 아날로그 집적 회로의 테스트시 릴레이를 제어하기 위해 지원하는 신호인 릴레이 비트를 이용하여 소정의 제어 신호를 발생하는 단계; 및 상기 제어 신호에 응답하여, 상기 마이크로컨트롤러 응용 회로부의 롬에서 특정의 테스트 패턴을 독출하여, IIC 버스 인터페이스 포맷에 맞추어 상기 집적 회로로 출력하는 단계를 구비한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 본 명세서에서는, 설명의 편의상, 각 도면을 통하여 동일한 역할을 수행하는 신호와 구성 요소는 동일한 참조 부호 및 참조 번호로 나타낸다.
도 2는 본 발명의 일 실시예에 따른 IIC 버스 인터페이스 기능이 내장된 IC의 테스트 시스템을 나타내는 블록도이다. 이를 참조하면, 본 발명의 일 실시예에 따른 IIC 버스 인터페이스 기능이 내장된 IC의 테스트 시스템은 아날로그 테스트 장비(20) 및 MCU 응용 회로부(30)를 구비한다. 그리고, IC(100)가 테스트되기 위하여 테스트 보드(22)상에 놓여진다. IC(100) 내부에는 IIC 버스 인터페이스 기능을 담당하는 IIC 버스 블록(110)이 내장되어 있다. IIC 버스 인터페이스는 IIC 클럭(이하, SCL이라 함)과 IIC 데이터(이하, SDA라 함)로 구성된다.
아날로그 테스트 장비(20)는 원래는 아날로그 IC의 테스트만을 지원하는 장비이다. 즉, IIC 버스 인터페이스와 같은 디지털 인터페이스를 지원하는 디지털 옵션 기능이 없다. 이러한 아날로그 테스트 장비(20)로는 예를 들어, 저가의 순수 아날로그 장치인 LTX사의 CS92가 있다. 본 실시예에서는 LTX사의 CS92를 사용한다.
MCU 응용 회로부(30)는 아날로그 테스트 장비(20)와 IIC 버스 블록(110) 사이의 인터페이스를 담당하는 회로이다. 즉, 아날로그 테스트 장비(20)에서 출력되는 제어 신호(CONT)에 따라, IIC 버스 블록(110)으로 입력되는 IIC 버스 포맷의 IIC 데이터(IIC_DAT_IN)를 출력한다. 이 때, 출력되는 IIC 데이터(IIC_DAT_IN)는 MCU 응용 회로부(30)의 메모리에 미리 저장해둔 테스트 패턴이다. 따라서, MCU 응용 회로부(30)는 출력으로는 IIC 버스 포맷(format)을 지원해야 한다. 또한, 제어 신호(CONT)를 수신하기 위해서는 8 비트 이상의 병렬 입력이 가능한 것이 바람직하다. 그리고, MCU 응용 회로부(30)에 내장된 메모리인 롬(ROM)의 크기가 소정의 크기 이상이어야 한다. MCU 응용 회로부(30)는 IC(100)가 위치하는 테스트 보드(22) 상에 구현되는 것이 바람직하다.
상기 설명한 바와 같이, 특정의 IC(100)를 테스트하기 위한 테스트 패턴들이 MCU 응용 회로부(30)의 롬에 저장된다. 그리고, 특정의 테스트 패턴을 IIC 데이터(IIC_DAT_IN)로 출력하기 위해 제어 신호(CONT)가 사용된다. 제어신호(CONT)는 아날로그 테스트 장비(20)의 릴레이 비트(relay bit)를 이용한다. 릴레이 비트는 아날로그 테스트 장비(20)에서 릴레이(relay)를 제어하기 위하여 사용되는 것으로서, 디지털 개념의 신호는 아니다. 그러나, 릴레이 비트가 소정 범위의 전압 레벨을 가지므로, 이를 '하이'레벨/'로우'레벨의 디지털 비트와 같이 동작하도록 함으로써, MCU 응용 회로부(30)를 제어하는 제어 신호(CONT)로서 이용한다.
아날로그 테스트 장비(20)에서 출력되는 다수의 릴레이 비트로 구성되는 제어 신호(CONT)에 의해 테스트 패턴이 선택된다. 제어 신호(CONT)는 특정의 테스트 패턴을 저장하고 있는 MCU 응용 회로부(30)의 롬의 주소를 지정하는 주소 비트와 인터럽트 비트를 포함한다. 본 실시예에서는 제어 신호(CONT)는 7개의 주소 비트와 1개의 인터럽트 비트를 사용한다. 따라서, 27개의 테스트 패턴을 지정할 수 있다.
다음의 표 1은 테스트 패턴의 일 예를 보여주는 표이다.
테스트모드 주소 비트 서브 주소[h] 데이터[h]
1 0000001 00/01/0203/04/0506/07/0809/0A/0B 80/80/8080/80/8080/80/8080/80/80
2 0000010 02/03/04 80/80/80
3 0000011 02/03/04 81/81/81
4 0000100 02/03/04 83/83/83
... ... ... ...
50 0110010 01 40
51 0110011 01 80
52 0110100 01 81
53 0110101 01 83
... ... ... ...
118 1110110 0B 14
119 1110111 0B 01
120 1111000 00 7F
표 1은 모니터용 프리앰프 IC를 테스트하는데 사용되는 테스트 패턴으로서,테스트 모드는 테스트 패턴에 일련 번호를 붙인 것이다. 그리고, 주소 비트는 제어 신호(CONT) 중에서 7개의 비트로 구성되는 주소 비트이다. 서브 주소는 IIC 버스 블록(110)에서 서브 블록을 지정하기 위한 신호이고, 데이터가 테스트 동작을 특정하는 테스트 패턴이다. 따라서, IIC 버스 블록(110) 중 02h/03h/04h 서브 블록에 80h/80h/80h를 입력하고자 할 때에는 테스트 모드2를 지정하면 된다. 즉, '0000010'을 제어 신호(CONT)의 주소 비트로 설정하여, 출력하면, MCU 응용 회로부(30)의 롬에서 해당 테스트 패턴이 출력된다.
도 3은 MCU 응용 회로부(30)를 구현한 하나의 예를 보여주는 회로도이다. 이를 참조하면, MCU 응용 회로부(30)는 MCU(32) 및 인버터 IC(34)를 포함한다.
본 실시예의 MCU(32)는 총 42개의 핀을 가지며, 롬 크기가 32K이다. 그리고, 인버터 IC(34)는 MCU(32)로 입력되는 신호를 반전시킨다. 아날로그 테스트 장비(20)의 릴레이 비트가 MCU(32)의 입력 조건과는 정반대로, 5V(하이 레벨)에서 0V(로우 레벨)로 동작함에 따라 MCU(32)의 입력 단자에 인버터 IC(34)가 사용된다. 제어 신호(CONT) 중 7비트로 구성되는 주소 비트는 MCU(32)의 20번에서 26번핀으로 입력된다. 그리고, 제어 신호(CONT) 중 1 비트의 인터럽트는 MCU(32)의 1번핀으로 입력된다. 입력되는 제어 신호(CONT)에 따라, MCU(32)의 롬에서 해당되는 주소에 저장되어 있던 테스트 패턴이 선택되어, 42번 핀을 통하여 출력된다. 또한, 41번을 통해서는 IIC 버스 인터페이스를 위한 IIC 클럭(SCL)이 출력된다.
도 4는 본 발명의 일 실시예에 따른 IIC 버스 인터페이스 기능이 내장된 IC의 테스트 방법을 나타내는 흐름도이다. 이를 참조하여, 본 발명의 IIC 버스 인터페이스 기능이 내장된 IC의 테스트 시스템에서의 테스트 과정에 대하여 전체적으로 설명한다.
먼저, MCU 응용 회로부(30)에 있는 MCU(32)의 롬에 특정의 IC를 테스트하기 위한 테스트 패턴이 저장된다(42). 이 때, 저장되는 각각의 테스트 패턴은 고유의 주소에 할당되어 저장된다. 테스트 패턴의 저장을 위하여, 별도의 MCU 응용 프로그램이 필요할 수 있다.
테스트 패턴이 저장된 후에, 아날로그 테스트 장비(20)에서 아날로그 집적 회로의 테스트시 릴레이를 제어하기 위해 지원하는 신호인 릴레이 비트를 이용하여 소정의 제어 신호를 발생한다(44). 이 단계(44)는 특정의 테스트 패턴을 지정하기 위한 주소 비트를 생성하는 단계(441)와 생성된 주소 비트와 인터럽트 비트를 출력하는 단계(443)로 나뉠 수 있다.
다음으로, 주소 비트에 응답하여, MCU(32)의 롬에서 특정의 테스트 패턴이 독출된다(46). 독출된 테스트 패턴은 IIC 버스 인터페이스 포맷에 맞추어 IIC 버스 블록(110)으로 출력된다(48). 이 때, IIC 버스 인터페이스 위한 클럭 신호(SCL)도 함께 MCU(32)에서 출력되어 IIC 버스 블록(110)으로 제공된다.
테스트 패턴이 IC(30)로 입력되면, 테스트 패턴에 해당하는 테스트가 수행된다(50). 이 때, 테스트의 수행에 필요한 아날로그 신호(AC_DC_IN)는 아날로그 테스트 장비(20)에서 직접 IC(100)로 제공된다. 그리고, 테스트 결과는 아날로그 테스트 장비(20)로 출력되어 처리된다(52). 테스트를 계속 수행하려면(54), 다시 단계 441부터 수행되고, 아니면, 테스트 절차가 종료된다(56).
본 발명의 테스트 시스템 및 테스트 방법에서와 같이 MCU의 롬에 테스트 패턴을 미리 저장해 두고 저장된 테스트 패턴을 불러내어 테스트를 수행하는 경우, 기존의 아날로그-디지털 혼용 테스트 장비를 이용한 테스트에 비하여 테스트 시간도 절감된다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
전술한 바와 같이, 본 발명의 IIC 버스 인터페이스 기능이 내장된 IC의 테스트 시스템 및 테스트 방법에 의하여, 저가의 아날로그 테스트 전용 장비에 간단한 MCU 응용 회로부의 추가만으로 디지털 인터페이스 기능인 IIC 버스 인터페이스 기능이 내장된 IC를 테스트 할 수 있다. 따라서, 아날로그 테스트 장비에 값비싼 디지털 옵션을 추가하거나 디지털 테스트 장비를 구입하는 것에 비하여 훨씬 비용이 절감된다.

Claims (6)

  1. IIC 버스 인터페이스 기능을 내장하는 집적 회로(IC)를 테스트하기 위한 테스트 시스템에 있어서,
    상기 집적 회로를 테스트하기 위한 테스트 패턴을 저장하고, 소정의 제어 신호에 응답하여 상기 테스트 패턴을 IIC 버스 인터페이스 포맷에 맞추어 상기 집적 회로로 출력하는 마이크로컨트롤러 응용 회로부; 및
    상기 집적 회로의 테스트에 필요한 아날로그 신호를 발생하고 상기 테스트의 결과를 표시하며, 상기 제어 신호를 발생하는 아날로그 테스트 장비를 구비하며,
    상기 제어 신호는 상기 아날로그 테스트 장비에서 아날로그 집적 회로의 테스트시 릴레이를 제어하기 위해 지원하는 신호인 릴레이 비트를 이용하는 것을 특징으로 하는 IIC 버스 인터페이스 기능을 내장하는 집적 회로의 테스트 시스템.
  2. 제1항에 있어서, 상기 제어 신호는
    상기 마이크로컨트롤러 응용 회로부의 롬의 주소를 지정하기 위한 주소 비트와 인터럽트 비트로 구성되는 것을 특징으로 하는 IIC 버스 인터페이스 기능을 내장하는 집적 회로의 테스트 시스템.
  3. 제1항에 있어서, 상기 집적 회로는
    모니터용 프리앰프 집적 회로인 것을 특징으로 하는 IIC 버스 인터페이스 기능을 내장하는 집적 회로의 테스트 시스템.
  4. IIC 버스 인터페이스 기능을 내장하는 집적 회로(IC)를 테스트하는 방법에 있어서,
    마이크로컨트롤러 응용 회로부의 롬에 상기 집적 회로를 테스트하기 위한 테스트 패턴을 저장하는 단계;
    아날로그 테스트 장비에서 아날로그 집적 회로의 테스트시 릴레이를 제어하기 위해 지원하는 신호인 릴레이 비트를 이용하여 소정의 제어 신호를 발생하는 단계; 및
    상기 제어 신호에 응답하여, 상기 마이크로컨트롤러 응용 회로부의 롬에서 특정의 테스트 패턴을 독출하여, IIC 버스 인터페이스 포맷에 맞추어 상기 집적 회로로 출력하는 단계를 구비하는 것을 특징으로 하는 IIC 버스 인터페이스 기능을 내장하는 집적 회로의 테스트 방법.
  5. 제4항에 있어서, 상기 제어 신호는
    상기 마이크로컨트롤러 응용 회로부의 롬의 주소를 지정하기 위한 주소 비트와 인터럽트 비트로 구성되는 것을 특징으로 하는 IIC 버스 인터페이스 기능을 내장하는 집적 회로의 테스트 방법.
  6. 제4항에 있어서, 상기 집적 회로는
    모니터용 프리앰프 집적 회로인 것을 특징으로 하는 IIC 버스 인터페이스 기능을 내장하는 집적 회로의 테스트 방법.
KR1020000055207A 2000-09-20 2000-09-20 Ｉｉｃ 버스 인터페이스 기능이 내장된 집적 회로의테스트 시스템 및 테스트 방법 KR100343145B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000055207A KR100343145B1 (ko) 2000-09-20 2000-09-20 Ｉｉｃ 버스 인터페이스 기능이 내장된 집적 회로의테스트 시스템 및 테스트 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000055207A KR100343145B1 (ko) 2000-09-20 2000-09-20 Ｉｉｃ 버스 인터페이스 기능이 내장된 집적 회로의테스트 시스템 및 테스트 방법

Publications (2)

Publication Number Publication Date
KR20020022426A KR20020022426A (ko) 2002-03-27
KR100343145B1 true KR100343145B1 (ko) 2002-07-05

Family

ID=19689532

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000055207A KR100343145B1 (ko) 2000-09-20 2000-09-20 Ｉｉｃ 버스 인터페이스 기능이 내장된 집적 회로의테스트 시스템 및 테스트 방법

Country Status (1)

Country Link
KR (1) KR100343145B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101018876B1 (ko) * 2006-12-04 2011-03-04 현대중공업 주식회사 통합 항해 시스템의 항해 아날로그 입력장치 검사방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07225256A (ja) * 1994-02-10 1995-08-22 Toshiba Corp データ解析装置
JPH0855079A (ja) * 1994-08-09 1996-02-27 Matsushita Electric Ind Co Ltd Ｉｉｃ外部制御回路
JPH10104316A (ja) * 1996-09-30 1998-04-24 Matsushita Electric Ind Co Ltd Ｌｓｉ用ｉｉｃテスト回路
JPH11232207A (ja) * 1998-02-09 1999-08-27 Nec Eng Ltd Ｉｉｃバス制御システム及びその制御回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07225256A (ja) * 1994-02-10 1995-08-22 Toshiba Corp データ解析装置
JPH0855079A (ja) * 1994-08-09 1996-02-27 Matsushita Electric Ind Co Ltd Ｉｉｃ外部制御回路
JPH10104316A (ja) * 1996-09-30 1998-04-24 Matsushita Electric Ind Co Ltd Ｌｓｉ用ｉｉｃテスト回路
JPH11232207A (ja) * 1998-02-09 1999-08-27 Nec Eng Ltd Ｉｉｃバス制御システム及びその制御回路

Also Published As

Publication number Publication date
KR20020022426A (ko) 2002-03-27

Similar Documents

Publication Publication Date Title
KR100240662B1 (ko) 제이태그에 의한 다이나믹램 테스트장치
EP0511752A1 (en) High-speed integrated circuit testing with jtag
US5544107A (en) Diagnostic data port for a LSI or VLSI integrated circuit
US6408414B1 (en) Semiconductor device provided with a boundary-scan test circuit
US5313583A (en) Controller integrated circuit device for controlling a control unit by providing control data thereto
JPWO2009011033A1 (ja) 試験装置、回路装置およびプログラム
US8015448B2 (en) System and method for conducting BIST operations
US6151692A (en) Integrated circuit having memory built-in self test (BIST) for different memory sizes and method of operation
KR100343145B1 (ko) Ｉｉｃ 버스 인터페이스 기능이 내장된 집적 회로의테스트 시스템 및 테스트 방법
JPH0342732A (ja) 半導体集積回路
US20020161963A1 (en) Single-chip microcomputer with dynamic burn-in test function and dynamic burn-in testing method therefor
CN108459876B (zh) 用于缩减面积的控制寄存器电路的方法与装置
US20040107375A1 (en) System and method for switching clock sources
US7259591B1 (en) Multi-bit configuration pins
JP3955708B2 (ja) 組込み自己試験用回路
JPH09160802A (ja) テスト装置
KR100205608B1 (ko) 마이크로컨트롤러 개발 시스템
JP3493132B2 (ja) モード設定回路
US8539470B2 (en) Apparatus and method for updating the function of monitor
JP3137089B2 (ja) マイクロコンピュータ
US6487514B1 (en) System and method for computer controlled interaction with integrated circuits
JP2720761B2 (ja) 半導体集積回路試験装置
CN116312330A (zh) 一种显示控制电路、控制方法及电子设备
KR100219529B1 (ko) 마이크로 콘트롤러
KR19980047282A (ko) 바운더리 스캔 입출력 신호 연결 제어장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080602

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee