KR100342861B1 - Method for forming isolation of semiconductor device - Google Patents
Method for forming isolation of semiconductor device Download PDFInfo
- Publication number
- KR100342861B1 KR100342861B1 KR1019980062469A KR19980062469A KR100342861B1 KR 100342861 B1 KR100342861 B1 KR 100342861B1 KR 1019980062469 A KR1019980062469 A KR 1019980062469A KR 19980062469 A KR19980062469 A KR 19980062469A KR 100342861 B1 KR100342861 B1 KR 100342861B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- film
- trench
- gas
- oxidation
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
Abstract
본 발명은 반도체장치의 STI(Shallow Trench Isolation) 구조의 소자분리막 형성방법에 관한 것으로서, 특히 이 방법은 반도체기판에 순차적으로 패드산화막 및 질화막을 적층하고, 소자분리마스크용 감광막을 이용하여 질화막부터 기판을 패터닝하여 기판 내에 트렌치를 형성하고 감광막을 제거한 후에, 웨이퍼 로딩부터 약 900℃의 온도까지 N2와 O2가스를 동시에 흘려서 제 1산화 공정을 이루어지도록 하며, 1000℃이상의 산화온도에서는 N2와 O2가스를 동시에 흘려서 제 2산화 공정이 이루어지도록 하고, 트렌치 내부를 채우는 산화막을 형성한 후에 평탄화 공정으로 질화막이 드러날때까지 산화막을 연마하여 트렌치내에 매립된 산화막으로 이루어진 소자분리막을 형성하고, 질화막 및 패드산화막을 제거하도록 한다. 따라서, 본 발명은 실리콘기판을 트렌치 형태로 식각하고 사이드웰 산화막을 성장시킬 때 저온 온도에서는 N2가스와 미량의 O2가스를 흘려주어 산화막의 평탄도를 증가시키고 고온의 산화 온도에서는 N2와 O2가스를 동시에 흘려주어 산화막 성장 속도를 감소시켜 식각 손상의 보상효과를 충분히 확보할 수 있다.The present invention relates to a method of forming a device isolation film having a shallow trench isolation (STI) structure of a semiconductor device, and in particular, the method sequentially laminates a pad oxide film and a nitride film on a semiconductor substrate, and uses a photoresist film for device isolation masks to form a substrate. After forming a trench in the substrate and removing the photoresist, the N 2 and O 2 gas was simultaneously flowed from the wafer loading to a temperature of about 900 ° C. to perform the first oxidation process, and at an oxidation temperature of 1000 ° C. or higher, N 2 and A second oxidation process is performed by simultaneously flowing O 2 gas, and an oxide film filling the trench is formed, and the oxide film is polished until the nitride film is exposed by the planarization process to form an element isolation film made of an oxide film embedded in the trench, and the nitride film And the pad oxide film. Therefore, in the present invention, when the silicon substrate is etched in a trench and the sidewell oxide film is grown, N 2 gas and a small amount of O 2 gas are flowed at low temperature to increase the flatness of the oxide film, and the N 2 and Simultaneously flowing O 2 gas reduces the growth rate of the oxide layer, thereby sufficiently securing the compensation effect of the etching damage.
Description
본 발명은 반도체장치의 소자분리막 형성방법에 관한 것으로서, 특히 실리콘기판을 트렌치로 식각하고 그 트렌치 내부에 사이드웰 산화 공정을 실시할 때 플로우되는 가스량을 조절하므로써 전기적 특성을 개선하는 반도체장치의 소자분리막 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a device isolation film of a semiconductor device. In particular, the device isolation film of the semiconductor device improves electrical characteristics by controlling the amount of gas flowing when the silicon substrate is etched in a trench and a sidewell oxidation process is performed in the trench. It relates to a formation method.
최근 반도체장치의 제조기술의 발달과 메모리소자의 응용분야가 확장되어 감에 따라 대용량의 메모리소자의 개발이 진척되고 있는데, 이러한 메모리소자의 대용량화는 각 세대마다 2배로 진행하는 미세공정기술을 기본으로 한 메모리셀 연구에 의해 추진되어 오고 있다. 특히 소자간을 분리하는 소자분리막의 축소는 메모리소자의 미세화 기술에 있어서 중요한 항목중의 하나로 대두되고 있다.Recently, as the development of semiconductor device manufacturing technology and the application of memory devices have been expanded, the development of large-capacity memory devices has been progressed. It has been promoted by a memory cell study. In particular, the reduction of the device isolation film that separates the devices has emerged as one of the important items in the technology of miniaturization of memory devices.
종래의 소자분리기술로는 반도체기판상에 두꺼운 산화막을 선택적으로 성장시켜 소자분리막을 형성하는 로커스(LOCal Oxidation of Silicon: 이하 LOCOS라 함) 기술이 최근까지 주종을 이루었다. 그러나 상기 LOCOS 기술은 소자분리막의 측면확산 및 버즈비크(bird's beak)에 의해 소자분리영역의 폭을 감소시킬 수 없다. 따라서 소자설계치수가 서브미크론(submicron) 이하로 줄어드는 대용량의 메모리소자에 있어서는 상기 LOCOS 기술의 적용이 불가능하기 때문에 새로운 소자분리 기술이 필요하게 되었다.Conventional device isolation technology has mainly been a LOCal Oxidation of Silicon (LOCOS) technology to selectively grow a thick oxide film on the semiconductor substrate to form a device isolation film. However, the LOCOS technique cannot reduce the width of the device isolation region due to side diffusion and bird's beak of the device isolation layer. Therefore, the LOCOS technology cannot be applied to a large-capacity memory device whose device design dimension is reduced to submicron or less, thereby requiring a new device isolation technology.
이에 따라 새로운 소자분리기술의 필요성과 식각(etching) 기술의 발달로 반도체기판에 폭 1Å이하, 깊이가 수Å 정도의 홈(트렌치)을 형성하여 소자간을 전기적으로 분리할 수 있는 트렌치 구조의 소자분리 기술이 나오게 되었다. 이 트렌치를 이용한 소자분리기술은 종래의 LOCOS 기술에 비해 80%에 가까운 소자분리영역의 축소가 가능해졌다.As a result, a trench structure device capable of electrically separating devices by forming trenches having a width of 1 mm or less and a depth of several orders of magnitude in a semiconductor substrate due to the necessity of a new device isolation technology and the development of etching technology. Separation techniques have emerged. The device isolation technology using this trench can reduce the device isolation region by nearly 80% compared to the conventional LOCOS technology.
더나아가서, 소자 분리 기술은 반도체기판에 일정한 깊이를 갖는 트렌치를 형성하고서 이 트렌치에 소지 분리막을 형성하고서 화학기계적연마(Chemical Mechanical Polishing)공정으로 이 소자분리막의 불필요한 부분을 식각하는 STI(Shallow Trench Isolation)공정이 최근에 많이 이용되고 있다.Furthermore, device isolation technology forms shallow trenches with a constant depth in the semiconductor substrate, forms a substrate separator in the trenches, and then uses a chemical mechanical polishing process to etch unnecessary portions of the device separators. The process is recently used a lot.
한편, 위와 같은 트렌치 구조의 소자분리 공정은 트렌치 모서리에 식각 공정시 거친부분과 이 모서리 부분에 집중되어 있는 식각 손상을 방지하고자 이 트렌치 모서리부분에 패드산화막을 성장시키는데, 이러한 소자분리공정은 반도체기판위에 패드산화막을 형성한 다음 그 위에 질화막을 적층한다. 소자분리 마스크 공정을 진행하고 이어서 질화막부터 기판까지 트렌치 구조로 식각한다.Meanwhile, the device isolation process of the trench structure as described above grows a pad oxide film in the trench corner portion to prevent the etch damage concentrated on the rough portion and the corner portion during the etching process in the trench corner, which is a semiconductor substrate A pad oxide film is formed thereon, and a nitride film is laminated thereon. The device isolation mask process may be performed, and then etching is performed in the trench structure from the nitride film to the substrate.
이어서, 트렌치 식각 손상을 보상하기 위하여 트렌치가 형성된 결과물상에 고온에서 사이드웰 희생산화막을 150∼200Å정도 형성시킨 후 성장된 산화막을 제거하고 다시 사이드웰 산화막을 150∼200Å정도 성장시킨다. 이후 트렌치 식각된 영역을 산화막으로 완전히 매립한 후 화학적 기계적 연마공정으로 상기 산화막을 평탄화시킨다. 이때 질화막을 식각 정지막으로 이용한다. 남아 있는 질화막 및 패드산화막을 제거하고 후속 소자 공정을 진행한다.Subsequently, in order to compensate for the trench etch damage, the sidewell sacrificial oxide film is formed on the resultant trench at high temperature by about 150 to 200 Pa, and the grown oxide film is removed. After the trench-etched region is completely filled with an oxide film, the oxide film is planarized by a chemical mechanical polishing process. In this case, the nitride film is used as an etch stop film. The remaining nitride film and pad oxide film are removed and a subsequent device process is performed.
도 1은 종래 기술에 의한 반도체장치의 소자분리막 공정중 산화막 성장 제조과정을 나타낸 도면이다.1 is a view illustrating an oxide film growth process during a device isolation process of a semiconductor device according to the related art.
상술한 산화막 공정을 진행할 때 사이드웰 희생 산화공정은 500℃이상의 두께를 한번에 성장시킬 경우 1000℃이상의 온도에서 산화막의 성장률이 빠르기 때문에 반도체기판인 실리콘기판에 응력이 발생하여 전기적 특성을 열화시킨다. 그리고, 200Å이하의 산화막 성장시 1000℃이상의 고온 산화는 산화막의 평탄도를 증가시키기 위해 650∼750℃의 웨이퍼 로딩 단계(a)부터 1000∼1200℃정도의 산화 온도의 안정 준위(b)까지 N2가스와 함께 미량의 O2가스를 함께 흘려 주기 때문에 산화 온도(1000∼1200℃)까지 온도가 올라가면 산화 두께가 150Å 정도 성장하게 되어 충분한 고온 산화 효과에 의한 식각 손상의 보상이 이루어지지 않으므로 희생 공정을 추가하여 200Å이하의 얇은 산화막을 1차로 성장시킨후 후속 습식 딥공정으로 제거하고 다시 사이드웰 산화 공정(c)을 2차로 실시하여야만 한다. 산화 공정이 완료된 후 웨이퍼 온도를 800∼900℃로 낮추며 질소분위기에서 웨이퍼를 언로딩한다. (d, e 참조)When the above-described oxide film process is performed, the sidewell sacrificial oxidation process causes rapid growth of the oxide film at a temperature of 1000 ° C. or more when a thickness of 500 ° C. or more is grown at a time, thereby causing stress on the silicon substrate, which is a semiconductor substrate, thereby deteriorating electrical characteristics. In addition, when the oxide film is grown at 200 Å or less, high temperature oxidation of 1000 ° C. or more may increase the flatness of the oxide film from the wafer loading step (a) of 650 to 750 ° C. to the stable level (b) of the oxidation temperature of about 1000 to 1200 ° C. Since a small amount of O 2 gas is flowed together with 2 gases, if the temperature rises to the oxidation temperature (1000∼1200 ℃), the oxidation thickness is increased by about 150Å and the sacrificial process is not compensated for the etching damage by sufficient high temperature oxidation effect. To add a thin oxide film of less than 200Å by the first growth, and then removed by a subsequent wet dip process, the sidewell oxidation process (c) must be carried out in the second. After the oxidation process is completed, the wafer temperature is lowered to 800-900 ° C and the wafer is unloaded in a nitrogen atmosphere. (see d, e)
그러므로, 이러한 공정의 추가는 소자 제작에 대한 비용을 증가시킬 뿐만 아니라 추가된 스텝에 기인하여 파티클 발생 가능성의 증가 및 사이드 웰 산화 두께가 증가하여 확보할 수 있는 활성 영역의 감소를 야기하여 수율을 감소시키고 콘택 형성시 공정 마진을 감소시키는 등 여러 가지 문제점을 내포하고 있다.Therefore, the addition of such a process not only increases the cost of device fabrication but also increases the probability of particle generation due to the added step and increases the side well oxidation thickness, resulting in a decrease in the active area that can be achieved, resulting in reduced yields. There are various problems, such as reducing process margins when forming contacts.
본 발명의 목적은 상기 종래 기술의 문제점을 해결하기 위하여 실리콘기판을 트렌치형태로 식각하고 그 내부에 사이드웰 산화막을 성장시킬 때 저온 온도에서는 N2가스와 미량의 O2가스를 흘려주어 산화막의 평탄도를 증가시키고 고온의 산화 온도에서는 N2와 O2가스를 동시에 흘려주어 산화막 성장 속도를 감소시켜 식각 손상의 보상효과를 충분히 확보할 수 있는 반도체장치의 소자분리막 형성방법을 제공하는데 있다.An object of the present invention is to flatten the oxide film by flowing a N 2 gas and a small amount of O 2 gas at a low temperature when etching the silicon substrate in a trench form and growing a sidewell oxide film therein to solve the problems of the prior art The present invention provides a method of forming a device isolation layer of a semiconductor device capable of sufficiently securing an etching damage compensation effect by decreasing the oxide growth rate by simultaneously flowing N 2 and O 2 gas at a high temperature of oxidation.
도 1은 종래 기술에 의한 반도체장치의 소자분리막 공정중 산화막 성장 제조과정을 나타낸 도면,1 is a view illustrating an oxide film growth process during a device isolation process of a semiconductor device according to the prior art;
도 2a 내지 도 2d는 본 발명에 따른 반도체장치의 소자분리막을 형성하는 방법을 순차적으로 보인 수직단면도들,2A through 2D are vertical cross-sectional views sequentially illustrating a method of forming an isolation layer in a semiconductor device according to the present invention;
도 3은 본 발명에 따른 소자분리막 공정중 산화막 성장 제조과정을 나타낸 도면.3 is a view showing an oxide film growth process of the device isolation process according to the present invention.
*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
10 : 실리콘기판12 : 패드산화막10 silicon substrate 12 pad oxide film
14 : 질화막16 : 트렌치14 nitride film 16 trench
18 : 제 1산화막+제 2산화막18: 1st oxide film + 2nd oxide film
20 : 갭필 산화막20: gap fill oxide film
ISO : 소자분리막ISO: Device Separator
상기 목적을 달성하기 위해 본 발명의 반도체장치의 소자분리막 형성방법은 반도체기판에 순차적으로 패드산화막 및 질화막을 적층하는 단계; 소자분리마스크용 감광막을 이용하여 상기 질화막부터 기판을 패터닝하여 기판 내에 트렌치를 형성하는 단계; 상기 감광막을 제거한 후 웨이퍼 로딩부터 950℃의 온도까지는 N2와 O2가스를 동시에 흘려서 제 1산화 공정을 이루어지도록 하는 단계와, 상기 제 1 산화 공정 후 950~1000℃ 사이에 N2가스만 흘려주어 실리콘의 산화를 방지하는 단계와, 상기 N2가스 공급후 1000℃이상의 산화온도에서는 N2와 O2가스를 동시에 흘려서 제 2산화 공정이 이루어지도록 하여 상기 결과물상에 산화막을 형성하는 단계; 상기 제 2 산화 공정이 완료 된 후 웨이퍼를 800~900℃의 온도로 낮추어 질소 분위기에서 웨이퍼를 언로딩 하는 단계와, 상기 트렌치 내부를 채우는 갭필 산화막을형성한 후에, 평탄화 공정으로 상기 질화막이 드러날때까지 산화막을 연마하여 트렌치내에 매립된 산화막으로 이루어진 소자분리막을 형성하는 단계; 및 상기 질화막 및 패드산화막을 제거하는 단계를 포함한다.In order to achieve the above object, a device isolation film forming method of a semiconductor device of the present invention comprises the steps of: sequentially depositing a pad oxide film and a nitride film on a semiconductor substrate; Forming a trench in the substrate by patterning the substrate from the nitride film using a device isolation mask photoresist; Removing the photoresist film and simultaneously flowing N 2 and O 2 gas from a wafer loading to a temperature of 950 ° C. to perform a first oxidation process, and only flowing N 2 gas between 950 to 1000 ° C. after the first oxidation process. Preventing oxidation of a given silicon, and simultaneously flowing N 2 and O 2 gas at a oxidation temperature of 1000 ° C. or higher after the N 2 gas is supplied to form a oxide film on the resultant; After the second oxidation process is completed, lowering the wafer to a temperature of 800 ~ 900 ℃ unloading the wafer in a nitrogen atmosphere, and after forming the gap fill oxide film filling the inside of the trench, when the nitride film is exposed by the planarization process Polishing the oxide film to form a device isolation film made of an oxide film embedded in the trench; And removing the nitride film and the pad oxide film.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세하게 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2a 내지 도 2d는 본 발명에 따른 반도체장치의 소자분리막을 형성하는 방법을 순차적으로 보인 수직단면도들이다.2A through 2D are vertical cross-sectional views sequentially illustrating a method of forming an isolation layer in a semiconductor device according to the present invention.
도 3은 본 발명에 따른 소자분리막 공정중 산화막 성장 제조과정을 나타낸 도면이다.3 is a view illustrating an oxide film growth process during device isolation process according to the present invention.
이를 참조하면 본 발명의 소자분리막 형성 공정은 다음과 같다.Referring to this, the device isolation film forming process of the present invention is as follows.
우선, 도 2a에 도시된 바와 같이 반도체기판인 실리콘기판(10)에 순차적으로 30∼100Å정도의 얇은 패드산화막(12) 및 500∼2000Å두께의 질화막(14)을 적층한다. 그 위에 소자분리마스크용 감광막(도시하지 않음)을 이용하여 식각 공정을 실시하여 질화막(14)부터 기판(10)을 패터닝하여 기판(10) 내에 트렌치(16)를 형성한다. 이때 트렌치(16) 식각 깊이는 적용 디바이스의 디자인 룰에 따라 차이가 있으나 약 2000∼4000Å정도로 한다.First, as shown in FIG. 2A, a thin pad oxide film 12 of about 30 to 100 microseconds and a nitride film 14 of 500 to 2000 microsecond thickness are sequentially stacked on a silicon substrate 10 which is a semiconductor substrate. An etching process is performed on the photosensitive film (not shown) for device isolation masks to pattern the substrate 10 from the nitride film 14 to form the trench 16 in the substrate 10. At this time, the etching depth of the trench 16 is different depending on the design rules of the applied device, but it is about 2000 to 4000 mm.
그 다음 감광막을 제거하고, 도 2b에 도시된 바와 같이 퍼니스에서 본 발명의 핵심 공정인 산화막 성장 공정을 실시하는데, 650∼750℃의 웨이퍼 로딩단계(a)부터 웨이퍼 온도가 850∼950℃로 될 때(b-1)까지는 반응챔버내에 N2가스와 O2가스를 동시에 흘려주어 제 1산화 공정을 실시한다. 이로 인해 트렌치(16) 내측에 50∼100Å의 산화막을 1차로 성장시킨다. 이때 산화막은 이후 형성될 소자분리막의 평탄도를 증가시키는 작용뿐만 아니라 후속 고온 산화 공정에서 N2가스에 의한 실리콘질화막과의 반응을 막는 베리어로 작용하게 된다. 그 다음, 상기 산화막 성장이 완료(b-1)된 후부터 1000℃이상의 온도전(b-2)까지는 반응챔버내에 N2가스만 흘려주어 실리콘의 산화를 막는다.The photoresist is then removed and an oxide growth process, which is a key process of the present invention, is carried out in the furnace as shown in FIG. 2B. From the wafer loading step (a) of 650 to 750 ° C., the wafer temperature becomes 850 to 950 ° C. Until (b-1), the first oxidation step is performed by simultaneously flowing N 2 gas and O 2 gas into the reaction chamber. As a result, an oxide film of 50 to 100 kV is grown first in the trench 16. As shown in FIG. At this time, the oxide film not only increases the flatness of the device isolation layer to be formed later, but also acts as a barrier preventing the reaction with the silicon nitride layer by the N 2 gas in a subsequent high temperature oxidation process. Next, only N 2 gas flows into the reaction chamber from the completion of the oxide film growth (b-1) to the temperature before the temperature (b-2) of 1000 ° C. or more to prevent the oxidation of silicon.
그리고, 1000℃이상의 산화온도(1000∼1200℃)동안은 반응챔버내에 N2와 O2가스를 동시에 흘려주어 제 2산화 공정을 실시한다. 이에 따라 트렌치(16)의 1차 산화막 위에 2차로 산화막이 성장하게 되어 제 1 및 제 2산화막(18)이 형성된다. 이 산화막(18)은 트렌치(16) 식각에 기인한 기판 손상을 보상하는 역할을 한다.(c' 참조) 산화 공정이 완료된 후, 웨이퍼 온도를 800∼900℃로 낮추며 질소분위기에서 웨이퍼를 언로딩한다. (d, e 참조)During the oxidation temperature of 1000 ° C or higher (1000 to 1200 ° C), a second oxidation step is performed by simultaneously flowing N 2 and O 2 gas into the reaction chamber. As a result, the oxide film grows on the primary oxide film of the trench 16 in a second manner, thereby forming the first and second oxide films 18. The oxide film 18 compensates for damage to the substrate due to the trench 16 etching (see c '). After the oxidation process is completed, the wafer temperature is lowered to 800-900 ° C. and the wafer is unloaded in a nitrogen atmosphere. do. (see d, e)
계속해서 도 2c에 도시된 바와 같이, 상기 트렌치(16)를 완전히 매립하는 갭필 산화막(20)을 증착하고 평탄화 공정으로 질화막(14)이 드러날때까지 갭필 산화막(20)을 연마하여 트렌치(16)내에 매립된 산화막으로 이루어진 소자분리막(ISO)을 형성하고, 인산용액을 이용하여 질화막(14)을 제거한 후에 세정공정을 실시하여 패드산화막(12)도 제거한다.Subsequently, as shown in FIG. 2C, the gap fill oxide film 20 which completely fills the trench 16 is deposited, and the gap fill oxide film 20 is polished until the nitride film 14 is exposed by the planarization process. A device isolation film (ISO) made of an oxide film embedded therein is formed, and after removing the nitride film 14 using a phosphoric acid solution, a cleaning process is performed to remove the pad oxide film 12.
그러므로, 본 발명은 트렌치 내측면의 산화막 성장 공정을 2단계로 나누어실시함으로써 고온에서 산화막의 성장 속도를 늦출 수 있어 고온 어닐링에 의한 식각 손상의 보상할 수 있다.Therefore, the present invention can slow down the growth rate of the oxide film at high temperatures by dividing the oxide film growth process of the trench inner side into two stages, thereby compensating for the etching damage due to the high temperature annealing.
상기한 바와 같이 본 발명에 따른 반도체장치의 소자분리막 형성방법을 이용하게 되면, 750∼850℃의 저온에서 1차로 70∼100Å의 산화막을 건식 또는 습식산화방법으로 성장시킨 후 나머지 두께의 산화막을 1000℃이상에서 고온 N2가스와 O2가스를 동시에 흘려주면서 산화막을 성장시킴으로써 고온 산화시 발생되는 300Å이하의 얇은 산화막 성장에 대한 파티클, 막 균일성, 두께 조정 문제 및 고온 어닐링 효과에 의한 식각 손상을 보상할 수 있다.As described above, when the device isolation film forming method of the semiconductor device according to the present invention is used, an oxide film having a thickness of about 70 to 100 kW is first grown by a dry or wet oxidation method at a low temperature of 750 to 850 ° C., and then the oxide film having the remaining thickness is 1000. By growing the oxide film while flowing high temperature N 2 gas and O 2 gas at the same time above ℃, particle damage, film uniformity, thickness adjustment problem, and etching damage due to thin film growth of 300Å or less generated during high temperature oxidation You can compensate.
따라서, 본 발명은 고온에서 얇은 산화막 성장을 가능케 함으로써 종래 기술을 이용하여 STI 공정을 실시할 때 기판의 트렌치내에 사이드웰 희생산화와 사이드웰 산화공정을 진행함에 따라 사이드웰 산화 두께 증가에 의한 활성 영역의 감소로 후속 콘택형성시 공정 마진을 감소하는 문제를 극복하고, 식각 손상의 보상 효과 및 사이드웰 산화시의 실리콘 응력을 최소화하여 수율 향상 및 전기적 특성을 개선시키는 장점이 있다.Accordingly, the present invention enables the growth of a thin oxide film at a high temperature, so that the active area is increased by the sidewell oxidation thickness as the sidewell sacrificial oxidation and the sidewell oxidation process are performed in the trenches of the substrate when the STI process is performed using the prior art. Overcoming the problem of reducing the process margin during subsequent contact formation by the reduction of, has the advantage of improving the yield and electrical properties by minimizing the compensation effect of the etching damage and silicon stress during sidewell oxidation.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980062469A KR100342861B1 (en) | 1998-12-30 | 1998-12-30 | Method for forming isolation of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980062469A KR100342861B1 (en) | 1998-12-30 | 1998-12-30 | Method for forming isolation of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010008416A KR20010008416A (en) | 2001-02-05 |
| KR100342861B1 true KR100342861B1 (en) | 2002-09-18 |
Family
ID=19569132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980062469A KR100342861B1 (en) | 1998-12-30 | 1998-12-30 | Method for forming isolation of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100342861B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100802381B1 (en) | 2005-12-26 | 2008-02-13 | 주식회사 아토 | Method of depositing SiO2 insulator film filling nano gap using APCVD apparatus |
-
1998
- 1998-12-30 KR KR1019980062469A patent/KR100342861B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100802381B1 (en) | 2005-12-26 | 2008-02-13 | 주식회사 아토 | Method of depositing SiO2 insulator film filling nano gap using APCVD apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010008416A (en) | 2001-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6140242A (en) | Method of forming an isolation trench in a semiconductor device including annealing at an increased temperature | |
| KR100322531B1 (en) | Method for Trench Isolation using a Dent free layer &Semiconductor Device thereof | |
| US20020048897A1 (en) | Method of forming a self-aligned shallow trench isolation | |
| KR100567022B1 (en) | Method for forming isolation layer of semiconductor device using trench technology | |
| KR20010008579A (en) | Method for forming sti-type field oxide layer of a semiconductor device | |
| KR100342861B1 (en) | Method for forming isolation of semiconductor device | |
| KR101077014B1 (en) | Method for forming the isolation layer of semiconductor device | |
| KR100359858B1 (en) | Method of forming device isolation film in semiconductor device | |
| KR100363699B1 (en) | Method for forming semiconductor device | |
| KR100305145B1 (en) | Method of forming shallow trench isolation layer in semiconductor device | |
| KR100321174B1 (en) | Method of forming isolation layer in semiconductor device | |
| KR100327571B1 (en) | Method of forming device isolation film in semiconductor device | |
| KR100429678B1 (en) | A method for forming a field oxide of semiconductor device | |
| KR100355608B1 (en) | Method for forming isolation layer of semiconductor device | |
| US20030194870A1 (en) | Method for forming sidewall oxide layer of shallow trench isolation with reduced stress and encroachment | |
| KR20010016698A (en) | Method of forming shallow trench isolation layer in semiconductor device | |
| KR20020010971A (en) | Method for forming isolation in semiconductor | |
| KR20060006514A (en) | Method of manufacturing a semiconductor device | |
| KR100533380B1 (en) | Method of forming shallow trench isolation layer in semiconductor device | |
| KR20000015466A (en) | Trench isolation method | |
| KR100357304B1 (en) | A method for forming a field oxide of a semiconductor device | |
| KR100446279B1 (en) | Method of etching trench of semiconductor device for forming isolation layer by using shallow trench | |
| US7067390B2 (en) | Method for forming isolation layer of semiconductor device | |
| KR100505427B1 (en) | Method for forming isolation layer of semiconductor device | |
| KR20050014164A (en) | Manufacturing method for semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100524 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |