KR100357304B1 - A method for forming a field oxide of a semiconductor device - Google Patents
A method for forming a field oxide of a semiconductor device Download PDFInfo
- Publication number
- KR100357304B1 KR100357304B1 KR1019990066341A KR19990066341A KR100357304B1 KR 100357304 B1 KR100357304 B1 KR 100357304B1 KR 1019990066341 A KR1019990066341 A KR 1019990066341A KR 19990066341 A KR19990066341 A KR 19990066341A KR 100357304 B1 KR100357304 B1 KR 100357304B1
- Authority
- KR
- South Korea
- Prior art keywords
- gas
- semiconductor device
- trench
- forming
- film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
- H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체소자의 소자분리막 형성방법에 관한 것으로,The present invention relates to a method of forming a device isolation film of a semiconductor device,
트렌치형 소자분리막 형성공정중 트렌치 식각공정으로 형성된 트렌치 상부 및 하부의 모서리 부분이 후속 열처리공정으로 결함을 유발하는 현상을 방지하는 반도체소자의 소자분리막 형성방법에 있어서, 트렌치 식각공정후 트렌치 표면에 측벽 산화막을 성장시키기 위하여 웨이퍼를 로딩시키고 산화막 성장 온도까지 질소가스와 산소가스를 플로우 시키며 램프 업 한 다음, 상기 램프 업 된 온도에서 일정시간 안정화시키고 산소가스와 DCE ( di-chloro-ethylene, 이하에서 DCE 라 함 ) 가스를 플로우 시켜 산화막을 형성함으로써 트렌치 저부 ( bottom ) 과 상부 ( top ) 의 모서리 부분을 라운딩시켜 후속 공정시 반도체소자의 특성 열화를 방지함으로써 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 수율 및 생산성을 향상시키는 기술이다.In the method of forming a device isolation film of a semiconductor device in which the corner portions of the upper and lower portions of the trench formed by the trench etching process during the trench type isolation layer forming process are prevented from causing defects by a subsequent heat treatment process, a sidewall of the trench surface after the trench etching process is formed. In order to grow the oxide film, the wafer is loaded, nitrogen gas and oxygen gas are flowed up to the oxide growth temperature, ramped up, and then stabilized at the ramped-up temperature for a predetermined time and oxygen gas and DCE (di-chloro-ethylene, By flowing gas to form an oxide film, the corners of the bottom and top of the trench are rounded to prevent deterioration of the characteristics of the semiconductor device in subsequent processes, thereby improving the characteristics and reliability of the semiconductor device. It is a technique for improving the yield and productivity of the device.
Description
본 발명은 반도체소자의 소자분리막 형성방법에 관한 것으로, 특히 반도체 소자 제조 공정 중에서 셀간 분리를 위해 사용하고 있는 아이솔레이션 공정에 적용하는 것으로서, 실리콘 서브스트레이트 ( silicon substrate ) 를 트렌치 에치한 후 에치 데미지 ( etch demage ) 보상을 목적으로 측벽 산화 ( wall oxidation ) 공정을 실시할 때 톱 앤 바텀 라운드 프로파일 ( top bottom round profile ) 을 동시에 확보할 수 있는 조건으로 옥시데이션 공정을 진행하여 전기적 특성을 개선하는 기술에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a device isolation film of a semiconductor device, and more particularly, to an isolation process used for cell-to-cell separation in a semiconductor device manufacturing process, wherein the substrate is etched after etching a silicon substrate. demage A technique for improving the electrical characteristics by performing an oxidation process under conditions that simultaneously obtain a top and bottom round profile when performing a wall oxidation process for the purpose of compensation. will be.
고집적화라는 관점에서 소자의 집적도를 높이기 위해서는 각각의 소자 디맨젼 ( dimension ) 을 축소하는 것과, 소자간에 존재하는 분리영역 ( isolation region ) 의 폭과 면적을 축소하는 것이 필요하며, 이 축소정도가 셀의 크기를 좌우한다는 점에서 소자분리기술이 메모리 셀 사이즈 ( memory cell size ) 를 결정하는 기술이라고 할 수 있다.In order to increase the integration of devices from the viewpoint of high integration, it is necessary to reduce each device dimension and to reduce the width and area of isolation regions existing between devices. Device isolation technology determines the memory cell size in terms of size.
소자분리절연막을 제조하는 종래기술로는 절연물 분리방식의 로코스 ( LOCOS : LOCal Oxidation of Silicon, 이하에서 LOCOS 라 함 ) 방법, 실리콘기판 상부에 산화막, 다결정실리콘층, 질화막순으로 적층한 구조의 피.비.엘. ( Poly - Buffed LOCOS, 이하에서 PBL 이라 함 ) 방법, 기판에 홈을 형성한 후에 절연물질로 매립하는 트렌치 ( trench ) 방법 등이 있다.Conventional methods for manufacturing device isolation insulating films include LOCOS (LOCOS: LOCOS) method of insulating material isolation, LOCOS, polycrystalline silicon layer and nitride film on top of silicon substrate. B.L. (Poly-Buffed LOCOS, hereinafter referred to as PBL) method, a trench method of embedding an insulating material after forming a groove in the substrate, and the like.
그러나, 상기 LOCOS 방법으로 소자분리산화막을 미세화할 때 공정상 또는 전기적인 문제가 발생한다. 그중의 하나는, 소자분리절연막만으로는 전기적으로 소자를 완전히 분리할 수 없다는 것이다.However, a process or electrical problem occurs when the device isolation oxide film is miniaturized by the LOCOS method. One of them is that the device isolation insulating film alone cannot completely separate the device.
그리고, 상기 PBL 을 사용하는 경우, 필드산화시에 산소의 측면확산에 의하여 버즈빅이 발생한다. 즉, 활성영역이 작아져 활성영역을 효과적으로 활용하지 못하며, 필드산화막의 두께가 두껍기 때문에 단차가 형성되어 후속공정에 어려움을 준다. 그리고, 기판상부의 다결정실리콘층으로 인하여 필드산화시 기판내부로 형성되는 소자분리절연막이 타기법에 비하여 상대적으로 작기 때문에 타기법에 비해 신뢰성을 약화시킬 수 있다.In the case of using the above-mentioned PBL, buzz big is generated by side diffusion of oxygen during field oxidation. In other words, the active area is small, so that the active area is not effectively utilized, and because the thickness of the field oxide film is thick, a step is formed, which causes difficulty in subsequent processes. Further, due to the polysilicon layer on the substrate, the device isolation insulating film formed inside the substrate during field oxidation is relatively smaller than that of the hitting method, thereby reducing the reliability of the hitting method.
이상에서 설명한 LOCOS 방법과 PBL 방법은 반도체기판 상부로 볼록한 소자분리절연막을 형성하여 단차를 갖게 됨으로써 후속공정을 어렵게 하는 단점이 있다.The LOCOS method and the PBL method described above have a disadvantage in that a subsequent step is made difficult by forming a convex element isolation insulating film on the semiconductor substrate and having a step.
이러한 단점을 해결하기 위하여, 반도체기판을 식각하여 트렌치를 형성하고 상기 트렌치를 매립한 다음, CMP 방법을 이용하여 상부면을 평탄화시키고 후속공정을 평탄화시킴으로써 후속공정을 용이하게 실시할 수 있도록 하였다.In order to solve this disadvantage, the semiconductor substrate is etched to form a trench, and the trench is buried, and then the CMP method is used to planarize the top surface and to planarize the subsequent process so that the subsequent process can be easily performed.
도시되지않았으나, 종래기술에 따른 반도체소자의 소자분리막 형성방법을 설명하면 다음과 같다.Although not shown, a method of forming a device isolation film of a semiconductor device according to the related art will be described below.
먼저, 반도체기판 상부에 배리어막으로 사용되는 질화막의 응력을 완화시키기 위해 패드산화막을 형성시킨 다음 그 상부에 질화막을 증착한다.First, a pad oxide film is formed on the semiconductor substrate to relieve stress of the nitride film used as the barrier film, and then a nitride film is deposited thereon.
그리고. 상기 질화막 증착후 소자분리 영역을 형성하기 위해 마스크 공정을 진행하고 상기 질화막을 식각하고 실리콘 서브스트레이트를 트렌치 에치한 후 포토레지스트를 제거한다.And. After the nitride film is deposited, a mask process is performed to form an isolation region, the nitride film is etched, the silicon substrate is trench etched, and the photoresist is removed.
이어서, 트렌치 에치 데미지를 보상하기 위하여 디파인된 영역을 질화막 배리어를 이용하여 일반적인 산화막 제조방법으로 측벽 산화막을 1100℃ 이상의 고온에서 150 ∼ 200 Å 두께로 형성시킨다.Subsequently, in order to compensate for trench etch damage, a sidewall oxide film is formed to a thickness of 150 to 200 Å at a high temperature of 1100 ° C. or more by using a nitride film barrier using a nitride film barrier.
그리고, 트렌치 에치된 영역에 옥사이드 박막을 증착하여 매립한 후 CMP ( chemical mechanical polishing ) 공정을 실시하되, 상기 질화막을 스톱 레이어 ( stop layer ) 로 이용하여 톱(top) 쪽 옥사이드 박막을 식각한다.Then, the oxide thin film is deposited and buried in the trench etched region, and then a chemical mechanical polishing (CMP) process is performed. The top oxide thin film is etched using the nitride film as a stop layer.
그 다음, 남아있는 질화막을 인산 용액으로 제거하고 후속 공정을 진행한다.The remaining nitride film is then removed with a phosphoric acid solution and the subsequent process proceeds.
여기서, 상기 측벽 산화 공정은, 1100℃ 이상의 온도에서 엠비언트 ( ambient ) 가 N2와 O2인 딜루트 옥시데이션 ( dilute oxidation ) 방법을 이용하고 있다.Here, the sidewall oxidation process uses a dilute oxidation method in which ambient is N 2 and O 2 at a temperature of 1100 ° C. or higher.
그러나 1100℃ 이상의 고온 공정을 적용하기 때문에 존 투 존 ( zone to zone ) 온도 유니포미티 ( uniformity ) 를 맞추기 위하여 1회 진행 웨이퍼를 100 개로 한정하고 있으므로 양산성 측면에서 문제가 발생하고 있다.However, since a high temperature process of 1100 ° C. or higher is applied, the number of wafers is limited to 100 in order to match the zone to zone temperature uniformity, which causes problems in terms of mass productivity.
그리고 소자분리막 영역의 프로파일 측면에서 살펴보면 톱 쪽 프로파일이 라운드 ( round ) 한 반면 바텀 ( bottom ) 에는 라운드 프로파일이 형성되지 않아서 후속 열처리 공정을 진행함에 따라 스트레스가 집중되어 디스로케이션 ( dislocation ) 이 발생한다.In terms of the profile of the device isolation region, the top profile is round, whereas the bottom profile does not have a round profile. Thus, as the subsequent heat treatment process proceeds, stress is concentrated and dislocation occurs.
상기한 디스로케이션은 누설전류의 원인으로 작용하여 전기적 특성을 열화시키고 수율을 저하시키는 문제점이 있다.The dislocation may act as a cause of leakage current, thereby deteriorating electrical characteristics and lowering a yield.
도 1a 및 도 1b 는 종래기술에 따라 형성된 소자분리막의 문제점이 도시된 템 ( TEM ) 사진이다.1A and 1B are TEM photographs illustrating a problem of a device isolation film formed according to the prior art.
본 발명은 상기한 종래기술의 문제점을 해결하기위하여, 트렌치형 소자분리막의 형성공정시 트렌치 톱 및 바텀을 라운딩된 형태로 형성하여 반도체소자의 특성 및 수율을 향상시킬 수 있도록 하는 반도체소자의 소자분리막 형성방법을 제공하는데 그 목적이 있다.The present invention is to solve the problems of the prior art, forming a trench top and bottom in a rounded form during the process of forming a trench type device isolation film to improve the characteristics and yield of the semiconductor device device isolation film The purpose is to provide a formation method.
도 1a 및 도 1b 는 종래기술에 따른 문제점을 도시한 템 ( TEM ) 사진.1a and 1b is a TEM picture showing the problem according to the prior art.
도 2a 및 도 2b 는 본 발명에 따라 형성된 소자분리막을 도시한 템 ( TEM ) 사진.Figures 2a and 2b is a TEM photograph showing the device isolation film formed in accordance with the present invention.
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 소자분리막 형성방법은,트렌치 표면에 측벽 산화막을 성장시키기 위하여 질소가스와 산소가스를 플로우 시키며 산화막 성장 온도까지 램프 업 하는 제1공정과,상기 램프 업 된 온도에서 안정화시키고 산소가스와 DCE 가스를 플로우 시켜 산화막을 형성하는 제2공정으로 상기 트렌치 저부 ( bottom ) 과 상부 ( top ) 의 모서리 부분을 라운딩시키는 것을 특징으로 한다.한편, 이상의 목적을 달성하기 위한 본 발명의 원리는 다음과 같다.In order to achieve the above object, the method of forming a device isolation film of a semiconductor device according to the present invention includes: a first process of flowing up nitrogen gas and oxygen gas to grow an oxide film growth temperature to grow a sidewall oxide film on a trench surface, and the lamp The second step of stabilizing at an elevated temperature and flowing an oxygen gas and a DCE gas to form an oxide film is characterized by rounding the corners of the trench bottom and top. The principle of the present invention for the following is as follows.
먼저, 웨이퍼의 소자분리 영역의 패턴을 형성한 후 실리콘 서브스트레이트를 트렌치 에치하고 측벽 산화막을 성장시킬 때 800 ∼ 850℃에 웨이퍼를 로딩하고 산화막 성장 온도인 950 ∼ 1050 ℃ 까지 N2가스와 함께 미량의 O2가스를 흘려주어 옥사이드 박막의 성장 두께를 최소화하고, 이후 옥사이드 박막 성장온도인 950 ∼ 1050 ℃ 에서는 O2와 미량의 DCE 가스를 흘려줌으로써 고온 열처리 효과를 충분히 확보하여 소자분리막 영역의 톱 앤 바텀 프로파일을 동시에 라운딩되게 형성하고 1050℃ 이하의 온도 범위에서 진행하기 때문에 1회 진행시 웨이퍼 150 개를 동시에 진행함으로써 양산성을 확보할 수 있도록 하는 것이다.First, after forming a pattern of the device isolation region of the wafer, when the silicon substrate is trench etched and the sidewall oxide film is grown, the wafer is loaded at 800 to 850 ° C. and traced with N 2 gas to the oxide growth temperature of 950 to 1050 ° C. Minimizes the growth thickness of the oxide thin film by flowing O 2 gas, and secures high temperature heat treatment effect by flowing O 2 and a small amount of DCE gas at the oxide thin film growth temperature of 950 to 1050 ℃. Since the bottom profile is formed to be rounded at the same time and proceeds at a temperature range of 1050 ° C. or less, it is possible to ensure mass productivity by simultaneously proceeding 150 wafers at a time.
이하, 본 발명을 상세히 설명하기로 한다.Hereinafter, the present invention will be described in detail.
도시되지않았으나, 본 발명의 제1실시예에 따른 반도체소자의 소자분리막 형성방법을 설명하면 다음과 같다.Although not shown, the method of forming a device isolation film of the semiconductor device according to the first embodiment of the present invention will be described below.
먼저, 웨이퍼 표면에 30 ∼ 100Å 정도의 버퍼 레이어로 얇은 산화막을 성장시킨다.First, a thin oxide film is grown on the wafer surface with a buffer layer of about 30 to 100 microseconds.
그리고, 그 상부에 질화막을 500 ∼ 2000Å 정도 증착한다.And a nitride film is vapor-deposited about 500-2000 micrometers on top.
그리고, 마스크 공정을 통하여 소자의 분리 영역을 패턴닝 한 후 식각공정을 실시하여 상기 질화막을 식각하고 서브스트레이트 트렌치 에치를 실시한다.Then, the isolation region of the device is patterned through a mask process, followed by an etching process to etch the nitride film and perform a substrate trench etch.
이때, 상기 트렌치 식각 깊이는 소자의 디자인 룰에 따라 차이가 있으나 약 2000 ∼ 4000 Å 정도의 깊이로 형성한다.At this time, the trench etching depth is different depending on the design rule of the device, but is formed to a depth of about 2000 ~ 4000 Å.
그 다음, 퍼니스 ( furmace ) 를 이용하여 옥사이드 박막을 성장시키는데 800 ∼ 850 ℃ 에서 웨이퍼를 로딩하고 산화막 성장온도까지 N2가스와 O2가스를 동시에 흘려주는 조건으로 램프 업 ( ramp up ) 을 시킨다. 여기서, 상기 램프 업은 산화막 성장 온도까지 퍼니스 온도를 상승시키는 공정을 말하는 것이다.이때 흘려주는 O2가스 양은 N2가스 양 대비 5% 이내로 하여 산화막 성장 온도인 950 ∼ 1050 ℃ 까지 온도가 올라가는 동안 성장하는 산화막을 50Å 이하로 한다.Then, using a furnace (furmace) to grow the oxide thin film is loaded up the wafer at 800 ~ 850 ℃ and ramped up on the condition that both flowing N 2 gas and O 2 gas at the same time to the oxide growth temperature. Here, the ramp-up refers to a step of raising the furnace temperature to the oxide growth temperature. The amount of O 2 gas flowing at this time is within 5% of the N 2 gas amount and grows while the temperature is raised to the oxide growth temperature of 950 to 1050 ° C. The oxide film is 50 kPa or less.
그리고, 상기 산화막은 산화막의 평탄도를 증가시키는 작용 뿐만 아니라 950 ∼ 1050 ℃ 에서 성장하는 산화막 두께를 최대한 확보하여 소자분리막의 톱 앤 바텀 라운드 프로파일을 형성할 수 있는 조건을 제공한다.In addition, the oxide film not only increases the flatness of the oxide film but also provides conditions for forming a top and bottom round profile of the device isolation layer by maximally securing the thickness of the oxide film grown at 950 to 1050 ° C.
그 다음, 산화막 성장 온도인 950 ∼ 1050 ℃ 에서 온도 안정화 시간을 5분 정도 램프 업 시와 동일한 분위기에서 진행한다.Subsequently, the temperature stabilization time is performed in the same atmosphere as the ramp-up time for about 5 minutes at 950 to 1050 deg.
그리고, O2와 DCE 가스를 흘려주어 전체두께가 100 ∼ 200 Å 인 산화막을 성장시킨다. 여기서, 상기 DCE 가스는 TCA ( Tri-chloro-ethane, 이하에서 TCA 라 함 ) 가스를 대신 사용할 수도 있다.Then, O 2 and DCE gas are flowed to grow an oxide film having a total thickness of 100 to 200 GPa. Here, the DCE gas may be used instead of TCA (Tri-chloro-ethane, hereinafter referred to as TCA) gas.
이상과 같은 조건으로 산화막을 성장 시켰을 경우 톱 앤 바텀 프로파일이 동시에 라운딩되게 형성시켜 후속 열처리 공정에 기인한 스트레스를 완화하므로써 서브스트레이트에 발생되는 디스로케이션을 억제할 수 있다.When the oxide film is grown under the above conditions, the top and bottom profiles are formed at the same time, thereby reducing the stress caused by the subsequent heat treatment process, thereby suppressing the dislocation generated in the substrate.
그 다음, 트렌치를 포함한 전체표면상부에 옥사이드 박막을 증착하여 필드 영역을 매립하고 질화막을 스톱 레이어로 사용하여 CMP 공정을 실시함으로써 상기 옥사이드 박막을 갈아낸다.Then, the oxide thin film is ground by depositing an oxide thin film on the entire surface including the trench, filling the field region, and performing a CMP process using the nitride film as a stop layer.
후속 공정으로 인산용액을 이용하여 질화막을 제거함으로써 소자분리막을 형성한다.In a subsequent step, the device isolation film is formed by removing the nitride film using a phosphoric acid solution.
본 발명의 제2 실시예에 따른 반도체소자의 소자분리막 형성방법은,In the device isolation film forming method of the semiconductor device according to the second embodiment of the present invention,
트렌치형 소자분리막 형성공정시 서브스트레이트 트렌치 에치 후 950 ∼ 1050 ℃ 온도 범위에서 측벽 산화 공정을 실시하여 100 ∼ 200 Å 의 얇은 옥사이드 박막을 성장시켜 톱 앤 바텀 프로파일을 형성하는 것이다.이때, 트렌치 에치 데미지의 보상과 함께 후속 열처리에 기인한 스트레스를 완화하기 위하여 950 ∼ 1050℃에서 열 산화막 성장시 N2, O2, DCE 또는 TCA 를 동시에 흘려 주는 방법을 이용한다.During the trench isolation process, the substrate trench is etched and the sidewall oxidation is performed at a temperature range of 950 to 1050 ° C to grow a thin oxide thin film of 100 to 200 Å to form a top-and-bottom profile. In order to alleviate the stress caused by the subsequent heat treatment along with the compensation of, N 2 , O 2 , DCE or TCA are simultaneously flown during thermal oxide growth at 950-1050 ℃.
이상과 같은 조건은 N2와 O2가스의 비 ( ratio ) 를 조절함으로써 얇은 옥사이드 레이어 형성에 따른 산화막 성장 온도에서의 충분한 시간을 확보하지 못할 때 N2가스를 이용하여 옥사이드 그로쓰 레이트 ( oxide growth rate ) 를 감소시켜 산화막 성장 시간을 충분히 확보하므로써 소자분리막 프로파일이 라운딩되게 형성시킬 수 있다.As described above, the oxide growth rate is increased by using N 2 gas when the ratio of N 2 and O 2 gas is not sufficient to ensure sufficient time at the oxide growth temperature due to the formation of a thin oxide layer. The device isolation film profile can be rounded by reducing the rate) to sufficiently secure the oxide film growth time.
도 2a 및 도 2b 는 본 발명에 따라 형성되어 종래기술에 따른 문제점이 해결된 소자분리막의 템 ( TEM ) 사진을 도시한다.2A and 2B show a TEM picture of a device isolation film formed according to the present invention and in which the problem according to the prior art is solved.
이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 소자분리막 형성방법은, 트렌치 에치된 영역의 보상과 함께 소자분리막 프로파일을 라운드하게 형성하여 후속 열 공정에 기인한 실리콘 서브스트레이트의 디스로게이션 형성을 억제하며 결함을 제거함으로써, 반도체소자의 특성 및 수율을 향상시키는 효과를 제공한다.As described above, the method for forming an isolation layer of a semiconductor device according to the present invention suppresses the formation of silicon substrates due to subsequent thermal processes by roundly forming the isolation layer profile with compensation of the trench-etched regions. And by removing the defect, it provides an effect of improving the characteristics and yield of the semiconductor device.
그리고, 기존의 1100℃이상 고온 공정을 1050℃이하 온도로 공정을 진행할 수 있도록 하여 1회 진행시의 웨이퍼 장 수를 100 개에서 150 개로 증가시킴으로써 비용을 절감하고 양산성을 증가 시킬 수 있는 효과를 제공한다.In addition, the existing high-temperature process above 1100 ℃ can be processed at a temperature below 1050 ℃, increasing the number of wafers in one process from 100 to 150 to reduce costs and increase mass productivity. to provide.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990066341A KR100357304B1 (en) | 1999-12-30 | 1999-12-30 | A method for forming a field oxide of a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990066341A KR100357304B1 (en) | 1999-12-30 | 1999-12-30 | A method for forming a field oxide of a semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010058965A KR20010058965A (en) | 2001-07-06 |
| KR100357304B1 true KR100357304B1 (en) | 2002-10-19 |
Family
ID=19633480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990066341A KR100357304B1 (en) | 1999-12-30 | 1999-12-30 | A method for forming a field oxide of a semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100357304B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100745987B1 (en) | 2005-08-09 | 2007-08-06 | 삼성전자주식회사 | Fabrication method of trench isolation of semiconductor device |
-
1999
- 1999-12-30 KR KR1019990066341A patent/KR100357304B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010058965A (en) | 2001-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5151381A (en) | Method for local oxidation of silicon employing two oxidation steps | |
| US6967146B2 (en) | Isolation region forming methods | |
| JPH0851109A (en) | Epitaxial silicon growth inside window of wafer patterned byoxide | |
| JP2682529B2 (en) | Method for forming element isolation insulating film of semiconductor element | |
| US5254494A (en) | Method of manufacturing a semiconductor device having field oxide regions formed through oxidation | |
| KR100555472B1 (en) | Trench isolation method using selective epitaxial growth | |
| US6066576A (en) | Method for forming oxide using high pressure | |
| KR100357304B1 (en) | A method for forming a field oxide of a semiconductor device | |
| KR101077014B1 (en) | Method for forming the isolation layer of semiconductor device | |
| US6817903B1 (en) | Process for reducing leakage in an integrated circuit with shallow trench isolated active areas | |
| KR100363699B1 (en) | Method for forming semiconductor device | |
| KR100400301B1 (en) | A method for forming a field oxide of semiconductor device | |
| KR100510994B1 (en) | Device Separating Method of Composite Semiconductor Device | |
| KR100429678B1 (en) | A method for forming a field oxide of semiconductor device | |
| KR100342861B1 (en) | Method for forming isolation of semiconductor device | |
| KR100672738B1 (en) | Method for Forming of Isolation Area in Semiconductor Device | |
| KR101004810B1 (en) | Method for forming isolation of semiconductor device | |
| KR20020037420A (en) | Method for forming isolation layer in semiconductor device | |
| KR20020010971A (en) | Method for forming isolation in semiconductor | |
| KR100274350B1 (en) | Method of forming a field oxide firm in a semiconductor device | |
| KR19990005904A (en) | Field oxide film formation method of a semiconductor device | |
| KR100446279B1 (en) | Method of etching trench of semiconductor device for forming isolation layer by using shallow trench | |
| KR100663609B1 (en) | Method for manufacturing isolation layer in semiconductor device | |
| JP2001144095A (en) | Method of manufacturing semiconductor wafer including annealing and method of manufacturing semiconductor device | |
| KR100624328B1 (en) | Method for Forming Shallow Trench Isolation Structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |