KR100340862B1 - Stack package and its manufacturing method - Google Patents
Stack package and its manufacturing method Download PDFInfo
- Publication number
- KR100340862B1 KR100340862B1 KR1019980025025A KR19980025025A KR100340862B1 KR 100340862 B1 KR100340862 B1 KR 100340862B1 KR 1019980025025 A KR1019980025025 A KR 1019980025025A KR 19980025025 A KR19980025025 A KR 19980025025A KR 100340862 B1 KR100340862 B1 KR 100340862B1
- Authority
- KR
- South Korea
- Prior art keywords
- lead frame
- lead
- thin film
- metal thin
- semiconductor chip
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
Abstract
본 발명은 스택 패키지 및 그의 제조 방법을 개시한다. 개시된 본 발명은, 패드가 서로 반대 방향을 향하도록 상하부 반도체 칩(10,11)이 배치되어 접착제(30)로 접착된다. 리드 프레임(40)의 인너 리드(41)가 상부 반도체 칩(10)의 상부면에 접착되어, 패드에 금속 와이어(70)로 본딩된다. 금속박막(50)의 인너 리드(51)가 하부 반도체 칩(11)의 하부면에 부착되어, 패드에 금속 와이어(70)로 본딩된다. 금속박막(50)의 아우터 리드(52)는 리드 프레임(40)에 연결되어서, 리드 프레임(40)과 금속박막(50)이 전기적으로 연결된다. 리드 프레임(40)의 아우터 리드(42)가 양측으로 노출되도록, 전체가 봉지제(80)로 몰딩된다. 따라서, 리드 프레임(40)과 금속박막(50)간의 신호 간섭을 방지하면서도 금속박막(50)의 길이가 짧아진다.The present invention discloses a stack package and a method of manufacturing the same. In the disclosed invention, the upper and lower semiconductor chips 10 and 11 are disposed so that the pads face in opposite directions to each other, and are bonded to the adhesive 30. The inner lead 41 of the lead frame 40 is bonded to the upper surface of the upper semiconductor chip 10 and bonded to the pad with the metal wire 70. The inner lead 51 of the metal thin film 50 is attached to the lower surface of the lower semiconductor chip 11 and bonded to the pad with the metal wire 70. The outer lead 52 of the metal thin film 50 is connected to the lead frame 40, so that the lead frame 40 and the metal thin film 50 are electrically connected. The whole is molded with the encapsulant 80 so that the outer lead 42 of the lead frame 40 is exposed to both sides. Therefore, the length of the metal thin film 50 is shortened while preventing signal interference between the lead frame 40 and the metal thin film 50.
Description
본 발명은 반도체 패키지에 관한 것으로서, 보다 상세하게는 적어도 2개 이상의 반도체 소자를 적층(Stack)하여 하나의 패키지로 구성한 스택 패키지 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package, and more particularly, to a stack package in which at least two or more semiconductor devices are stacked and configured as one package, and a method of manufacturing the same.
메모리 칩의 용량 증대는 빠른 속도로 진행되고 있다. 현재는 128M DRAM이 양산 단계에 있으며, 256M DRAM의 양산도 가까운 시일안에 도래할 것으로 보인다.Increasing capacity of memory chips is proceeding at a rapid pace. Currently, 128M DRAM is in mass production, and mass production of 256M DRAM is expected in the near future.
메모리 칩의 용량 증대, 다시말하면 고집적화를 이룰 수 있는 방법으로는 한정된 반도체 소자의 공간내에 보다 많은 수의 셀을 제조해 넣는 기술이 일반적으로 알려지고 있다.As a method of increasing the capacity of a memory chip, that is, high integration, a technique of manufacturing a larger number of cells in a limited space of a semiconductor device is generally known.
이와 같은 방법은 정밀한 미세 선폭을 요구하는 등 고난도의 기술과 많은 개발시간을 필요로 한다. 따라서 최근, 보다 쉬운 방법으로 고집적화를 이룰 수 있는 스택킹(Stacking) 기술이 개발되어 이에 대한 연구가 활발히 진행되고 있다.Such a method requires a high level of technology and a lot of development time such as requiring a precise fine line width. Therefore, recently, a stacking technology that can achieve high integration in an easier way has been developed, and research on this has been actively conducted.
반도체 업계에서 말하는 스택킹이란 적어도 2개 이상의 반도체 소자를 수직하게 쌓아 올려 메모리 용량을 배가시키는 기술로써, 이러한 스택킹에 의하면, 예를 들어 2개의 64M DRAM급 소자를 적층하여 128M DRAM급으로 구성할 수 있고, 또 2개의 128M DRAM급 소자를 적층하여 256M DRAM급으로 구성할 수 있다.In the semiconductor industry, stacking refers to a technology in which at least two or more semiconductor devices are stacked vertically to double the memory capacity. Such stacking, for example, stacks two 64M DRAM devices to form a 128M DRAM class. In addition, two 128M DRAM class devices can be stacked to form a 256M DRAM class.
상기와 같은 스택킹에 의한 패키지의 전형적인 예가 도 1 및 도 2에 도시되어 있는 바, 이를 간단히 살펴보면 다음과 같다.A typical example of such a stacking package is shown in FIGS. 1 and 2, which are briefly described below.
먼저, 도 1에 도시된 바와 같이, 패드가 상부면에 배치된 반도체 칩(1)에 리드 프레임(2)의 인너 리드(21)가 접착제(3)로 부착되고, 이 인너 리드(21)는 패드에 금속 와이어(4)로 연결되어 있다. 전체가 봉지제(5)로 몰딩되면, 리드 프레임(2)의 아우터 리드(22)가 봉지제(5)의 양측으로 돌출되어 있다.First, as shown in FIG. 1, the inner lead 21 of the lead frame 2 is attached to the semiconductor chip 1 on which the pad is disposed on the upper surface by the adhesive 3, and the inner lead 21 is attached to the inner lead 21. It is connected to the pad by a metal wire 4. When the whole is molded with the encapsulant 5, the outer lead 22 of the lead frame 2 protrudes to both sides of the encapsulant 5.
이러한 하나의 패키지상에 동일 구조의 패키지가 적층된다. 즉, 상부에 적층되는 패키지의 아우터 리드(22)가 하부 패키지의 리드 프레임(2) 중간에 접합되어서, 전기적 연결이 되어 있다.Packages of the same structure are stacked on one such package. That is, the outer lead 22 of the package stacked on the upper portion is joined to the middle of the lead frame 2 of the lower package, thereby making electrical connection.
그러나, 상기와 같은 일반적인 스택 패키지는, 패키지의 전체 두께가 너무 두껍다는 단점이 있다. 또한, 상부 패키지의 신호 전달 경로가, 상부 패키지의 아우터 리드를 통해서 하부 패키지의 리드 프레임을 거쳐야 하기 때문에, 전기적인 신호 경로가 너무 길다는 단점도 있다. 특히, 상하부 패키지의 리드를 납땜으로 접합하는데, 이 납땜 불량으로 접속 불량이 자주 야기되었다.However, such a general stack package has a disadvantage that the overall thickness of the package is too thick. In addition, since the signal transmission path of the upper package must pass through the lead frame of the lower package through the outer lead of the upper package, the electrical signal path is too long. In particular, the leads of the upper and lower packages are joined by soldering, and this poor soldering often causes poor connection.
이를 해소하기 위해서, 종래에는 도 2에 도시된 스택 패키지가 제시되었다. 도시된 바와 같이, 상하부 반도체 칩(1a)(1b)가 소정 간격을 두고 배치되고, 상부 반도체 칩(1a)의 밑면에 상부 리드 프레임(2a)의 인너 리드(21a)가 부착되어, 금속 와이어(3a)에 의해 패드에 연결되어 있다.In order to solve this problem, the stack package shown in FIG. 2 is conventionally proposed. As shown in the drawing, upper and lower semiconductor chips 1a and 1b are disposed at predetermined intervals, and inner leads 21a of the upper lead frame 2a are attached to the bottom surface of the upper semiconductor chip 1a, thereby providing a metal wire ( It is connected to the pad by 3a).
또한, 하부 반도체 칩(1b)의 상부면에 하부 리드 프레임(2b)의 인너 리드(21b)가 부착되어, 금속 와이어(4a)에 의해 패드에 연결되어 있다. 즉, 상부 반도체 칩(1a)의 패드는 하부면에, 하부 반도체 칩(1b)의 패드는 상부면에 배치되어, 각 반도체 칩(1a)은 대칭을 이루게 된다.In addition, the inner lead 21b of the lower lead frame 2b is attached to the upper surface of the lower semiconductor chip 1b, and is connected to the pad by the metal wire 4a. That is, the pads of the upper semiconductor chip 1a are disposed on the lower surface, and the pads of the lower semiconductor chip 1b are disposed on the upper surface, and each semiconductor chip 1a is symmetrical.
상부 리드 프레임(1a)의 아우터 리드(22a)는 하부 리드 프레임(2b)의 중간에 전도성 접착제로 연결되어 있고, 하부 리드 프레임(2b)의 아우터 리드(22b)는 봉지제(5a)의 외부로 돌출되어 있다.The outer lead 22a of the upper lead frame 1a is connected to the middle of the lower lead frame 2b with a conductive adhesive, and the outer lead 22b of the lower lead frame 2b is outside of the encapsulant 5a. It protrudes.
그러나, 상기와 같은 종래 스택 패키지는 다음과 같은 문제점을 안고 있다. 즉, 각 리드 프레임간의 거리가 너무 가까워서, 동작중에 신호 간섭이 발생될 소지가 많다.However, the conventional stack package as described above has the following problems. In other words, the distance between each lead frame is so close that there is a possibility that signal interference occurs during operation.
따라서, 본 발명은 상기와 같은 문제점을 해소하기 위해 안출된 것으로서, 전체 두께는 증가시키지 않으면서, 신호 전달 경로를 짧게 하고, 리드 프레임간의 신호 간섭을 방지할 수 있는 스택 패키지 및 그의 제조 방법을 제공하는데 목적이 있다.Accordingly, the present invention has been made to solve the above problems, and provides a stack package and a method of manufacturing the same, which can shorten a signal transmission path and prevent signal interference between lead frames without increasing the overall thickness. The purpose is to.
도 1 및 도 2는 종래의 스택 패키지를 나타낸 단면도1 and 2 is a cross-sectional view showing a conventional stack package
도 3 내지 도 7은 본 발명의 실시예 1에 따른 스택 패키지 제조 과정을 순차적으로 나타낸 단면도3 to 7 are cross-sectional views sequentially illustrating a stack package manufacturing process according to Embodiment 1 of the present invention.
도 8은 본 발명의 실시예 2에 따른 스택 패키지를 나타낸 단면도8 is a cross-sectional view showing a stack package according to a second embodiment of the present invention
도 9은 본 발명의 실시예 3에 따른 스택 패키지를 나타낸 단면도9 is a sectional view showing a stack package according to a third embodiment of the present invention
도 10은 본 발명의 실시예 4에 따른 금속박막과 패드 연결 구조를 나타낸 단면도10 is a cross-sectional view showing a metal thin film and pad connection structure according to Example 4 of the present invention;
도 11 및 도 12는 본 발명의 실시예 5에 따른 스택 패키지를 나타낸 단면도11 and 12 are cross-sectional views showing a stack package according to a fifth embodiment of the present invention
도 13은 본 발명의 실시예 6에 따른 스택 패키지를 나타낸 단면도13 is a sectional view showing a stack package according to a sixth embodiment of the present invention
도 14는 본 발명의 실시예 7에 따른 스택 패키지를 나타낸 단면도14 is a cross-sectional view showing a stack package according to the seventh embodiment of the present invention
- 도면의 주요 부분에 대한 부호의 설명 --Explanation of symbols for the main parts of the drawing-
10 - 상부 반도체 칩 11 - 하부 반도체 칩10-upper semiconductor chip 11-lower semiconductor chip
40 - 리드 프레임 50 - 금속박막40-lead frame 50-thin metal film
70 - 금속 와이어 80 - 봉지제70-metal wire 80-encapsulant
90 - 이방성 도전 필름 100 - 기판90-anisotropic conductive film 100-substrate
110 - 솔더 볼 200 - 하부 캡슐110-solder ball 200-lower capsule
210 - 상부 캡슐 220 - 사이드 레일210-Upper Capsule 220-Side Rails
상기와 같은 목적을 달성하기 위한 본 발명에 따른 패키지는 다음과 같은 구성으로 이루어진다.Package according to the present invention for achieving the above object consists of the following configuration.
상하부 반도체 칩이 대칭되게 부착된다. 즉, 상부 반도체 칩의 패드는 상부에, 하부 반도체 칩의 패드는 하부에 배치된다. 리드 프레임의 인너 리드가 상부 반도체 칩의 상부면에 부착되어, 패드에 금속 와이어로 연결된다. 또한, 금속박판의 인너 리드가 하부 반도체 칩의 하부면에 부착되어, 패드에 금속 와이어로 연결된다. 금속박판의 아우터 리드는 상부 리드 프레임의 중간부에 접착되고, 상부 리드 프레임의 아우터 리드가 양측으로 노출되도록 전체가 봉지제로 몰딩된다.Upper and lower semiconductor chips are attached symmetrically. That is, the pads of the upper semiconductor chip are disposed above and the pads of the lower semiconductor chip are disposed below. The inner lead of the lead frame is attached to the upper surface of the upper semiconductor chip and connected to the pad by metal wires. In addition, an inner lead of the metal thin plate is attached to the lower surface of the lower semiconductor chip, and is connected to the pad by a metal wire. The outer lead of the metal sheet is bonded to the middle portion of the upper lead frame, and the whole is molded with an encapsulant so that the outer lead of the upper lead frame is exposed to both sides.
다른 방안으로서, 하부 반도체 칩이 상부 반도체 칩과 마찬가지로, 패드가 상부면에 위치하도록 배치되고, 금속박막의 인너 리드가 접착제에 의해 각 반도체 칩 사이에 부착되며, 인너 리드는 패드에 본딩된다. 또는, 이러한 구조 전체를 리드 프레임 상부에 배치시켜도 된다. 그리고, 상기 접착제 대신에 이방성 전도 필름을 사용하여, 금속박막의 인너 리드를 하부 반도체 칩의 패드에 부착하면서 전기적으로 연결하여도 된다.Alternatively, the lower semiconductor chip, like the upper semiconductor chip, is arranged so that the pad is located on the upper surface, the inner lead of the metal thin film is attached between each semiconductor chip by an adhesive, and the inner lead is bonded to the pad. Alternatively, the entire structure may be arranged above the lead frame. Instead of the adhesive, an anisotropic conductive film may be used to electrically connect the inner lead of the metal thin film to the pad of the lower semiconductor chip.
상기와 같은 구조의 패키지를 제조하는 방법은 다음과 같다.The method of manufacturing a package having the above structure is as follows.
패드가 상부면에 배치된 상부 반도체 칩에 리드 프레임의 인너 리드를 부착한 후, 금속 와이어로 패드와 인너 리드를 연결한다. 패드가 하부면에 배치된 하부 반도체 칩을 상부 반도체 칩의 밑면에 부착한다. 하부 반도체 칩의 패드에 금속박막의 인너 리드를 부착한 후, 금속 와이어로 패드와 인너 리드를 연결한다. 이어서, 금속박막의 아우터 리드를 리드 프레임의 중간에 접착하고, 리드 프레임의 아우터 리드가 양측으로 노출되도록 전체를 봉지제로 몰딩한다.After the inner lead of the lead frame is attached to the upper semiconductor chip on which the pad is disposed on the upper surface, the pad and the inner lead are connected with a metal wire. The lower semiconductor chip having the pad disposed on the lower surface is attached to the bottom surface of the upper semiconductor chip. After attaching the inner lead of the metal thin film to the pad of the lower semiconductor chip, the pad and the inner lead are connected with a metal wire. Subsequently, the outer lead of the metal thin film is bonded to the middle of the lead frame, and the whole is molded with an encapsulant so that the outer lead of the lead frame is exposed to both sides.
상기된 본 발명의 구성에 의하면, 적층되는 상하부 반도체 칩이 리드 프레임을 중심으로 상부 또는 하부 어느 한 방향에만 배치되므로써, 신호 간섭은 배제되면서 신호 전달 경로가 매우 짧아지게 된다.According to the above-described configuration of the present invention, since the upper and lower semiconductor chips stacked are disposed only in one of the upper and lower directions of the lead frame, the signal transmission path is very short while eliminating signal interference.
이하, 본 발명의 바람직한 실시예를 첨부도면에 의거하여 상세히 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
＜실시예 1＞<Example 1>
먼저, 도 7에 본 발명에 따라 완성된 스택 패키지가 도시되어 있다.First, a stack package completed in accordance with the present invention is shown in FIG. 7.
본 발명에 따른 스택 패키지는, 도 7에 도시된 바와 같이, 상하부 반도체 칩(10)(11)이 대칭을 이루면서 접착된다. 즉, 상부 반도체 칩(10)의 패드는 상부면에 배치되고, 하부 반도체 칩(11)의 패드는 하부면에 배치된 상태로 접착제(30)에 의해 접착된다.As shown in FIG. 7, the stack package according to the present invention is bonded while the upper and lower semiconductor chips 10 and 11 are symmetrical to each other. That is, the pad of the upper semiconductor chip 10 is disposed on the upper surface, and the pad of the lower semiconductor chip 11 is bonded by the adhesive 30 in a state of being disposed on the lower surface.
또한, 리드 프레임(40)의 인너 리드(41)가 접착제(60)로 상부 반도체 칩(10)의 상부면에 부착되어, 상부 반도체 칩(10)의 패드에 금속 와이어(70)로 연결된다. 그리고, 동(Cu) 재질의 금속박막(50)의 인너 리드(51)가 접착제(60)로 하부 반도체 칩(11)의 하부면에 부착되어, 하부 반도체 칩(11)의 패드에 금속 와이어(70)로 연결된다. 금속박막(50)의 아우터 리드(52)는 상향으로 꺾여서, 리드 프레임(40)의 중간부에 본딩된다. 리드 프레임(40)의 아우터 리드(42)가 노출되도록, 전체가 봉지제(80)로 몰딩된다.In addition, the inner lead 41 of the lead frame 40 is attached to the upper surface of the upper semiconductor chip 10 with an adhesive 60, and is connected to the pad of the upper semiconductor chip 10 with a metal wire 70. The inner lead 51 of the copper (Cu) metal thin film 50 is attached to the lower surface of the lower semiconductor chip 11 with an adhesive 60, so that the metal wire (C) is attached to the pad of the lower semiconductor chip 11. 70). The outer lead 52 of the metal thin film 50 is bent upward, and bonded to the middle portion of the lead frame 40. The whole is molded with the encapsulant 80 so that the outer lead 42 of the lead frame 40 is exposed.
이하, 상기와 같은 구조의 스택 패키지 제조 과정을 첨부도면을 참조로 하여 상세히 설명한다.Hereinafter, a process of manufacturing a stack package having the above structure will be described in detail with reference to the accompanying drawings.
도 3에 도시된 바와 같이, 상부 반도체 칩(10)에 리드 프레임(40)의 인너 리드(41)를 접착제(60)로 접착하고, 패드에 금속 와이어(70)로 연결한다. 그런 다음, 도 4와 같이 하부 반도체 칩(11)을 열가소성 수지, 열경화성 수지 또는 절연회로 필름인 접착제(30)로 상부 반도체 칩(10)의 밑면에 접착한다.As shown in FIG. 3, the inner lead 41 of the lead frame 40 is attached to the upper semiconductor chip 10 with an adhesive 60, and connected to the pad with a metal wire 70. Then, as shown in FIG. 4, the lower semiconductor chip 11 is bonded to the bottom surface of the upper semiconductor chip 10 with an adhesive 30 which is a thermoplastic resin, a thermosetting resin, or an insulating circuit film.
이어서, 도 5와 같이, 금속박막(50)의 인너 리드(51)를 접착제(60)로 하부 반도체 칩(11)의 하부면에 접착한다. 여기서, 금속박막(50)의 재질로는 전술된 동(Cu)이나, 또는 동을 모재로 하여 은(Ag), 금(Au), 크롬(Ni), 및 니켈(Ni)을 함유한 합금인 것이 바람직하다.Subsequently, as shown in FIG. 5, the inner lead 51 of the metal thin film 50 is bonded to the lower surface of the lower semiconductor chip 11 with an adhesive 60. Here, the material of the metal thin film 50 is copper (Cu) described above, or an alloy containing silver (Ag), gold (Au), chromium (Ni), and nickel (Ni) based on copper. It is preferable.
그다음, 도 6a와 같이, 금속박막(50)의 인너 리드(51)를 하부 반도체 칩(11)의 패드에 금속 와이어(70)로 연결한 후, 금속박막(50)의 아우터 리드(52)를 위로 꺾어서, 리드 프레임(40)의 중간부 밑면에 열압착이나 초음파를 사용하여 본딩하여, 리드 프레임(40)과 금속박막(50)을 전기적으로 연결한다.Next, as shown in FIG. 6A, the inner lead 51 of the metal thin film 50 is connected to the pad of the lower semiconductor chip 11 with the metal wire 70, and then the outer lead 52 of the metal thin film 50 is connected. By bending upward, the bottom surface of the middle part of the lead frame 40 is bonded to each other using thermocompression or ultrasonic waves to electrically connect the lead frame 40 and the metal thin film 50.
이때, 와이어 본딩 대신에, 도 6b와 같이, 탭 테이프(71)를 사용해도 된다. 또한, 도 6c와 같이, 금속박막(50)의 아우터 리드(52)가 본딩되는 리드 프레임(20)의 밑면에, 접합 강성 강화를 위해 전도금속(53)으로 얇게 도금처리하는 것이 바람직하다. 전도금속(53)의 재질로는 동(Cu)이나 은(Ag), 금(Au), 또는 은과 니켈과 크롬 및 동을 함유한 합금을 사용할 수가 있다.At this time, instead of wire bonding, you may use the tab tape 71 like FIG. 6B. In addition, as shown in FIG. 6C, the lower surface of the lead frame 20 to which the outer lead 52 of the metal thin film 50 is bonded is preferably plated with a conductive metal 53 to strengthen the bonding rigidity. The conductive metal 53 may be made of copper (Cu), silver (Ag), gold (Au), or an alloy containing silver, nickel, chromium, and copper.
최종적으로, 리드 프레임(40)의 아우터 리드(42)가 양측으로 노출되도록, 전체를 봉지제(80)로 몰딩하면, 도 7과 같이 본 실시예 1에 따른 패키지가 완성된다.Finally, when the whole is molded with the encapsulant 80 so that the outer lead 42 of the lead frame 40 is exposed to both sides, the package according to the first embodiment is completed as shown in FIG.
상기와 같은 구조의 스택 패키지는, 리드 프레임(40)와 금속박막(50)간의 간섭이 방지되면서, 전기 신호 경로가 짧아지게 된다.In the stack package having the above structure, the interference between the lead frame 40 and the metal thin film 50 is prevented, and the electrical signal path is shortened.
＜실시예 2＞<Example 2>
도 8은 본 발명의 실시예 2에 따른 스택 패키지를 나타낸 단면도로서, 도시된 바와 같이, 상하부 반도체 칩(10,11)이 대칭으로 배치되지 않고, 상부 반도체 칩(10)과 마찬가지로 패드가 상부를 향하게 하부 반도체 칩(11)이 배치되어, 상부 반도체 칩(10)과 소정 간격을 두고 이격,배치된다. 금속박막(50)이 그 사이로 진입되어서 접착제(60)에 의해 상하부 반도체 칩(10,11)에 부착되고, 인너 리드(51)는열압착에 의해 하부 반도체 칩(10)의 패드에 본딩된다.FIG. 8 is a cross-sectional view illustrating a stack package according to a second embodiment of the present invention. As shown in FIG. 8, upper and lower semiconductor chips 10 and 11 are not symmetrically disposed, and pads may be disposed at upper portions, similar to the upper semiconductor chip 10. The lower semiconductor chip 11 is disposed to be spaced apart from the upper semiconductor chip 10 at predetermined intervals. The metal thin film 50 enters therebetween and is attached to the upper and lower semiconductor chips 10 and 11 by the adhesive 60, and the inner lead 51 is bonded to the pad of the lower semiconductor chip 10 by thermocompression bonding.
＜실시예 3＞<Example 3>
본 실시예 3에 따른 패키지 구조를 나타낸 도 9와 실시예 2의 도면 8을 비교해보면 명백히 알 수 있는 바와 같이, 본 실시예 3은 리드 프레임(40) 상부에 상하부 반도체 칩(10,11)이 배치된 구조로서, 도면 9에 도시된 상하부 반도체 칩(10,11)을 리드 프레임(40)을 기준으로 뒤집은 상태에서 봉지제(80)로 몰딩된 패키지이다.As apparent from comparing FIG. 9 showing the package structure according to the third embodiment with FIG. 8 of the second embodiment, in the third embodiment, upper and lower semiconductor chips 10 and 11 are disposed on the lead frame 40. In this arrangement, the upper and lower semiconductor chips 10 and 11 illustrated in FIG. 9 are packaged with the encapsulant 80 in an inverted state with respect to the lead frame 40.
특히, 하부 반도체 칩(11)의 상부면은 봉지제(60)에서 노출된 상태로 있게 되어, 일종의 방열판 역할을 하게 된다. 따라서, 실시예 2에서도, 하부 반도체 칩(11)의 하부면을 봉지제(80)에서 노출되도록 하여 방열판 역할을 하게 할 수도 있다.In particular, the upper surface of the lower semiconductor chip 11 is exposed in the encapsulant 60, and serves as a kind of heat sink. Therefore, in the second embodiment, the lower surface of the lower semiconductor chip 11 may be exposed by the encapsulant 80 to serve as a heat sink.
＜실시예 4＞<Example 4>
한편, 상기 실시예 2 및 3에서, 금속박막(50)의 인너 리드(51)를 열압착에 의해 패드에 본딩하였으나, 열압착 공정을 배제하기 위해, 본 실시예 4에서는 도 10에 도시된 바와 같이, 이방성 도전 필름(90:ACF)을 사용한다.Meanwhile, in Examples 2 and 3, the inner lead 51 of the metal thin film 50 is bonded to the pad by thermocompression bonding. However, in order to exclude the thermocompression bonding process, as shown in FIG. Similarly, an anisotropic conductive film 90 (ACF) is used.
즉, 이방성 도전 필름(90)을 매개로 패드(11a)와 인너 리드(51)를 부착시킴과 아울러 전기적으로 연결한다. 따라서, 열압착 공정을 배제할 수 있음과 아울러 별도의 접착제(60) 사용도 배제된다.That is, the pad 11a and the inner lead 51 are attached to each other via the anisotropic conductive film 90 and electrically connected thereto. Therefore, the thermocompression process can be eliminated and the use of a separate adhesive 60 is also eliminated.
이러한 실시예 2 내지 4는 금속박막(50)이 각 반도체 칩(10,11) 사이로 진입되므로 금속박막(50)의 길이를 실시예 1보다 짧게 할 수가 있다. 따라서, 전기적인신호 전달 경로를 보다 짧게 할 수 있는 잇점이 있다.In Examples 2 to 4, since the metal thin film 50 enters between the semiconductor chips 10 and 11, the length of the metal thin film 50 may be shorter than that of the first embodiment. Therefore, there is an advantage that the electrical signal transmission path can be shorter.
＜실시예 5＞<Example 5>
본 실시예 5는 금속박막을 사용하지 않고 리드 프레임만을 사용한다. 즉, 도 11에 도시된 바와 같이, 각각의 패드가 대향되게 상하부 반도체 칩(10,11)이 대칭으로 배치되고, 그 사이에 리드 프레임(40)이 진입되어서, 그의 인너 리드(41)가 도 12와 같이, 2개의 이방성 도전 필름(90)으로 각 반도체 칩(10,11)의 패드(10a,11a)에 부착됨과 아울러 전기적으로 연결된다.In Example 5, only the lead frame is used without using the metal thin film. That is, as shown in Fig. 11, the upper and lower semiconductor chips 10 and 11 are arranged symmetrically with their respective pads facing each other, and the lead frame 40 enters therebetween, so that the inner lead 41 thereof is shown in Fig. 11. As shown in FIG. 12, two anisotropic conductive films 90 are attached to the pads 10a and 11a of each semiconductor chip 10 and 11 and electrically connected to each other.
＜실시예 6＞<Example 6>
도 13은 본 실시예 6에 따른 스택 패키지를 나타낸 것으로서, 실시예 5에 따른 패키지에 볼 그리드 어레이 방식을 응용한 것이다. 도시된 바와 같이, 상하부 반도체 칩(10,11)이 도 11에 도시된 구조와 동일하게 배치되어서, 하부 반도체 칩(11)이 기판(100)상에 접착제(30)로 접착된다.13 illustrates a stack package according to the sixth embodiment, in which a ball grid array method is applied to the package according to the fifth embodiment. As shown, the upper and lower semiconductor chips 10 and 11 are arranged in the same manner as the structure shown in FIG. 11, so that the lower semiconductor chips 11 are adhered to the substrate 100 with an adhesive 30.
리드 프레임(40)의 아우터 리드(42)가 기판(100)에 연결되고, 기판(100)의 하부에는 솔더 볼(110)이 부착된 구조이다.The outer lead 42 of the lead frame 40 is connected to the substrate 100, and the solder ball 110 is attached to the lower portion of the substrate 100.
＜실시예 7＞<Example 7>
본 실시예 7은 봉지제로 몰딩하지 않고 세라믹 재질의 캡슐을 사용하는 패키지이다. 도 14에 도시된 바와 같이, 하부 캡슐(200)의 저면에 마련된 스테이지(201)상에 실시예 5 및 6과 동일 구조로 배치된 상하부 반도체 칩(10,11)이 안치되어 접착된다.Example 7 is a package using a ceramic capsule without molding with an encapsulant. As shown in FIG. 14, upper and lower semiconductor chips 10 and 11 disposed in the same structure as those of the fifth and sixth embodiments are placed and bonded on the stage 201 provided on the bottom surface of the lower capsule 200.
리드 프레임(40)의 아우터 리드(42)는 별도로 마련되는 도전 재질의 사이드레일(220)의 인너 리드(221)에 연결되고, 아우터 리드(222)는 하부 캡슐(200)의 측벽을 통해 양측으로 노출된다. 하부 캡슐(200)의 상부에 상부 캡슐(210)이 씌워지게 된다.The outer lead 42 of the lead frame 40 is connected to the inner lead 221 of the side rail 220 of a conductive material, which is separately provided, and the outer lead 222 is moved to both sides through the side wall of the lower capsule 200. Exposed. The upper capsule 210 is covered on the upper portion of the lower capsule 200.
이상에서 설명한 바와 같이 본 발명에 의하면, 금속박막의 길이를 짧게 하면서도 리드 프레임과 금속박막간의 신호 간섭을 방지할 수가 있게 된다. 즉, 스택 패키지의 최대 해결 과제인, 신호 간섭을 방지하기 위해 신호 경로가 길어지거나 반대로 신호 경로가 짧게 하기 위해 각 신호선들이 인접배치되어 신호 간섭이 발생되는 2가지 문제가 본 발명에 의해 동시에 해결된다.As described above, according to the present invention, signal interference between the lead frame and the metal thin film can be prevented while the length of the metal thin film is shortened. That is, two problems in which signal signal is adjacently arranged in order to shorten the signal path to prevent signal interference, which is the biggest problem of the stack package, are generated and signal interference is simultaneously solved by the present invention. .
이상에서는 본 발명에 의한 패키지를 실시하기 위한 바람직한 실시예에 대하여 도시하고 또한 설명하였으나, 본 발명은 상기한 실시예에 한정되지 않고, 이하 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진자라면 누구든지 다양한 변경 실시가 가능할 것이다.In the above has been shown and described with respect to a preferred embodiment for carrying out the package according to the present invention, the present invention is not limited to the above embodiment, the invention without departing from the spirit of the invention claimed in the claims below Anyone with ordinary knowledge in this field will be able to implement various changes.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980025025A KR100340862B1 (en) | 1998-06-29 | 1998-06-29 | Stack package and its manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980025025A KR100340862B1 (en) | 1998-06-29 | 1998-06-29 | Stack package and its manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000003753A KR20000003753A (en) | 2000-01-25 |
| KR100340862B1 true KR100340862B1 (en) | 2002-09-25 |
Family
ID=19541537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980025025A KR100340862B1 (en) | 1998-06-29 | 1998-06-29 | Stack package and its manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100340862B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100878931B1 (en) | 2005-12-08 | 2009-01-19 | 후지쯔 마이크로일렉트로닉스 가부시키가이샤 | Relay board provided in semiconductor device, semiconductor device, and manufacturing method of semiconductor device |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100426608B1 (en) | 2001-11-20 | 2004-04-08 | 삼성전자주식회사 | Center pad type integrated circuit chip that means for jumpering is mounted on the active layer and manufacturing method thereof and multi chip package |
| KR101238212B1 (en) * | 2010-12-23 | 2013-02-28 | 하나 마이크론(주) | Semiconductor package and method for manufacturing the same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05326833A (en) * | 1992-05-26 | 1993-12-10 | Matsushita Electric Works Ltd | Semiconductor mounting substrate |
| JPH08264711A (en) * | 1995-03-28 | 1996-10-11 | Seiko Epson Corp | Semiconductor device |
-
1998
- 1998-06-29 KR KR1019980025025A patent/KR100340862B1/en not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05326833A (en) * | 1992-05-26 | 1993-12-10 | Matsushita Electric Works Ltd | Semiconductor mounting substrate |
| JPH08264711A (en) * | 1995-03-28 | 1996-10-11 | Seiko Epson Corp | Semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100878931B1 (en) | 2005-12-08 | 2009-01-19 | 후지쯔 마이크로일렉트로닉스 가부시키가이샤 | Relay board provided in semiconductor device, semiconductor device, and manufacturing method of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000003753A (en) | 2000-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6878570B2 (en) | Thin stacked package and manufacturing method thereof | |
| JP4195804B2 (en) | Dual die package | |
| KR100460063B1 (en) | Stack ball grid arrary package of center pad chips and manufacturing method therefor | |
| KR100260997B1 (en) | Semiconductor package | |
| US6075284A (en) | Stack package | |
| US6262482B1 (en) | Semiconductor device | |
| US6753599B2 (en) | Semiconductor package and mounting structure on substrate thereof and stack structure thereof | |
| JP2007503721A (en) | Reversible leadless package and its manufacture and use | |
| US6605865B2 (en) | Semiconductor package with optimized leadframe bonding strength | |
| KR19990069438A (en) | Chip stack package | |
| KR100321159B1 (en) | Stack type memory module and method of fabricating the same | |
| US20020084519A1 (en) | Semiconductor chip stack package and fabrication method thereof | |
| KR100340862B1 (en) | Stack package and its manufacturing method | |
| KR940008325B1 (en) | Laminated type semiconductor device | |
| KR100422608B1 (en) | Stack chip package | |
| KR100587041B1 (en) | Chip scale stack package | |
| KR100328693B1 (en) | Chip size stack package and its manufacturing method | |
| KR100437821B1 (en) | semiconductor package and metod for fabricating the same | |
| KR100610917B1 (en) | Wire bonding structure between semiconductor chip and substrate, and semiconductor package using it, and manufacturing method of the same | |
| KR20060133800A (en) | Chip stack package | |
| KR100379092B1 (en) | semiconductor package and its manufacturing method | |
| KR100525450B1 (en) | Chip Stack Type Semiconductor Package | |
| KR20020081794A (en) | Chip stack package | |
| KR20030055834A (en) | Ball grid array type semiconductor chip package using leadframe and stack package | |
| KR19980034119A (en) | Semiconductor Chip Stack Package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100524 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |