KR100338953B1 - 고전압 발생 회로 - Google Patents

고전압 발생 회로 Download PDF

Info

Publication number
KR100338953B1
KR100338953B1 KR1019990064754A KR19990064754A KR100338953B1 KR 100338953 B1 KR100338953 B1 KR 100338953B1 KR 1019990064754 A KR1019990064754 A KR 1019990064754A KR 19990064754 A KR19990064754 A KR 19990064754A KR 100338953 B1 KR100338953 B1 KR 100338953B1
Authority
KR
South Korea
Prior art keywords
voltage
chip
generating
high voltage
word line
Prior art date
Application number
KR1019990064754A
Other languages
English (en)
Other versions
KR20010064539A (ko
Inventor
정원화
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990064754A priority Critical patent/KR100338953B1/ko
Publication of KR20010064539A publication Critical patent/KR20010064539A/ko
Application granted granted Critical
Publication of KR100338953B1 publication Critical patent/KR100338953B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits

Landscapes

  • Read Only Memory (AREA)

Abstract

본 발명은 고전압 발생 회로에 관한 것으로, 종래의 기술에 있어서는 낮은 동작전압을 사용하는 칩의 리드시에 워드라인의 부하(Loading)를 챠지(charge)시키는 데 걸리는 시간이 오래 걸려 칩의 접근시간(Random Access Time)을 느리게 함으로써 칩의 성능(Performance)을 저하시키게 되는 문제점이 있었다. 따라서, 본 발명은 각 펌핑부 및 클럭 발생부에 기준전압을 공급하기 위한 기준전압 발생부와; 게이트 펌핑부와 드레인 펌핑부에 고전압을 발생시키기 위한 클럭을 공급하는 클럭 발생부와; 워드라인 전압을 만들기 위한 게이트 펌핑부와; 비트라인 전압을 만들기 위한 드레인 펌핑부로 구성된 고전압 발생 회로에 있어서, 칩의 동작전압이 낮아져도 일정한 내부 고정 전압을 출력하는 고정전압 발생부를 더 포함하여 구성함으로써, 낮은 동작전압 칩에서 칩의 리드 동작시 대기모드에서 일정한 고전압(∼5V)을 만들어 워드라인 전압 및 웰바이어스 전압을 프리챠지시키고, 게이트 펌핑부의 초기전압을 상승시켜 놓음으로써 칩의 접근시간(Random Access Time)을 빠르게 하여 칩의 성능을 개선시킬 수 있는 효과가 있다.

Description

고전압 발생 회로{HIGH VOLTAGE GENERATION CIRCUIT}
본 발명은 고전압 발생 회로에 관한 것으로, 특히 플레시 메모리의 리드시 접근시간을 빠르게 하여 메모리 칩의 실행 능력을 개선하는 고전압 발생 회로에 관한 것이다.
종래의 데이터 저장용 플레시 메모리의 고전압 회로는 도1에 도시된 바와 같이 각 펌핑부 및 클럭 발생부에 기준전압을 공급하기 위한 기준전압 발생부(1)와; 게이트 펌핑부와 드레인 펌핑부에 고전압을 발생시키기 위한 클럭을 공급하는 클럭 발생부(2)와; 워드라인 전압을 만들기 위한 게이트 펌핑부(3)와; 비트라인 전압을 만들기 위한 드레인 펌핑부(4)로 구성되어 있다.
한편, 데이터 저장용 플레시 메모리에는 전류 소모가 거의 없는 절전모드(Deep standby mode :신호가 인에이블(Low)일 때)와 대기모드(Standby Mode :,신호가 디세이블(High)일 때) 그리고, 데이터의 리드(Read), 프로그램(Program), 소거(Erase) 기능을 위한 동작 모드(Active mode)가 있다.
먼저, 절전모드(Deep standby mode)에서는 모든 칩의 동작이 멈추고, 대기모드(Standby Mode)에서는 기준전압 발생부(1)만 동작하여 기준전압을 세팅하고, 동작모드(Active mode)에서는 클럭 발생부(2)와 게이트 펌핑부(3), 드레인 펌핑부(4)가 모두 동작하여 리드 및 프로그램과 소거에 필요한 워드라인, 소거라인, 비트라인 전압을 만들어 셀을 동작시키게 된다.
그런데, 최근의 동향은 칩의 동작전압이 점차 낮아지고 있는 추세인데 반해 멀티레벨 셀에 대해 리드시 워드라인 전압은 고전압(∼7V)이 요구된다.
따라서, 종래의 기술로 낮은 동작전압으로 셀 리드시 필요한 높은 워드라인 전압을 만들기 위해서는 도2,3에 도시된 바와 같은 게이트 펌핑부(3)에 의해 고전압(VGRO, VGRHO)을 만들며, 이것에 의해 워드라인 전압(VWL)과 웰바이어스(Well Bias) 전압(VSGY)을 만들어 셀의 워드라인에 워드라인 전압을 인가하였다.
그러나, 이때 워드라인 전압(VWL)과 웰바이어스 전압(VSGY)의 부하(Loading)를 챠지(charge)하는데 있어서 낮은 동작전압으로는 많은 시간이 걸리게 되고, 이는 칩의 접근시간(Random Access Time)을 느리게 만드는 요인이 되었다.
한편, 칩의 프로그램시에는 드레인 펌핑부(4)의 출력으로 비트라인 전압을 만들며, 게이트 펌핑부(3)의 출력으로 워드라인 전압(VWL)을 만든다.
특히, 멀티레벨 셀의 프로그램시에는 정확한 문턱전압(Vt) 세팅을 위해 워드라인 전압(VWL)에 따라 문턱전압(Vt) 조정이 이루어지는 심프 알고리즘(Simp Algorithm)을 사용하며, 각 셀의 프로그램 레벨에 따라 워드라인이 증가하면서 셀을 프로그램한다.
여기서, 심프 알고리즘이란 셀을 프로그램하면서 동시에 셀의 전류를 읽어 기준이 되는 셀 전류가 될 때 프로그램을 멈추게 하는 셀 프로그램의 한 방법이다.
이에 따라 프로그램시에는 셀의 비트라인에 열전자(Hot Electron)에 의해 셀이 프로그램되도록 고전압(∼6V)이 인가된다.
다음, 칩의 소거시에는 소거라인에 고전압을 인가하여 셀의 플로팅 노드(FloatingNode)의 전자를 빼내게 되며, 소거라인에 고전압을 인가하기 위해서는 게이트 펌핑부(3)와 드레인 펌핑부(4)가 사용된다.
그러나, 상기 종래의 기술에 있어서는 낮은 동작전압을 사용하는 칩의 리드시에 워드라인의 부하(Loading)를 챠지(charge)시키는 데 걸리는 시간이 오래 걸려 칩의 접근시간(Random Access Time)을 느리게 함으로써 칩의 성능(Performance)을 저하시키게 되는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창출한 것으로, 고정전압을 만들어 워드라인 전압 및 웰 바이어스 전압의 프리챠지 전압으로 사용함으로써 칩의 리드시 접근시간을 빠르게 하여 칩의 성능을 향상시키는 고전압 발생 회로를 제공함에 그 목적이 있다.
도 1은 종래의 데이터 저장용 플레시 메모리의 고전압 회로의 구성을 보인 블록도.
도 2는 상기 도1에 있어서, 고전압(VGRO) 발생부의 세부 구성을 보인 회로도.
도 3은 상기 도1에 있어서, 게이트 펌핑부의 세부 구성을 보인 회로도.
도 4는 본 발명에 의한 고전압 발생 회로의 구성을 보인 블록도.
도 5는 상기 도4에서 고정전압 발생부의 세부 구성을 보인 회로도.
도 6은 상기 도4에서 고정전압 발생부의 전압유지를 위한 레귤레이션부의 구성을 보인 회로도.
도 7은 상기 도5의 고정전압 발생부의 각 부에서의 타이밍도.
도 8은 상기 도4에서 게이트 펌핑부의 구성을 보인 회로도.
도 9는 상기 도4에서 고전압(VGR) 발생부의 구성을 보인 회로도.
***도면의 주요 부분에 대한 부호의 설명***
10 : 고정전압 발생부 P1,P2 : 피모스 트랜지스터
N1∼N9 : 엔모스 트랜지스터 MC1∼MC6 : 모스 커패시터
I1,I2 : 인버터 R1∼R2 : 저항
ND1,ND2 : 낸드 게이트
이와 같은 목적을 달성하기 위한 본 발명은 각 펌핑부 및 클럭 발생부에 기준전압을 공급하기 위한 기준전압 발생부와; 게이트 펌핑부와 드레인 펌핑부에 고전압을 발생시키기 위한 클럭을 공급하는 클럭 발생부와; 워드라인 전압을 만들기 위한 게이트 펌핑부와; 비트라인 전압을 만들기 위한 드레인 펌핑부로 구성된 고전압 발생 회로에 있어서, 칩의 동작전압이 낮아져도 일정한 내부 고정 전압을 출력하는 고정전압 발생부를 더 포함하여 구성한 것을 특징으로 한다.
이하, 본 발명에 따른 일실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도4는 본 발명에 의한 고전압 발생 회로의 구성을 보인 블록도로서, 이에 도시한 바와 같이 각 펌핑부 및 클럭 발생부에 기준전압을 공급하기 위한 기준전압 발생부(1)와; 게이트 펌핑부와 드레인 펌핑부에 고전압을 발생시키기 위한 클럭을 공급하는 클럭 발생부(2)와; 워드라인 전압을 만들기 위한 게이트 펌핑부(3)와; 비트라인 전압을 만들기 위한 드레인 펌핑부(4)로 구성된 고전압 발생 회로에 있어서, 칩의 동작전압이 낮아져도 일정한 내부 고정 전압을 출력하는 고정전압 발생부(10)를 더 포함하여 구성한다.
본 발명에 의한 데이터 저장용 플레시 메모리는 칩의 동작전압이 낮아져도 내부 고정(Constant)전압(VCON) 발생부(10)에 의해 대기모드에서 일정한 전압(∼5V)을 만들어 내어 칩의 리드 동작시 사용하게 됨으로써, 멀티레벨 셀의 리드 동작시 요구되는 높은 워드라인 전압(∼7V)을 쉽게 만들어 공급할 수 있고, 워드라인 전압 및 웰바이어스 전압을 빨리 챠지(charge)시킬 수 있게 되어 칩의 접근시간(Random Access Time)을 향상시킬 수 있게 된다.
도5 및 도6은 본 발명에 의한 고정전압 발생부(10)의 세부 구성 및 그 조절(Regulation) 회로를 도시한 것으로, 이의 동작 및 작용을 도7의 타이밍도를 참조하여 설명하면 다음과 같다.
먼저, 도6은 도4에서 도5에 도시된 회로와 함께 고정전압 발생부(10)를 구성하는 레귤레이션부의 구성을 보인 회로도로서, 상기 도5에서 고정전압(VCON)을 출력하면 이를 입력받아 일정 레벨 이상으로 계속 유지할 수 있도록 감지하여 그 감지신호(HVCR)를 다시 도5의 회로에 출력하여 항상 일정한 레벨의 고정전압(VCON)을 출력할 수 있도록 한다.
다음, 도5의 고정전압 발생회로의 각 부에서의 동작을 도7의 타이밍도를 참조하여 설면 하면, 우선 (a),(b)와 같이 대기모드에서 'CLKX'와 'CLKY'는 반대 위상의 클럭이며, 고정전압(VCON)이 목표하는 전압보다 낮을 때 저전압 감지신호(HVCR)가 '하이'상태가 되며, CLKX가 '하이'로 천이시 (g)와 같이 노드(COX1)는 2VDD 레벨이 되며 동시에 (c)와 같이 DCLKX가 '로우'에서 2VDD로 천이하면 노드(GX12)가 (i)와 같이 (2VDD + Vtn)이상의 전압을 만들어 노드(COX1)의 전압이 고정전압(VCON)으로 전달되며, 다시 CLKY가 (b)와 같이 '하이'로 천이할 때 상기와 같은 동작을 반복하여 고정전압(VCON)이 목표전압과 같게 되면 이때 저전압 감지신호(HVCR)는 '로우'가 되어 고정전압 발생부(10) 및 클럭 발생부(2)의 동작을 멈추게 한다.
다음, 칩의 리드시에는 클럭 발생부(2)에서 출력되는 클럭(CLKX1, CLKY1, DCLKX1, DCLKY1)이 인에이블되어 도8과 같은 게이트 펌핑부(3)를 동작시키고, 이 펌프의 출력전압을 받아 워드라인 전압과 웰바이어스 전압을 만들어 셀의 워드라인에 인가한다.
이때 워드라인 전압과 웰바이어스 전압은 고정전압(VCON)으로 프리챠지되어 있고, 게이트 펌핑부(3)도 고정전압(VCON)을 받아 출력전압을 생성함으로써, 멀티레벨 셀의 워드라인 전압(∼7V)은 빨리 셋업되고, 이에 따라 칩의 접근시간(Random Access Time)이 빠르게 되어 칩의 성능을 향상시킨다.
다음, 칩의 프로그램시에는 드레인 펌핑부(4)의 출력으로 비트라인 전압을 만들며, 게이트 펌핑부(3)의 출력으로 워드라인 전압을 만든다.
특히, 멀티레벨 셀 프로그램시 정확한 문턱전압(Vt) 세팅을 위해 워드라인 전압에 따라 문턱전압(Vt) 조정을 하는 심프 알고리즘을 사용하여 각 셀의 레벨을 프로그램한다.
이 프로그램 동작시 셀의 비트라인에는 열전자에 의해 셀이 프로그램되도록 고전압(∼6V)이 드레인 펌핑부(4)에서 공급된다.
다음, 칩의 소거 동작시에는 소거라인에 고전압을 인가하여 셀의 플로팅 노드의 전자를 빼내게 되며 소거라인에 고전압을 인가하기 위해 게이트 펌핑부(3)와 드레인 펌핑부(4)가 사용된다.
이상에서 설명한 바와 같이 본 발명 고전압 발생 회로는 낮은 동작전압 칩에서 칩의 리드 동작시 대기모드에서 일정한 고전압(∼5V)을 만들어 워드라인 전압 및 웰바이어스 전압을 프리챠지시키고, 게이트 펌핑부의 초기전압을 상승시켜 놓음으로써 칩의 접근시간(Random Access Time)을 빠르게 하여 칩의 성능을 개선시킬 수 있는 효과가 있다.

Claims (2)

  1. 각 펌핑부 및 클럭 발생부에 기준전압을 발생하여 공급하는 기준전압 발생부와; 게이트 펌핑부와 드레인 펌핑부에 고전압을 발생시키기 위한 클럭을 공급하는 클럭 발생부와; 워드라인 전압을 만들기 위한 게이트 펌핑부와; 비트라인 전압을 만들기 위한 드레인 펌핑부로 구성된 고전압 발생 회로에 있어서, 칩의 동작전압이 낮아져도 일정한 내부 고정 전압(VCON)을 발생하여 상기 클럭발생부 및 게이트 펌핑부에 공급하는 고정전압 발생부를 더 포함하여 구성한 것을 특징으로 하는 고전압 발생 회로.
  2. 제1항에 있어서, 상기 고정전압 발생부는 소정 레벨 이상으로 계속 펌핑되는 고정전압(VCON)을 입력받아 그 레벨을 검출하여 일정 레벨 이하로 떨어지지 않도록 감지하여 펌핑 레벨을 조절할 수 있도록 하는 고정전압 레귤레이션 수단을 더 포함하여 구성한 것을 특징으로 하는 고전압 발생 회로.
KR1019990064754A 1999-12-29 1999-12-29 고전압 발생 회로 KR100338953B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990064754A KR100338953B1 (ko) 1999-12-29 1999-12-29 고전압 발생 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990064754A KR100338953B1 (ko) 1999-12-29 1999-12-29 고전압 발생 회로

Publications (2)

Publication Number Publication Date
KR20010064539A KR20010064539A (ko) 2001-07-09
KR100338953B1 true KR100338953B1 (ko) 2002-05-31

Family

ID=19632022

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990064754A KR100338953B1 (ko) 1999-12-29 1999-12-29 고전압 발생 회로

Country Status (1)

Country Link
KR (1) KR100338953B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100892645B1 (ko) 2007-07-11 2009-04-09 주식회사 하이닉스반도체 데이터 출력 클럭을 생성하는 반도체 집적 회로

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5291455A (en) * 1992-05-08 1994-03-01 Motorola, Inc. Memory having distributed reference and bias voltages
JPH07226093A (ja) * 1992-09-30 1995-08-22 Toshiba Corp 半導体集積回路装置
JPH10214496A (ja) * 1997-01-31 1998-08-11 Hitachi Ltd 半導体集積回路及びマイクロコンピュータ
JPH10228795A (ja) * 1996-12-12 1998-08-25 Matsushita Electron Corp 不揮発性記憶装置
JPH10302492A (ja) * 1997-02-27 1998-11-13 Toshiba Corp 半導体集積回路装置および記憶装置
JPH1153891A (ja) * 1997-08-05 1999-02-26 Oki Micro Design Miyazaki:Kk 半導体記憶装置
JPH1186552A (ja) * 1997-09-04 1999-03-30 Nec Corp 半導体記憶装置
KR19990054302A (ko) * 1997-12-26 1999-07-15 구본준 내부전압 발생장치
KR20000010133A (ko) * 1998-07-30 2000-02-15 윤종용 반도체 메모리 장치의 프로그램 전압 발생 회로

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5291455A (en) * 1992-05-08 1994-03-01 Motorola, Inc. Memory having distributed reference and bias voltages
JPH07226093A (ja) * 1992-09-30 1995-08-22 Toshiba Corp 半導体集積回路装置
JPH10228795A (ja) * 1996-12-12 1998-08-25 Matsushita Electron Corp 不揮発性記憶装置
JPH10214496A (ja) * 1997-01-31 1998-08-11 Hitachi Ltd 半導体集積回路及びマイクロコンピュータ
JPH10302492A (ja) * 1997-02-27 1998-11-13 Toshiba Corp 半導体集積回路装置および記憶装置
JPH1153891A (ja) * 1997-08-05 1999-02-26 Oki Micro Design Miyazaki:Kk 半導体記憶装置
JPH1186552A (ja) * 1997-09-04 1999-03-30 Nec Corp 半導体記憶装置
KR19990054302A (ko) * 1997-12-26 1999-07-15 구본준 내부전압 발생장치
KR20000010133A (ko) * 1998-07-30 2000-02-15 윤종용 반도체 메모리 장치의 프로그램 전압 발생 회로

Also Published As

Publication number Publication date
KR20010064539A (ko) 2001-07-09

Similar Documents

Publication Publication Date Title
US5640123A (en) Substrate voltage control circuit for a flash memory
US8067931B2 (en) Fast voltage regulators for charge pumps
US8674749B2 (en) Fast start charge pump for voltage regulators
JP4738347B2 (ja) 半導体装置及び半導体装置の制御方法
JP3583703B2 (ja) 半導体装置
US7733162B2 (en) Plumping voltage generating circuit
US7082061B2 (en) Memory array with low power bit line precharge
KR20080045526A (ko) 클럭조절회로 및 이를 이용한 전압펌핑장치
US5677643A (en) Potential detecting circuit which suppresses the adverse effects and eliminates dependency of detected potential on power supply potential
US6160440A (en) Scaleable charge pump for use with a low voltage power supply
JPH07282590A (ja) 半導体記憶装置
US6002630A (en) On chip voltage generation for low power integrated circuits
JP2003524279A (ja) フラッシュメモリ読み出しモード用のワード線ドライバ
JP4359319B2 (ja) 電源回路
KR20040024450A (ko) 불휘발성 반도체 기억 장치
KR100338953B1 (ko) 고전압 발생 회로
JP4394835B2 (ja) 低パワー集積回路用高速オンチップ電圧発生器
JP3756067B2 (ja) 不揮発性半導体記憶装置
JP3836787B2 (ja) 半導体装置
JP4068194B2 (ja) Ｍｏｓトランジスタおよびｍｏｓトランジスタの電位制御方法
KR100825021B1 (ko) 내부전압 생성기
KR100554135B1 (ko) 워드라인 부트스트랩 회로
KR100390954B1 (ko) 코드 저장 메모리 셀 센싱 회로
WO1999027537A1 (en) On chip voltage generation for low power integrated circuits
KR102450890B1 (ko) 비휘발성 메모리 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee