KR100338089B1 - 플래시 메모리의 셀 복원 방법 - Google Patents

플래시 메모리의 셀 복원 방법 Download PDF

Info

Publication number
KR100338089B1
KR100338089B1 KR1019990062924A KR19990062924A KR100338089B1 KR 100338089 B1 KR100338089 B1 KR 100338089B1 KR 1019990062924 A KR1019990062924 A KR 1019990062924A KR 19990062924 A KR19990062924 A KR 19990062924A KR 100338089 B1 KR100338089 B1 KR 100338089B1
Authority
KR
South Korea
Prior art keywords
cell
ground potential
flash memory
drain
restoration
Prior art date
Application number
KR1019990062924A
Other languages
English (en)
Other versions
KR20010060527A (ko
Inventor
이주엽
안병진
박승희
김민규
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990062924A priority Critical patent/KR100338089B1/ko
Publication of KR20010060527A publication Critical patent/KR20010060527A/ko
Application granted granted Critical
Publication of KR100338089B1 publication Critical patent/KR100338089B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits

Landscapes

  • Read Only Memory (AREA)

Abstract

본 발명은 플래시 메모리의 셀 복원방법에 관한 것으로, 플래시 메모리 셀을 프로그램한 후 드레인과 소스를 플로팅 상태로 하고, 서브와 컨트롤 게이트에 각각 양과 음의 고전압을 인가하여 소거 동작을 실시하는 단계와, 상기 소거 동작을 실시한 후 컨트롤 게이트에 그라운드 전위를 인가하고, 서브에 그라운드 전위를 인가하며, 소스에 그라운드 전위를 인가하고, 드레인에 전원 전압을 인가하여 복원 동작을 실시하는 단계로 이루어져, 셀의 소거 기능을 수행할 때마다 자동적으로 복원이 수행되는 것과 마찬가지이므로 셀의 과소거를 방지할 수 있어 분포를 개선할 수 있으며, 셀의 소거시 자기 복원을 수행하기 때문에 별도의 복원확인 및 복원을 실시할 필요가 없어 검사시간 및 비용을 절감할 수 있으며, 소거 단위로 복원이 수행되므로 복원효율을 향상시킬 수 있다.

Description

플래시 메모리의 셀 복원방법{Method for cell recovering of flash memory}
본 발명에 따른 플래시 메모리의 셀 복원방법에 관한 것이며, 상세하게는 플로팅 게이트의 전하를 소거한 후 서브에 인가된 높은 전압의 방전 구성을 이용하여 원하는 셀을 복원할 수 있는 플래시 메모리의 셀 복원 방법에 관한 것이다.
현재의 스택 셀(stack cell)의 가장 큰 문제점중의 하나가 과다소거 (over erase)로 인한 셀의 분포이다. 플로팅 게이트에 축적된 전하들은 컨트롤 게이트와 서브에 가하여진 전압차이에 의하여 소거된다.
이때 각각의 단위셀의 특성에 따라 플로팅 게이트의 전하가 소거되는 정도의 차이가 나게 되고 이러한 셀의 소거특성은 도 1에 도시한 바와 같이 셀의 분포를 왜곡시키는 중요한 원인이 된다.
도 1에서 보여지는 바와 같이 일반적인 셀의 분포보다 소거 문턱전압(Vt)이 낮은 즉 과다소거된 셀들은 상대적으로 높은 오프전류(off current)를 지닌다.
이러한 셀들의 오프전류는 다른 셀의 데이터를 읽어들일 때 누설(leakage)로 존재하게 되어 리드센싱마진(read sensing margin)을 감소시키는 결과를 초래하게 된다.
또한 전술한 셀들이 다수 존재할 경우 다른 셀을 프로그램할 때 비트라인 (드레인접합)의 전위감소를 야기시키므로 프로그램 능률을 떨어뜨리게 되는 것이다. 따라서 이렇게 과소거된 셀들을 일정한 문턱전압(Vt)까지 끌어올리기 위하여 복구확인 및 복구가 수행되어야 한다. 이러한 복구확인 및 복구시간은 소거시간에 비하여 상대적으로 길기 때문에 소거시간이 2배 이상 증가되게 되는 문제점이 있었다.
상기 문제점을 해결하기 위하여 본 발명에 따른 플래시 메모리의 셀 복원방법은, 스택 게이트 플래시 이이피롬에서 플로팅 게이트의 전하를 소거할 때 컨트롤게이트와 서브에 인가되는 높은 전압을 방전시켜주는 방전조직에 적당한 시간 및 전압을 인가함으로써 복구를 자동적으로 실시할 수 있는 플래시 메모리의 셀 복원방법을 제공함을 목적으로 한다.
전술한 목적을 달성하기 위한 본 발명에 따른 플래시 메모리의 셀 복원 방법은, 플래시 메모리 셀을 프로그램한 후 드레인과 소스를 플로팅 상태로 하고, 서브와 컨트롤 게이트에 각각 양과 음의 고전압을 인가하여 소거 동작을 실시하는 단계와, 상기 소거 동작을 실시한 후 컨트롤 게이트에 그라운드 전위를 인가하고, 서브에 그라운드 전위를 인가하며, 소스에 그라운드 전위를 인가하고, 드레인에 전원 전압을 인가하여 복원 동작을 실시하는 단계로 이루어진 것을 특징으로 한다.
도 1은 종래의 셀 본포도.
도 2는 본 발명에 따른 플래시 메모리 셀의 설명도.
도 3은 본 발명의 개략적인 흐름도.
도 4는 본 발명에 따른 플래시 메모리 셀의 인가전압과 전하의 충방전을 도시한 타임차트.
* 도면의 주요부분에 대한 부호의 설명 *
10:플로팅게이트 G:콘트롤게이트
D:드레인 S:소오스
이하에서는 첨부한 도면을 참조하여 본 발명에 따른 플래시 메모리를 설명하겠다.
도 2를 참조하면, 플래시메모리 셀의 프로그램 동작에서는, 컨트롤 게이트(G)에 고전압을 인가한 후 드레인(drain, D)에 전원전압(Vcc), 소스(source, S)와 서브(sub, pwell)에 그라운드(GND)를 인가한다. 그러면 핫캐리어(hot carry)에 의해 프로그램이 되고 플로팅 게이트에 음전하(negative charge)가 축적된다.
반대로 소거 동작에서는, 컨트롤 게이트에 음의 고전압을 인가하고 서브에는 양의 고전압을 인가하며 소스와 드레인을 플로팅 상태로 유지하는데, 그에 따라서 플로팅 게이트 축적되어 있던 음전하(negative charge)가 F-N 터널링(tunneling)에 의해 서브쪽으로 이동하면서 소거가 일어난다. 이 경우 양단간에 걸리는 높은 전압과 소스와 드레인의 플로팅 상태로 인하여 전하들이 곳곳에 충전(charging)되어 있기 때문에 그 충전되어 있는 전하들은 방전(discharge)시켜 주어야 하는데, 이를 방전구성(discharge scheme)이라 한다.
도 3은 본 발명에 따른 플래쉬 메모리의 셀 복원 방법을 설명하기 위해 개략적으로 도시한 흐름도로서, 설명의 편의를 도모하기 위해 각 단자에 인가되는 전압을 단계별로 설명하였다.
플래쉬 메모리 셀에 프로그램 동작을 실시한 후(S10) 드레인 및 소스를 플로팅시키고(S20), 서브 및 컨트롤 게이트에 양과 음의 고전압을 인가하고(S30), 컨트롤 게이트에 그라운드 레벨을 인가한다(S40). 이에 의해 플래수 메모리 셀이 소거된다.
플래쉬 메모리 셀을 소거한 후 서브에 그라운드 레벨을 인가하고(S50), 소스에 그라운드 레벨을 인가한 후(S60) 드레인에 전원 전압을 인가한다(S70). 이에 의해 플래쉬 메모리 셀의 복원 동작이 실시된다.
이하에서는 도 4에 도시한 타임차트를 참조하여 전술한 본 발명을 상세하게 설명하겠다.
프로그램 후에는 드레인에 그라운드 전위(GND, 0볼트)가 인가되고, 소거구간에서는 드레인은 플로팅(floating) 되며, 소거구간 후에는 소정시간 지연된 후 전원전압(Vcc) 레벨이 방전(discharge)구간 동안 드레인에 인가된다. 또한 방전구간 후에는 그라운드 전위가 드레인에 인가된다.
그리고, 프로그램 후 소스에는 그라운드 전위(GND, 0볼트)가 인가되고, 소거구간에서는 소스는 플로팅(floating) 되며, 소거구간 후에는 드레인의 경우에 지연되는 시간보다는 짧은 시간동안 지연된 후 소스에는 그라운드 전위가 인가되는데, 방전구간 이후에도 그라운드 전위는 유지된다.
그런데 프로그램 후 소거구간이 시작되기 전까지 서브(Sub,Pwell)에 인가되는 전위는 그라운드 전위에서부터 양(positive)의 고전압으로 상승하게되며, 상승된 전위는 소거구간동안 유지를 하게 된다. 또한 소거구간이 지나면 양의 고전압은 그라운드 전위로 낮아진다.
반면 컨트롤 게이트에 인가되는 전위는 그라운드 전위를 기준으로 반대의 전위를 가지게 된다. 즉, 서브에 양의 고전압이 인가되면 컨트롤 게이트에는 음의 고전압이 인가되는 것이다.
한편 플로팅 게이트에 축적되는 전하의 양은 각 구간별로 다르게 나타나는데, 다음과 같다. 플로팅 게이트에 축적되는 전하의 양은 프로그램 후에 가장 많으며, 소거구간이 시작되면 그 축적된 전하의 양은 급격하게 감소하게 된다.
그리고 소거구간 후, 방전구간에서는 서서히 증가하다가 방전구간이 지나면 적은량으로 일정하게 유지된다.
다시 설명하면 다음과 같다.
플로팅 게이트의 전하를 소거할 경우에는, 드레인과 소스를 플로팅 상태로하고, 서브와 컨트롤게이트에는 각각 양과 음의 고전압을 인가한다. 그러면 플로팅 게이트에 축적되어 있는 전하는 도시한 바와 같이 급격하게 감소하게 된다.
소거후에는 방전구간을 복원을 시키는데, 도시한 바와 같이 먼저 컨트롤 게이트에 인가되어 있는 음의 고전압은 그라운드로 전위로 된 후, 서브에 인가되어 있는 양의 고전압이 그라운드 전위가 되면, 그 후 플로팅 되어 있던 소스에 그라운드 전위를 인가한다. 그리고 나서 최종적으로 드레인에 전원전압(Vcc)을 인가하면 셀의 복원구성의 조건이 만족되어 셀을 복원 할 수 있다.
즉, 현재 사용하고 있는 복원구성인 드레인 = Vcc, 소스 = 서브 = 컨트롤게이트 = GND 조건을 만들어 줄 수 있다. 또한 기존의 복원은 비트 라인별로 수행되지만, 전술한 본 발명에서는 소거가 실행된 섹터에서 바로 드레인 전압을 인가하는 것만으로 복원이 가능하며, 섹터별로 복원을 수행할 수 있다.
한편, 복원효율을 높이기 위하여 복원시 컨트롤 게이트에 그라운드 전위를 인가하는 것이 아니라 일정한 양의 전위를 갖는 전압을 컨트롤 게이트에 인가한다. 또한, 드레인에 전원 전압을 인가하는 대신에 소스에 전원 전압을 인가하여 복원 동작을 수행할 수도 있다.
본 발명에 따른 플래시 메모리의 셀 복원방법에 의하면, 소거 후 방전구성을 이용하여 스택 게이트의 복원을 행함으로써, 셀의 소거 기능을 수행할 때마다 자동적으로 복원이 수행되는 것과 마찬가지이므로 셀의 과소거를 방지할 수 있어 분포를 개선할 수 있으며, 셀의 소거시 자기 복원을 수행하기 때문에 별도의 복원확인 및 복원을 실시할 필요가 없어 검사시간 및 비용을 절감할 수 있으며, 소거 단위로복원이 수행되므로 복원효율을 향상시킬 수 있다.

Claims (4)

  1. 플래시 메모리의 셀 복원방법에 있어서,
    플래시 메모리 셀을 프로그램한 후 드레인과 소스를 플로팅 상태로 하고, 서브와 컨트롤 게이트에 각각 양과 음의 고전압을 인가하여 소거 동작을 실시하는 단계와,
    상기 소거 동작을 실시한 후 컨트롤 게이트에 그라운드 전위를 인가하고, 서브에 그라운드 전위를 인가하며, 소스에 그라운드 전위를 인가하고, 드레인에 전원 전압을 인가하여 복원 동작을 실시하는 단계로 이루어진 것을 특징으로 하는 플래시 메모리의 셀 복원방법.
  2. 삭제
  3. 제 1 항에 있어서, 상기 복원 동작은 컨트롤 게이트에 양의 전압을 인가하고, 서브에 그라운드 전위를 인가하며, 소스에 그라운드 전위를 인가하고, 드레인에 전원 전압을 인가하여 실시하는 것을 특징으로 하는 플래시 메모리의 셀 복원 방법.
  4. 제 1 항에 있어서, 상기 복원 동작은 컨트롤 게이트에 그라운드 전위를 인가하고, 서브에 그라운드 전위를 인가하며, 소스에 전원 전압을 인가하고, 드레인에 그라운드 전위를 인가하여 실시하는 것을 특징으로 하는 플래시 메모리의 셀 복원 방법.
KR1019990062924A 1999-12-27 1999-12-27 플래시 메모리의 셀 복원 방법 KR100338089B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990062924A KR100338089B1 (ko) 1999-12-27 1999-12-27 플래시 메모리의 셀 복원 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990062924A KR100338089B1 (ko) 1999-12-27 1999-12-27 플래시 메모리의 셀 복원 방법

Publications (2)

Publication Number Publication Date
KR20010060527A KR20010060527A (ko) 2001-07-07
KR100338089B1 true KR100338089B1 (ko) 2002-05-24

Family

ID=19630310

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990062924A KR100338089B1 (ko) 1999-12-27 1999-12-27 플래시 메모리의 셀 복원 방법

Country Status (1)

Country Link
KR (1) KR100338089B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040008526A (ko) * 2002-07-18 2004-01-31 주식회사 하이닉스반도체 플래시 메모리 셀의 소거 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5400286A (en) * 1993-08-17 1995-03-21 Catalyst Semiconductor Corp. Self-recovering erase scheme to enhance flash memory endurance
US5406521A (en) * 1992-10-30 1995-04-11 Nec Corporation Semiconductor memory device and data erase method for it
JPH07192480A (ja) * 1993-12-27 1995-07-28 Fujitsu Ltd フラッシュ・メモリ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5406521A (en) * 1992-10-30 1995-04-11 Nec Corporation Semiconductor memory device and data erase method for it
US5400286A (en) * 1993-08-17 1995-03-21 Catalyst Semiconductor Corp. Self-recovering erase scheme to enhance flash memory endurance
JPH07192480A (ja) * 1993-12-27 1995-07-28 Fujitsu Ltd フラッシュ・メモリ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040008526A (ko) * 2002-07-18 2004-01-31 주식회사 하이닉스반도체 플래시 메모리 셀의 소거 방법

Also Published As

Publication number Publication date
KR20010060527A (ko) 2001-07-07

Similar Documents

Publication Publication Date Title
US5696717A (en) Nonvolatile integrated circuit memory devices having adjustable erase/program threshold voltage verification capability
US7313029B2 (en) Method for erasing flash memories and related system thereof
KR20080046482A (ko) 플래시 메모리 장치 및 그것의 프로그램 및 프로그램 검증방법
US20080291723A1 (en) Source biasing of nor-type flash array with dynamically variable source resistance
KR100487031B1 (ko) 누설 셀의 검출 및 복구를 외부에서 트리거하는 플래시메모리
EP1527458A1 (en) A system and method for erase voltage control during multiple sector erase of a flash memory device
US20080043516A1 (en) Non-volatile, static random access memory with regulated erase saturation and program window
US7342833B2 (en) Nonvolatile memory cell programming
US6301177B1 (en) Internal power supply voltage generating circuit and the method for controlling thereof
US5912844A (en) Method for flash EEPROM data writing
JP4049641B2 (ja) 不揮発性半導体記憶装置
WO1996019810A1 (en) Method for tightening vt distribution of 5 volt-only flash eeproms
JP2638654B2 (ja) 半導体不揮発性記憶装置
US5488586A (en) Method and apparatus for erasing an array of electrically erasable programmable read only memory cells
US6954379B2 (en) Power-on reset circuit for erasing of split gate flash memory reference cells
KR100338089B1 (ko) 플래시 메모리의 셀 복원 방법
KR100459628B1 (ko) 불휘발성반도체메모리장치
US6233178B1 (en) Method and apparatus for pre-conditioning flash memory devices
EP1011105B1 (en) One-chip microcomputer
US6266280B1 (en) Method of programming nonvolatile semiconductor device at low power
US20020126534A1 (en) Circuit and associated method for the erasure or programming of a memory cell
JP3138557B2 (ja) 不揮発性記憶回路の初期書込み方法
KR100465066B1 (ko) 플래시 메모리의 누설 전류 감소 장치
KR100739266B1 (ko) 난드형 플래시 메모리 소자의 소거 방법
KR100390960B1 (ko) 플래쉬 메모리 셀의 프로그램 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100423

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee