KR100333387B1 - 출력 버퍼 - Google Patents
출력 버퍼 Download PDFInfo
- Publication number
- KR100333387B1 KR100333387B1 KR1019990025249A KR19990025249A KR100333387B1 KR 100333387 B1 KR100333387 B1 KR 100333387B1 KR 1019990025249 A KR1019990025249 A KR 1019990025249A KR 19990025249 A KR19990025249 A KR 19990025249A KR 100333387 B1 KR100333387 B1 KR 100333387B1
- Authority
- KR
- South Korea
- Prior art keywords
- output
- signal
- pull
- output buffer
- power supply
- Prior art date
Links
- 239000000872 buffer Substances 0.000 title claims abstract description 49
- 239000004065 semiconductor Substances 0.000 claims abstract 2
- 238000013016 damping Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000007704 transition Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 101150110971 CIN7 gene Proteins 0.000 description 1
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 1
- 101100508840 Daucus carota INV3 gene Proteins 0.000 description 1
- 101150110298 INV1 gene Proteins 0.000 description 1
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 1
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
Landscapes
- Logic Circuits (AREA)
Abstract
본 발명은 반도체 메모리 장치의 출력 버퍼에 관한 것으로, 출력 데이타가 폴링할 때 출력 데이타의 상태를 감지하여 출력단에서 발생하는 그라운드 바운싱 현상을 억제시킨 출력 버퍼에 관한 것이다. 이를 위한 본 발명의 출력 버퍼는 수신된 데이타 신호가 제 1 전압레벨을 가질 때 출력버퍼인에이블신호에 의해 출력단자로 제 1 전원전압원을 전송하는 풀업 드라이버부와, 상기 데이타 신호가 제 2 전압레벨을 가질 때 출력버퍼인에이블신호에 의해 상기 출력 단자로 제 2 전원전압원을 전송하는 풀다운 드라이버부와, 상기 출력단자로 출력되는 신호를 검출하여 출력 신호가 폴링되는 초기동작때 상기 출력 신호가 일정레벨로 떨어질 때까지 상기 풀다운 드라이버부의 동작을 제어하기 위하여, 상기 출력 단자와 제 1 노드 사이에 직렬로 연결된 다이오드 구조의 제 1 및 제 2 NMOS 트랜지스터와, 상기 제 1 노드와 접지 전압 사이에 연결되며 게이트에 전원 전압이 인가되는 제 3 NMOS 트랜지스터와, 상기 풀다운 드라이버부의 게이트와 접지전압 사이에 연결되며 상기 제 1 노드에 게이트가 연결된 제 4 NMOS 트랜지스터로 구성된 바운싱 감쇄부를 구비한 것을 특징으로 한다.
Description
본 발명은 출력 버퍼(output buffer)에 관한 것으로, 보다 상세하게는 출력 데이타가 폴링(falling)할 때 출력 데이타의 상태를 감지하여 출력단에서 발생하는 그라운드(ground) 바운싱(bouncing) 현상을 억제시킨 출력 버퍼에 관한 것이다.
도 1은 종래의 SRAM에서 사용되고 있는 출력 버퍼(10) 및 입력 버퍼(20)의 회로도로서, 8개가 동시에 움직이는 출력 버퍼(10)와 하나의 입력 버퍼(20)로 구성된다.
상기 입력 버퍼(20)는 초기상태에서 패드 신호(pad)는 '하이'이고, 라이트 인에이블 신호(web)는 '로우' 상태이다. 그 후, 데이타 입력 인에이블 신호인 'Web' 신호가 '로우'로 인에이블되면 PMOS 트랜지스터(P1)가 턴온된다. 이 상태에서 패드(PAD)를 통해 데이타가 입력되면 이 데이타 신호(pad)에 따라 PMOS 트랜지스터(P2)와 NMOS 트랜지스터(N1) 중 어느 하나가 동작하게 된다. 만약, 데이타 신호(pad)가 '로우'이면 상기 PMOS 트랜지스터(P2)가 턴온되어 전원전압(Vdd)을 노드(Nd3)로 전달한다. 이때, NMOS 트랜지스터(N1,N2)는 턴오프된 상태이기 때문에 접지전압(Vss)으로의 전류 경로는 없다. 따라서, 상기 노드(Nd3)는 '하이' 전위 상태를 유지하게 되고, 다음단에 접속된 인버터(P3,N3)의 NMOS 트랜지스터(N3)를 턴온시키게 된다. 따라서, 노드(Nd4)의 전위는 상기 NMOS 트랜지스터(N3)를 통해 접지전압(Vss)으로 빠져나가게 되어 '로우'를 갖게 된다. 따라서, 인버터(INV1,INV2)를 통해 '로우' 전위가 출력되고, 인버터(INV3)를 통해 '하이' 전위가 출력된다.
상기 데이타 출력 버퍼(10)는 도 2에 도시한 바와 같이, 출력버퍼 인에이블 신호(poe)가 '로우'일때 입력된 메모리 셀의 데이타에 의해 풀업 트랜지스터(P4) 또는 풀다운 트랜지스터(N4)가 동작하여 출력 단자(dataout)로 '하이' 또는 '로우'의 완충된 데이타를 출력하게 된다.
먼저, 출력 버퍼의 풀업 및 풀다운 트랜지스터의 동작을 제어하는 제어 회로는, 출력버퍼 인에이블 신호(poe)와 데이타바 신호(/DATA)를 입력하는 NOR게이트(NR1)와, 상기 출력버퍼 인에이블 신호(poe)와 데이타 신호(DATA)를 입력하는 NAND 게이트(NA1)와, 상기 NOR 게이트(NR1)의 출력단과 노드(Nd5) 사이에 접속된 인버터(INV5)와, 상기 노드(Nd5)와 PMOS로 구성된 풀업 트랜지스터(P4)의 게이트에 접속된 저항(R4)과, 상기 NAND 게이트(NA1)의 출력단과 노드(Nd6) 사이에 접속된 인버터(INV6)와, 상기 노드(Nd6)와 NMOS로 구성된 풀다운 트랜지스터(N4)의 게이트에 접속된 저항(R5)으로 구성된다.
상기 출력 버퍼 인에이블 신호(poe)가 '로우'일 때 데이타(DATA) 신호가 '하이'이면 상기 노드(Nd5) 및 노드(Nd6)의 전위가 모두 '로우'가 되어 풀업 트랜지스터(P4)가 턴온되어 출력 단자(Nd7)로 전원전압(Vdd)을 공급함으로써 '하이' 데이타(dataout)가 출력된다. 이때, 풀다운 트랜지스터(N4)는 턴오프된 상태이기 때문에 상기 출력 단자(Nd7)의 전위는 변화가 없다.
그런데, 이와 같이 구성된 종래의 출력 버퍼에 있어서는, 출력 데이타의 빠른 전환을 위해 최종단에 있는 드라이버의 사이즈(size)를 크게 하였다. 이 결과, 데이타의 '하이'에서 '로우'로 스윙(swing)할 경우 매우 큰 전위에서 그라운드(ground) 전위(Vss)로 스윙하면서 그라운드가 바운싱(bouncing)을 일으키게 된다. 도 3의 그래프에서도 볼 수 있듯이, 데이타(DATA)가 '하이'이고 출력버퍼 인에이블 신호(poe)(a)가 작동하면 그라운드 전위(b)에서 바운싱이 발생한다.
또한, 출력 버퍼가 동시에 8개가 스윙할 경우 그라운드 바운싱은 더욱 크게 나타난다. 이러한 그라운드 바운싱은 곧바로 같은 그라운드로 묶여있는 어드레스버퍼에 영향을 주어서 실제 토글(toggle)되지 않은 어드레스 버퍼가 토글된 것처럼 동작되어 디바이스가 오동작을 하는 문제점이 있었다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 출력 데이타가 폴링할 때 출력 데이타의 상태를 감지하여 출력단에서 발생하는 그라운드 바운싱 현상을 억제시킨 출력 버퍼를 제공하는데 있다.
도 1은 일반적인 데이타 출력 버퍼 및 입력 버퍼의 회로도
도 2는 종래 기술에 따른 출력 버퍼의 회로도
도 3은 종래의 출력 버퍼에 의한 그라운드 바운싱 결과 그래프도
도 4는 본 발명에 의한 출력 버퍼의 회로도
도 5는 본 발명의 출력 버퍼에 의한 그라운드 바운싱 결과 그래프도
* 도면의 주요부분에 대한 부호의 설명 *
10 : 출력 버퍼부 20 : 입력 버퍼부
30 : 감지부
상기 목적을 달성하기 위하여, 본 발명에 의한 출력 버퍼는 수신된 데이타 신호가 제 1 전압레벨을 가질 때 출력버퍼인에이블신호에 의해 출력단자로 제 1 전원전압원을 전송하는 풀업 드라이버부와, 상기 데이타 신호가 제 2 전압레벨을 가질 때 출력버퍼인에이블신호에 의해 상기 출력 단자로 제 2 전원전압원을 전송하는 풀다운 드라이버부와, 상기 출력단자로 출력되는 신호를 검출하여 출력 신호가 폴링되는 초기동작때 상기 출력 신호가 일정레벨로 떨어질 때까지 상기 풀다운 드라이버부의 동작을 제어하기 위하여, 상기 출력 단자와 제 1 노드 사이에 직렬로 연결된 다이오드 구조의 제 1 및 제 2 NMOS 트랜지스터와, 상기 제 1 노드와 접지 전압 사이에 연결되며 게이트에 전원 전압이 인가되는 제 3 NMOS 트랜지스터와, 상기 풀다운 드라이버부의 게이트와 접지전압 사이에 연결되며 상기 제 1 노드에 게이트가 연결된 제 4 NMOS 트랜지스터로 구성된 바운싱 감쇄부를 구비한 것을 특징으로 한다.
상기 제 1 논리 신호는 '하이' 레벨 신호이고 상기 제 2 논리 신호는 '로우' 레벨 신호이거나, 또는 상기 제 1 논리 신호는 '로우' 레벨 신호이고 상기 제 2 논리 신호는 '하이' 레벨 신호인 것이 바람직하다.
그리고, 상기 제 1 전원전압원은 전원전압이고, 상기 제 2 전원전압원은 접지전압인 것이 바람직하다.
또한, 상기 풀업 드라이버 수단은 PMOS 트랜지스터이고, 상기 풀다운 드라이버 수단은 NMOS 트랜지스터인 것이 바람직하다.
이하, 본 발명의 실시예에 관하여 첨부도면을 참조하면서 상세히 설명한다.
또, 실시예를 설명하기 위한 모든 도면에서 동일한 기능을 갖는 것은 동일한 부호를 사용하고 그 반복적인 설명은 생략한다.
도 4는 본 발명에 의한 출력 버퍼를 도시한 회로도로서, 도 2에 도시한 출력 버퍼의 출력 단자(dataout)와 노드(Nd8) 사이에 접속되며 게이트가 상기 출력 단자(dataout)에 연결된 NMOS 트랜지스터(N5)와, 상기 노드(Nd8)와 노드(Nd9) 사이에 접속되며 게이트가 상기 노드(Nd8)에 연결된 NMOS 트랜지스터(N6)와, 상기 노드(Nd9)와 접지전압(Vss) 사이에 접속되며 게이트에 전원전압(Vdd)이 바이어스된 NMOS 트랜지스터(N7)와, 상기 노드(Nd9)가 '하이'일때 상기 노드(Nd6)로 접지전압(Vss)을 공급하는 NMOS 트랜지스터(N8)로 구성된 감지부(30)를 구비하였다.
상기 감지부(30)는 데이타 출력 신호(dataout)가 '하이'에서 '로우'로 폴링할 때, 이 출력 신호(dataout)를 NMOS 트랜지스터(N5,N6)의 문턱전압(Vt)만큼 전압을 낮추어서 NMOS 트랜지스터(N8)를 턴온시키게 된다. 그리고, 상기 출력 신호(dataout)가 어느 일정한 전압으로 떨어지면 NMOS 트랜지스터(N8)는 턴오프된다. 이때, 상기 노드(Nd6)의 전위는 출력 신호(dataout)가 '하이'에서 '로우'로 폴링될 때 '로우'에서 '하이'로 천이하게 되는데, 노드(Nd6)의 전위가 천이 되는 초반에 상기 NMOS 트랜지스터(N8)를 통해 상기 노드(Nd6)의 전위를 접지전압(Vss)으로 방출함으로써 NMOS 트랜지스터(N8)를 천천히 턴온시키게 된다. 따라서, 출력 신호(dataout)는 '하이'에서 '로우'로 천이하는 초반에 신호를 약간 눕히게 되어 급속한 변화에 의한 그라운드 바운싱을 억제시킬 수 있다.
도 5는 본 발명의 출력 버퍼에 의한 그라운드 바운싱 결과를 그래프로 나타낸 것이다.
출력 버퍼 인에이블 신호(poe)(a)가 인가된 상태에서 출력 데이타 신호(dataout)가 '하이'에서 '로우'로 천이될 때, 그라운드 전위(b)는 종래의 경우에 비하여 그래프의 기울기가 훨씬 완만하게 되어 바운싱이 줄어들었음을 알 수 있다.
이상에서 설명한 바와 같이, 본 발명에 의한 출력 버퍼에 의하면, 적어도, 바이어스된 데이타 신호가 제 1 논리 신호를 가질때 출력 버퍼 인에이블 신호에 의해 출력 단자로 제 1 전원전압원을 공급하는 풀업 드라이버 수단과, 상기 바이어스된 데이타 신호가 제 2 논리 신호를 가질때 출력 버퍼 인에이블 신호에 의해 출력 단자로 제 2 전원전압원을 공급하는 풀다운 드라이버 수단과, 상기 출력 단자로 출력되는 신호를 검출하여 출력 신호가 폴링되는 초기동작때 상기 출력 신호가 일정레벨로 떨어질 때까지 상기 풀다운 드라이버 수단의 게이트의 전위를 접지전위로 방출하는 바운싱 감쇄 수단으로 구성함으로써, 출력 데이타가 폴링할 때 출력 데이타의 상태를 감지하여 출력단에서 발생하는 그라운드 바운싱 현상을 억제시킬 수 있는 효과가 있다.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
Claims (6)
- 반도체 메모리 장치의 출력 버퍼에 있어서,수신된 데이타 신호가 제 1 전압레벨을 가질 때 출력버퍼인에이블신호에 의해 출력단자로 제 1 전원전압원을 전송하는 풀업 드라이버부와,상기 데이타 신호가 제 2 전압레벨을 가질 때 출력버퍼인에이블신호에 의해 상기 출력 단자로 제 2 전원전압원을 전송하는 풀다운 드라이버부와,상기 출력단자로 출력되는 신호를 검출하여 출력 신호가 폴링되는 초기동작때 상기 출력 신호가 일정레벨로 떨어질 때까지 상기 풀다운 드라이버부의 동작을 제어하기 위하여, 상기 출력 단자와 제 1 노드 사이에 직렬로 연결된 다이오드 구조의 제 1 및 제 2 NMOS 트랜지스터와, 상기 제 1 노드와 접지 전압 사이에 연결되며 게이트에 전원 전압이 인가되는 제 3 NMOS 트랜지스터와, 상기 풀다운 드라이버부의 게이트와 접지전압 사이에 연결되며 상기 제 1 노드에 게이트가 연결된 제 4 NMOS 트랜지스터로 구성된 바운싱 감쇄부를 구비한 것을 특징으로 하는 출력 버퍼.
- 제 1항에 있어서,상기 제 1 논리 신호는 '하이' 레벨 신호이고, 상기 제 2 논리 신호는 '로우' 레벨 신호인 것을 특징으로 하는 출력 버퍼.
- 제 1항에 있어서,상기 제 1 논리 신호는 '로우' 레벨 신호이고, 상기 제 2 논리 신호는 '하이' 레벨 신호인 것을 특징으로 하는 출력 버퍼.
- 제 1항에 있어서,상기 제 1 전원전압원은 전원전압이고, 상기 제 2 전원전압원은 접지전압인 것을 특징으로 하는 출력 버퍼.
- 제 1항에 있어서,상기 풀업 드라이버 수단은 PMOS 트랜지스터이고, 상기 풀다운 드라이버 수단은 NMOS 트랜지스터인 것을 특징으로 하는 출력 버퍼.
- 청구항6는 삭제 되었습니다.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990025249A KR100333387B1 (ko) | 1999-06-29 | 1999-06-29 | 출력 버퍼 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990025249A KR100333387B1 (ko) | 1999-06-29 | 1999-06-29 | 출력 버퍼 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010004559A KR20010004559A (ko) | 2001-01-15 |
| KR100333387B1 true KR100333387B1 (ko) | 2002-04-18 |
Family
ID=19596857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990025249A KR100333387B1 (ko) | 1999-06-29 | 1999-06-29 | 출력 버퍼 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100333387B1 (ko) |
-
1999
- 1999-06-29 KR KR1019990025249A patent/KR100333387B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010004559A (ko) | 2001-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6104221A (en) | Power-up detection circuit of a semiconductor device | |
| US5844845A (en) | Data read circuit for use in semiconductor storage apparatus of CMOS memory | |
| EP0639000B1 (en) | Flip-flop type amplifier circuit | |
| US6445226B2 (en) | Output circuit converting an internal power supply potential into an external supply potential in a semiconductor apparatus | |
| JP3953691B2 (ja) | 集積回路及び同期型半導体メモリ装置 | |
| KR0147712B1 (ko) | 에스램의 저전압 동작용 비트 라인 회로 | |
| KR100333387B1 (ko) | 출력 버퍼 | |
| KR20030001964A (ko) | 데이타 출력 버퍼 | |
| KR100695001B1 (ko) | 입력버퍼 | |
| KR100209747B1 (ko) | 출력버퍼회로 | |
| KR100333696B1 (ko) | 스탠바이전류감소를위한입력버퍼 | |
| KR100205094B1 (ko) | 반도체 소자의 출력버퍼 회로 | |
| KR100529397B1 (ko) | 반도체 장치의 출력 버퍼 | |
| KR100439104B1 (ko) | 안티퓨즈 제어 회로 | |
| KR0139859B1 (ko) | 반도체 소자의 출력버퍼 회로 | |
| KR100646968B1 (ko) | 반도체 소자용 입력 버퍼 | |
| KR100313519B1 (ko) | 출력 버퍼 제어 회로 | |
| KR0186104B1 (ko) | 반도체 메모리소자의 그라운드 바운스 방지회로 | |
| KR0179810B1 (ko) | 메모리의 출력버퍼회로 | |
| KR20010004550A (ko) | 데이타 출력 버퍼 | |
| KR100519537B1 (ko) | 기준 전압 발생 회로 | |
| KR0120586B1 (ko) | 데이타 출력버퍼 | |
| CN118072789A (zh) | 灵敏放大器电路以及阻变存储器装置 | |
| US6111811A (en) | High-speed synchronous output driver | |
| KR20230114092A (ko) | 출력 신호의 스윙폭 조절이 용이한 출력 버퍼 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110325 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |