KR100331267B1 - Method for forming a analog capacitor in a semiconductor device - Google Patents
Method for forming a analog capacitor in a semiconductor device Download PDFInfo
- Publication number
- KR100331267B1 KR100331267B1 KR1019990023837A KR19990023837A KR100331267B1 KR 100331267 B1 KR100331267 B1 KR 100331267B1 KR 1019990023837 A KR1019990023837 A KR 1019990023837A KR 19990023837 A KR19990023837 A KR 19990023837A KR 100331267 B1 KR100331267 B1 KR 100331267B1
- Authority
- KR
- South Korea
- Prior art keywords
- capacitor
- forming
- film
- polysilicon film
- analog
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 51
- 238000000034 method Methods 0.000 title claims abstract description 20
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 37
- 229920005591 polysilicon Polymers 0.000 claims abstract description 36
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims abstract description 16
- 229910021342 tungsten silicide Inorganic materials 0.000 claims abstract description 16
- 238000001312 dry etching Methods 0.000 claims abstract description 9
- 238000000206 photolithography Methods 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000011065 in-situ storage Methods 0.000 claims description 5
- 230000001419 dependent effect Effects 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 17
- 238000000151 deposition Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 230000006378 damage Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
Abstract
본 발명은 반도체소자의 아날로그 캐패시터 형성방법에 관한 것으로서, 특히 반도체기판(100) 위에 게이트산화막(110)과 도우핑된 제1폴리실리콘막(120)과 텅스텐실리사이드막(130)을 순차적으로 형성하는 단계; 상기 텅스텐실리사이드막(130) 위에 캐핑폴리실리콘막(140)을 형성하는 단계; 상기 캐핑폴리실리콘막(140) 위에 캐패시터산화막(150) 및 도우핑된 제2폴리실리콘막(160)을 연속으로 형성하는 단계; 사진식각 및 건식식각을 실행하여 아날로그 캐패시터의 상부전극을 형성하는 단계; 및 사진식각을 실시하여 아날로그 캐패시터의 하부전극과 다른 소자의 워드라인을 동시에 패트닝하고 건식식각을 실시하는 단계;를 포함하여 구성된다. 본 발명은 고농도로 도우핑된 캐핑폴리실리콘막을 사용하여 캐패시터의 하부전극을 형성함으로써 텅스텐실리사이드막으로 인한 누설전류의 증가를 억제하고, 상/하부 전극간의 도우핑 레벨을 개선하여 캐패시터의 전압종속 특성을 향상시킬 수 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming an analog capacitor of a semiconductor device. In particular, the gate oxide film 110 and the doped first polysilicon film 120 and the tungsten silicide film 130 are sequentially formed on the semiconductor substrate 100. step; Forming a capping polysilicon layer 140 on the tungsten silicide layer 130; Continuously forming a capacitor oxide film 150 and a doped second polysilicon film 160 on the capping polysilicon film 140; Performing photolithography and dry etching to form an upper electrode of the analog capacitor; And performing photolithography to simultaneously pattern the lower electrode of the analog capacitor and the word line of another device and perform dry etching. The present invention forms a lower electrode of a capacitor using a heavily doped capping polysilicon film, thereby suppressing an increase in leakage current due to a tungsten silicide film, and improving the doping level between upper and lower electrodes, thereby improving voltage dependent characteristics of the capacitor. Can improve.
Description
본 발명은 반도체소자의 아날로그 캐패시터 형성방법에 관한 것으로서, 특히, 고농도로 도우핑된 캐핑폴리실리콘막을 사용하여 캐패시터의 하부전극을 형성함으로써 텅스텐실리사이드막으로 인한 누설전류의 증가를 억제하고, 상/하부 전극간의 도우핑 레벨을 개선하여 캐패시터의 전압종속 특성을 향상시킨 반도체소자의 아날로그 캐패시터 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming an analog capacitor of a semiconductor device. In particular, by forming a lower electrode of a capacitor using a highly doped capping polysilicon film, an increase in leakage current caused by a tungsten silicide film is suppressed, and an upper / lower part is formed. The present invention relates to a method of forming an analog capacitor of a semiconductor device in which the doping level between electrodes is improved to improve the voltage dependent characteristics of the capacitor.
일반적으로, 아날로그 캐패시터는 D/A 컨버터(Digital Aanalog convertor), A/D 컨버터(Analog Digital convertor) 회로를 설계할 경우 사용된다. 따라서 DRAM과 로직(logic)을 하나의 칩으로 형성하는 복합반도체인 MML(Merged Memory Logic) 소자에서도 사용된다. 그리고, 메모리와 논리소자를 복합하는 MML공정에서는 아날로그 캐패시터의 하단전극으로 워드라인층이 주로 사용된다.In general, analog capacitors are used when designing a digital analog converter (D / A converter) or analog digital converter (A / D converter) circuit. Therefore, it is also used in MML (Merged Memory Logic) devices, which are complex semiconductors that form DRAMs and logic into one chip. In the MML process in which a memory and a logic device are combined, a word line layer is mainly used as a lower electrode of an analog capacitor.
이러한 아날로그 캐패시터는 일반적으로 제1다결정실리콘 위에 유전체를 증착하고, 그 다음 또다른 다결정실리콘층을 증착한 후, 마스크를 이용하여 패터닝을 함으로써 형성된다.Such analog capacitors are generally formed by depositing a dielectric over the first polycrystalline silicon, then depositing another polysilicon layer, and then patterning using a mask.
도 1a 내지 도 1d는 종래의 반도체소자의 아날로그 캐패시터 형성방법에 관한 일실시예를 보인 것이다.1A to 1D illustrate an embodiment of a method of forming an analog capacitor of a conventional semiconductor device.
즉, 도 1a를 참조하면, 메모리 소자에서 저 저항의 워드라인을 형성하기 위하여 텅스텐실리사이드막(13)을 사용하는 경우, 반도체기판(10)에 형성된 게이트산화막(11) 상부에 불순물이 주입된 제1폴리실리콘막(12)을 증착함으로써, 텅스텐성분에 의하여 게이트산화막(11)의 특성이 저하되는 것을 방지하게 된다.That is, referring to FIG. 1A, when a tungsten silicide film 13 is used to form a low resistance word line in a memory device, impurities are implanted into an upper portion of the gate oxide film 11 formed on the semiconductor substrate 10. By depositing the single polysilicon film 12, the characteristic of the gate oxide film 11 is prevented from being deteriorated by the tungsten component.
그 다음, 상기 제1폴리실리콘막(12) 위에 저 저항의 특성을 갖는 텅스텐실리사이드막(13)을 증착한다.Next, a tungsten silicide film 13 having low resistance is deposited on the first polysilicon film 12.
그리고, 도 1b에 도시된 바와 같이, 사진공정과 건식식각을 실시하여 워드라인 및 아날로그 캐패시터의 하부전극을 형성한다. 이와 같이 텅스텐실리사이드막(13)이 아날로그 캐패시터의 하부전극으로 사용되기 때문에 누설전류 특성이 나빠지고 전극간의 도우핑(doping) 특성 차이로 인하여 캐패시턴스의 전압종속 특성저하가 발생한다.As shown in FIG. 1B, a photo process and dry etching are performed to form lower electrodes of the word line and the analog capacitor. As such, since the tungsten silicide layer 13 is used as the lower electrode of the analog capacitor, the leakage current characteristics deteriorate and the voltage dependent characteristics of the capacitance decrease due to the difference in the doping characteristics between the electrodes.
그 다음, 도 1c에 도시된 바와 같이, 캐패시터산화막(14)을 증착하고, 이어서 제2폴리실리콘막(15)을 증착하되, 인시튜(Insitu)로 고농도의 불순물을 주입하여 증착한다. 이어서 사진공정을 실시하여 상기 캐패시터산화막(14) 및 상기 제2폴리실리콘막(15)의 원하는 부분을 식각함으로써 아날로그 캐패시터의 하부전극의 상부전극을 형성한다.Subsequently, as shown in FIG. 1C, the capacitor oxide film 14 is deposited, and then the second polysilicon film 15 is deposited, and a high concentration of impurities are injected and deposited in situ. Subsequently, a photolithography process is performed to etch desired portions of the capacitor oxide film 14 and the second polysilicon film 15 to form an upper electrode of the lower electrode of the analog capacitor.
이와 같이 캐패시터의 하부전극형성을 위한 식각시에 그 하부전극의 손상을 막기위해 식각량을 정확히 맞출 경우, 도 1d에 도시된 바와 같이 하부전극 주위에 상부전극의 잔여물인 제2폴리실리콘 잔여물(16)이 남는 문제가 발생하였다.As such, when the etching amount is correctly matched to prevent damage of the lower electrode during etching for forming the lower electrode of the capacitor, as shown in FIG. 1D, the second polysilicon residue, which is the residue of the upper electrode, is formed around the lower electrode. 16) left a problem.
한편, 이러한 종래의 문제점을 개선하기 위하여 종래의 타실시예에 의하면, 도 1e에 도시된 바와 같이 워드라인을 도우핑된 폴리실리콘막(12)의 단일막으로 형성한다. 이러한 종래기술에 의하면, 누설전류 특성은 양호해지나 인시튜-도우핑으로 형성된 상부전극의 도우핑 레벨이 약 1021정도 된다. 반면에 그 하부전극에서는 게이트산화막(11)의 파괴현상을 막기위해 도우핑 레벨을 약 1021이상으로 증가시키지 못한다. 이와 같은 도우핑레벨의 비대칭으로 인하여 캐패시턴스 전압종속특성이 저하되었다.Meanwhile, in order to improve such a conventional problem, as shown in FIG. 1E, the word line is formed as a single layer of the doped polysilicon layer 12 as shown in FIG. 1E. According to this prior art, the leakage current characteristic is good, but the doping level of the upper electrode formed by in-situ doping is about 10 21 . On the other hand, the lower electrode does not increase the doping level to about 10 21 or more in order to prevent the destruction of the gate oxide film 11. Due to this asymmetry of the doping level, the capacitance voltage dependency characteristic is reduced.
따라서, 본 발명은 이와 같은 문제점을 해결하기 위해 안출한 것으로서, 고농도로 도우핑된 캐핑폴리실리콘막을 사용하여 캐패시터의 하부전극을 형성함으로써 텅스텐실리사이드막으로 인한 누설전류의 증가를 억제하고, 상/하부 전극간의 도우핑 레벨을 개선하여 캐패시터의 전압종속 특성을 향상시킨 반도체소자의 아날로그 캐패시터 형성방법를 제공하는데 그 목적이 있다.Accordingly, the present invention has been made to solve the above problems, by forming a lower electrode of the capacitor using a highly doped capping polysilicon film to suppress the increase of the leakage current caused by the tungsten silicide film, the upper / lower It is an object of the present invention to provide a method of forming an analog capacitor of a semiconductor device in which the doping level between electrodes is improved to improve the voltage dependent characteristics of the capacitor.
도 1a 내지 도 1d는 종래의 반도체소자의 아날로그 캐패시터 형성방법에 관한 일실시예를 보인 단면도.1A to 1D are cross-sectional views illustrating an example of a method of forming an analog capacitor of a conventional semiconductor device.
도 1e는 종래의 반도체소자의 아날로그 캐패시터 형성방법에 관한 타실시예를 보인 단면도.1E is a cross-sectional view of another embodiment of a method of forming an analog capacitor of a conventional semiconductor device.
도 2a 내지 도 2c는 본 발명에 따른 반도체소자의 아날로그 캐패시터 형성방법에 관한 일실시예를 보인 단면도.2A to 2C are cross-sectional views illustrating an embodiment of a method of forming an analog capacitor of a semiconductor device according to the present invention.
*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
10,100:반도체기판 11,110:게이트산화막10,100: semiconductor substrate 11,110: gate oxide film
12,120:제1폴리실리콘막 13,130:텅스텐실리사이드막12,120: first polysilicon film 13,130: tungsten silicide film
14,150:캐패시터산화막 15,160:제2폴리실리콘막14,150: capacitor oxide film 15,160: second polysilicon film
16:제2폴리실리콘 잔여물 140:캐핑폴리실리콘막16: second polysilicon residue 140: capping polysilicon film
이와 같은 목적을 달성하기 위한 본 발명은 반도체기판 위에 게이트산화막과 도우핑된 제1폴리실리콘막과 텅스텐실리사이드막을 순차적으로 형성하는 단계; 상기 텅스텐실리사이드막 위에 캐핑폴리실리콘막을 형성하는 단계; 상기 캐핑폴리실리콘막 위에 캐패시터산화막 및 도우핑된 제2폴리실리콘막을 연속으로 형성하는 단계; 사진식각 및 건식식각을 실행하여 아날로그 캐패시터의 상부전극을 형성하는 단계; 및 사진식각을 실시하여 아날로그 캐패시터의 하부전극과 다른 소자의 워드라인을 동시에 패트닝하고 건식식각을 실시하는 단계;를 포함하여 구성된다.The present invention for achieving the above object comprises the steps of sequentially forming a gate oxide film, a doped first polysilicon film and a tungsten silicide film on a semiconductor substrate; Forming a capping polysilicon film on the tungsten silicide film; Continuously forming a capacitor oxide film and a doped second polysilicon film on the capping polysilicon film; Performing photolithography and dry etching to form an upper electrode of the analog capacitor; And performing photolithography to simultaneously pattern the lower electrode of the analog capacitor and the word line of another device and perform dry etching.
이하, 본 발명의 실시예를 첨부 도면을 참조하여 설명하면 다음과 같다.Hereinafter, an embodiment of the present invention will be described with reference to the accompanying drawings.
도 2a 내지 도 2c는 본 발명에 따른 반도체소자의 아날로그 캐패시터 형성방법을 보인 단면도이다.2A to 2C are cross-sectional views illustrating a method of forming an analog capacitor of a semiconductor device according to the present invention.
도 2a를 참조하면, 반도체기판(100) 위에 게이트산화막(110)을 증착하고, 이어서 도우핑된 제1폴리실리콘막(120)과 텅스텐실리사이드막(130)을 순차적으로 증착한다.Referring to FIG. 2A, the gate oxide layer 110 is deposited on the semiconductor substrate 100, and then the doped first polysilicon layer 120 and the tungsten silicide layer 130 are sequentially deposited.
그리고, 도우핑된 캐핑폴리실리콘막(140)을 400Å 증착하되, 그 캐핑폴리실리콘막(140)의 도우핑을 인시튜로 진행한다. 이때 제1폴리실리콘막(120)과 텅스텐실리사이드막(130)은 게이트산화막(110)으로의 불순물 확산을 막아주는 역할을 하기 때문에, 도우핑 레벨을 1021이상으로 하는 고농도 도우핑이 이루지게 된다.Then, the doped capping polysilicon film 140 is deposited 400Å, the doping of the capping polysilicon film 140 is in-situ. In this case, since the first polysilicon layer 120 and the tungsten silicide layer 130 serve to prevent the diffusion of impurities into the gate oxide layer 110, a high concentration doping with a doping level of 10 21 or more is achieved. .
그 다음, 비도전막으로서의 캐패시터산화막(150)과 인시튜로 도핑되는 제2폴리실리콘막(160)을 연속으로 증착하여 아날로그 캐패시터의 상부전극층을 증착한다.Next, the capacitor oxide film 150 as the non-conductive film and the second polysilicon film 160 doped in situ are successively deposited to deposit the upper electrode layer of the analog capacitor.
이어서, 도 2b에 도시된 바와 같이, 사진식각 공정과 건식식각 공정을 실시하여 아날로그 캐패시터의 상부전극을 형성한다. 이때 제2폴리실리콘막(160)과 캐패시터산화막(150)의 높은 식각비를 이용하여 캐패시터산화막(150)이 50Å~100Å정도 남아있게 한다.Subsequently, as shown in FIG. 2B, a photolithography process and a dry etching process are performed to form an upper electrode of the analog capacitor. In this case, the capacitor oxide film 150 is left in the range of about 50 μs to about 100 μs by using a high etching ratio between the second polysilicon layer 160 and the capacitor oxide layer 150.
그 다음, 사진식각 공정을 실시하여 도 2c에 도시된 바와 같이 아날로그 캐패시터의 하부전극 및 다른 소자의 워드라인을 동시에 형성하고, 이어서 건식식각을 실시한다.Next, a photolithography process is performed to simultaneously form the lower electrode of the analog capacitor and the word line of the other device, as shown in FIG. 2C, followed by dry etching.
이와 같이 본 발명은 종래처럼 캐패시터의 하부전극을 형성한 다음 여러 공정을 진행한 후 캐패시터산화막(150)을 증측하는 것이 아니라 캐패시터의 상/하부전극을 연속으로 증착함으로써 계면특성을 향상시킬 수 있게 된다.As described above, the present invention can improve the interfacial properties by continuously depositing the upper and lower electrodes of the capacitor rather than increasing the capacitor oxide film 150 after forming the lower electrode of the capacitor and then performing various processes. .
또한 본 발명에서는 아날로그 캐패시터의 상부전극을 형성한 다음 그 하부전극을 형성함으로써, 종래의 공정처럼 아날로그 캐패시터의 상부전극을 식각할 때 그 하부전극 주위에서 발생되는 폴리실리콘 잔여물을 완전히 제거할 수 있게 된다,In the present invention, by forming the upper electrode of the analog capacitor and then forming the lower electrode, it is possible to completely remove the polysilicon residue generated around the lower electrode when etching the upper electrode of the analog capacitor as in the conventional process do,
이상에서 살펴 본 바와 같이, 본 발명은 게이트산화막(110) 위에 제1폴리실리콘막(120)과 텅스텐실리사이드막(130)을 증착하여 게이트산화막(110)으로의 불순물 확산을 막아주기 때문에 캐핑폴리실리콘막(140)을 고농도로 도우핑할 수 있다. 이에 따라 본 발명은 캐패시터의 상/하부 전극의 도우핑 레벨의 균형을 이루도록 함으로써 캐패시터의 전압 종속특성을 향상시킬 수 있다. 또한 본 발명은 캐패시터의 상부전극을 먼저 형성한 다음 그 하부전극을 형성함으로써 종래와 같이 하부전극 주위에 남게되는 잔여물을 완전히 제거할 수 있는 이점을 갖는다.As described above, the present invention prevents the diffusion of impurities into the gate oxide layer 110 by depositing the first polysilicon layer 120 and the tungsten silicide layer 130 on the gate oxide layer 110, thereby capping polysilicon. Membrane 140 may be heavily doped. Accordingly, the present invention can improve the voltage dependent characteristics of the capacitor by balancing the doping level of the upper and lower electrodes of the capacitor. In addition, the present invention has the advantage that the residue formed around the lower electrode can be completely removed by forming the upper electrode of the capacitor first and then forming the lower electrode.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990023837A KR100331267B1 (en) | 1999-06-23 | 1999-06-23 | Method for forming a analog capacitor in a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990023837A KR100331267B1 (en) | 1999-06-23 | 1999-06-23 | Method for forming a analog capacitor in a semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010003524A KR20010003524A (en) | 2001-01-15 |
| KR100331267B1 true KR100331267B1 (en) | 2002-04-06 |
Family
ID=19594750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990023837A KR100331267B1 (en) | 1999-06-23 | 1999-06-23 | Method for forming a analog capacitor in a semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100331267B1 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06318673A (en) * | 1992-06-15 | 1994-11-15 | Asahi Kasei Micro Syst Kk | Semiconductor device and its manufacture |
-
1999
- 1999-06-23 KR KR1019990023837A patent/KR100331267B1/en not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06318673A (en) * | 1992-06-15 | 1994-11-15 | Asahi Kasei Micro Syst Kk | Semiconductor device and its manufacture |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010003524A (en) | 2001-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20010098887A (en) | Method for manufacturing semiconductor memory and method for manufacturing capacitor | |
| US20040124457A1 (en) | Semiconductor device having a capacitor with increased capacitance | |
| KR20000026967A (en) | Capacitor of semiconductor device and method for forming the same | |
| US6004858A (en) | Methods of forming hemispherical grained silicon (HSG-Si) capacitor structures including protective layers | |
| KR0171098B1 (en) | Capacitor fabrication method | |
| KR100331267B1 (en) | Method for forming a analog capacitor in a semiconductor device | |
| US6767768B2 (en) | Method for forming antifuse via structure | |
| KR100302188B1 (en) | Method for fabricating non-volatile semiconductor device | |
| JP3651160B2 (en) | Manufacturing method of semiconductor device | |
| KR100477541B1 (en) | Method for forming mim capacitor | |
| KR100505407B1 (en) | Method of etching hard mask layer in semiconductor device | |
| KR100291415B1 (en) | Method for manufacturing contact of semiconductor device | |
| US6878601B1 (en) | Method for fabricating a capacitor containing metastable polysilicon | |
| KR100268776B1 (en) | A manufacturing method of semiconductor device | |
| KR100342828B1 (en) | Method of forming a storage node in a semiconductor device | |
| KR100329072B1 (en) | Capacitor Manufacturing Method for Semiconductor Devices | |
| JP3902417B2 (en) | Manufacturing method of semiconductor device | |
| US20040171239A1 (en) | Method of manufacturing semiconductor device having MIM capacitor element | |
| KR0147636B1 (en) | A semiconductor apparatus with wiring structure protecting shallow junction and manufacturing method thereof | |
| KR100361518B1 (en) | Method of fabricating a capacitor in a semiconductor device | |
| KR0166778B1 (en) | Method for manufacturing a capacitor of semiconductor device | |
| JPH0786426A (en) | Manufacture of semiconductor device | |
| KR20030072111A (en) | Method of manufacturing analog semiconductor device | |
| KR20040014508A (en) | Method for producing metallic bit line contacts | |
| KR100248510B1 (en) | Method for manufacturing a semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050221 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |