KR100330224B1 - 전력증폭기 회로 및 증폭용 트랜지스터 - Google Patents

전력증폭기 회로 및 증폭용 트랜지스터 Download PDF

Info

Publication number
KR100330224B1
KR100330224B1 KR1019990024492A KR19990024492A KR100330224B1 KR 100330224 B1 KR100330224 B1 KR 100330224B1 KR 1019990024492 A KR1019990024492 A KR 1019990024492A KR 19990024492 A KR19990024492 A KR 19990024492A KR 100330224 B1 KR100330224 B1 KR 100330224B1
Authority
KR
South Korea
Prior art keywords
transistor
stage
line
tuning
terminal
Prior art date
Application number
KR1019990024492A
Other languages
English (en)
Other versions
KR20010003938A (ko
Inventor
이우용
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990024492A priority Critical patent/KR100330224B1/ko
Publication of KR20010003938A publication Critical patent/KR20010003938A/ko
Application granted granted Critical
Publication of KR100330224B1 publication Critical patent/KR100330224B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/213—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

가. 청구범위에 기재된 발명이 속한 기술분야
전력증폭기 회로 및 증폭용 트랜지스터에 관한 기술이다.
나. 발명이 해결하고자 하는 기술적 과제
전력증폭기에서 설계특성이 덜 민감하며, 임피던스 정합이 용이한 밀리미터 고주파 전력증폭기 회로 및 증폭용 트랜지스터를 제공한다.
다. 발명의 해결방법의 요지
본 발명의 트랜지스터는 증폭용 트랜지스터로, 입력 임피던스를 미리 튜닝하기 위한 제1튜닝단을 상기 트랜지스터의 베이스단에 연결하며, 상기 제1튜닝단과 상기 베이스단 사이에 인덕턴스를 가지는 라인을 연결하고, 출력 임피던스를 미리 튜닝하기 위한 제2튜닝단을 상기 트랜지스터의 콜렉터단에 연결하며, 상기 제2튜닝단과 상기 트랜지스터 사이에 인덕턴스를 가지는 라인을 연결하는 증폭용 트랜지스터를 이용한다.
또한 본 발명에 따른 회로는 마이크로 웨이브 또는 밀리미터 웨이브를 사용하는 회로에서의 전력증폭기 회로로, 미리 튜닝된 베이스단과 콜렉터단에 각각 인덕턴스를 가지는 라인을 연결한 제1 및 제2튜닝단을 구비하는 제1트랜지스터의 베이스단에 선로 저항을 가지는 라인 및 캐패시터를 통해 증폭할 신호가 입력되는 입력단을 연결하고, 상기 제1트랜지스터의 에미터단은 접지하며, 상기 베이스단에 연결된 제1튜닝단은 제1전압을 인가하며, 상기 제1트랜지스터의 콜렉터단은 저항성을가지는 라인과 캐패시터를 통해 제1노드에 연결하며, 상기 제1트랜지스터의 콜렉터단에 연결된 제2튜닝단에 제2전압을 인가하고, 상기 제1노드에 상기 제1트랜지스터와 동일한 구성을 가지는 제2트랜지스터의 베이스단을 연결하며, 상기 제2트랜지스터의 에미터단은 접지하며, 상기 제2트랜지스터의 베이스단에 연결된 제1튜인단은 제1저항과 제1캐패시터를 통해 접지하며, 상기 제2트랜지스터의 콜렉터단은 제2노드에 연결하고, 제2트랜지스터의 콜렉터단에 연결된 제2튜닝단은 제2캐패시터를 통해 접지하고, 상기 제1노드에 상기 제1트랜지스터와 동일한 구성을 가지는 제3트랜지스터의 베이스단을 연결하고, 상기 제3트랜지스터의 에미터단은 접지하며, 상기 제3트랜지스터의 베이스단에 연결된 제1튜닝단은 제2저항과 제3캐패시터를 통해 접지하며, 상기 제3트랜지스터의 콜렉터단은 상기 제2노드에 연결하며, 상기 제3트랜지스터의 콜렉터단에 연결된 제2튜닝단은 제4캐패시터를 통해 접지하고, 상기 제2노드는 증폭된 신호를 출력하는 출력단과 연결됨을 특징으로 한다.
라. 발명의 중요한 용도
밀리미터파와 같은 고주파 전력 증폭기 회로에 사용한다.

Description

전력증폭기 회로 및 증폭용 트랜지스터{CIRCUIT OF POWER AMPLIFIER AND AMPLIFYING TRANSISTOR}
본 발명은 전력증폭기 회로 및 증폭용 트랜지스터에 관한 것으로, 특히 마이크로 웨이브 또는 밀리미터 웨이브를 사용하는 장치에서의 전력증폭기 회로 및 증폭용 트랜지스터에 관한 것이다.
통상적으로 마이크로 웨이브 또는 밀리미터 웨이브를 사용하는 무선 통신 시스템의 고주파 회로들은 대부분 집적회로로 이루어진 MMIC(Monolitic Microwave Intgrated Circuit) 또는 HMIC(Hybrid Microwave Integrated Circuit)로 구성된다. 이와 같이 집적회로화가 가능한 것은 그간 반도체 기술과 마이크로 공정의 발전에 힘입어 가능해 지고 있다. 이러한 마이크로 웨이브 또는 밀리미터 웨이브를 사용하는 무선통신 시스템에서 전력증폭기는 송신부에 큰 비중을 차지하며, 제품으로 제작될 경우 가격에 있어서도 매우 큰 비중을 차지하는 부품이다.
고주파를 사용하는 회로에서 증폭기를 사용할 경우 고주파의 특성에 맞도록 제작되어야 하며 특히, 집적회로로 증폭회로를 구성할 경우 각 소자의 특성 변화가 매우 민감해지므로 이를 고려하여 제작을 수행해야만 한다. 일반적으로 큰 고주파 출력을 내는 트랜지스터는 입력 임피던스가 매우 작아 수 옴(ohm) 정도의 값을 가지며, 최대 전력을 위한 출력 임피던스 또한 낮은 저항 성분을 갖는다. 이로 인해 고주파 전력증폭기의 입력단, 출력단 및 중간단의 임피던스 정합을 어렵게 한다. 이를 도 1을 참조하여 고주파에서 사용되는 전력증폭기의 집적회로를 설명한다. 도 1을 설명하기에 앞서 집적회로에서는 회로간 연결되는 라인을 이용하여 저항을 갖도록 구성하고 있다. 즉, 하나의 소자를 이루는 부분과 다른 소자를 이루는 부분간을 연결하는 라인 자체의 저항성을 이용한다. 이는 상기 라인의 폭 및 두께 등을 이용하여 저항성을 다르게 가져갈 수 있다. 따라서 도 1에 실제로 연결이 소자간직접 접합에 의하지 않고, 라인이 연결되는 구간에는 참조부호를 부여하였다.
도 1은 종래기술에 따른 클러스터 정합 전력 증폭기의 예시도이다. 입력단(RFIN)은 증폭되기 이전의 고주파가 입력되어 제3캐패시터(C3)를 경유하여 제5라인(L5) 및 제8라인(L8)을 통해 제1트랜지스터(TR1)의 베이스단에 인가된다. 여기서 트랜지스터는 도 1에 도시한 바와 같이 바이폴라 트랜지스터를 사용할 수 있으며, 또한 전계트랜지스터인 FET를 사용할 수 있다. 상기 제1트랜지스터(TR1)의 에미터단은 접지되며, 상기 입력된 고주파가 1차 증폭되어 콜렉터단을 통해 출력된다. 상기 제1트랜지스터(TR1)의 콜렉터단을 통해 1차 증폭된 고주파 신호는 제9라인(L9)와, 제11라인(L11)과, 제14라인(L14)와, 제8캐패시터(C8)과, 제16라인(L16)과, 제19라인(L19)로 직렬 연결된 부분을 경유하여 노드(N1)으로 인가된다. 그러면 상기 노드(N1)에 인가된 고주파는 제20라인(L20)과 제22라인(L22)를 통해 제2트랜지스터(TR2)의 베이스단에 인가되며, 동시에 제21라인(L21)과, 제23라인(L23)을 통해 제3트랜지스터(TR3)의 베이스단에 인가된다. 따라서 상기 제2트랜지스터(TR2)와 상기 제3트랜지스터(TR3)의 베이스단에 인가된다. 따라서 상기 두 트랜지스터(TR2, TR3)에 의해 각각 증폭된 고주파는 각 트랜지스터(TR2, TR3)의 콜렉터단을 통해 출력된다. 여기서도 상기 제2트랜지스터(TR2)와 상기 제3트랜지스터(TR3) 또한 전계트랜지스터인 FET를 사용할 수 있다. 상기 제2트랜지스터(TR2)의 콜렉터단으로 2차 증폭되어 출력되는 고주파는 제24라인(L24)와 제26라인(L26)을 경유하여 노드(N2)로 유입되며, 상기 제3트랜지스터(TR3)의 콜렉터단으로 2차 증폭되어 출력되는 고주파는 제25라인(L25)와 제27라인(L27)을 경유하여 노드(N2)로 유입된다. 따라서 증폭되어 상기 노드(N2)에 유입된 고주파 신호는 직렬 연결된 제28라인(L28)과, 제14캐패시터(C14) 및 제31라인(L31)을 통해 출력단(RFOUT)으로 출력된다.
위와 같은 구성에 따른 스미스 챠트를 도 2에 도시하였다. 도 2에서 S22는 상기 제1트랜지스터(TR1)의 출력측에서 상기 제1트랜지스터(TR1)측으로 바라본 고주파의 임피던스 값이며, S11은 상기 제2트랜지스터(TR2) 및 제3트랜지스터(TR3)의 입력측에서 바라본 입력 임피던스 값이다. 이는 도 1에서도 동일한 부호로 도시되어 있다. 전술한 바와 같이 고주파 영역에서 트랜지스터의 입력 임피던스와 출력 임피던스는 매우 작은 값을 갖는다. 즉, 상기 도 2에 도시한 바와 같이 스미스 챠트상의 a측 외곽에 자리함으로써 작은 임피던스값이 됨을 알 수 있다. 그런데 상기 트랜지스터의 입출력 임피던스의 매칭을 위해서는 상기 S11과 상기 S22가 서로 동일한 지점S0에 위치해야만 한다. 한편 도 1에 도시한 바와 같이 상기 제1트랜지스터(TR1)의 출력이 상기 제2트랜지스터(TR2) 또는 상기 제3트랜지스터(TR3)의 베이스단으로 입력되기 위해서는 많은 수의 라인을 거쳐야 한다. 상기의 라인을 거치게 될 경우 상기 S11의 위치는 S11′로 이동하게 된다. 따라서 임피던스 매칭 지점인 S0의 위치로 가기 위해서 상기 제2트랜지스터(TR2)와 상기 제3트랜지스터(TR3)의 입력단과 출력단등에 많은 수의 라인과, 저항과, 캐패시터를 구비하게 된다. 상기 제1트랜지스터(TR1)의 입력 임피던스인 S22의 값 또한 상술한 바와 같이 수많은 라인을 구비하게 되므로 S22′로 이동하게 되며, 상기 S11과 같은 방법으로 임피던스 매칭 지점으로 이동시켜야 한다. 이와 같이 임피던스 매칭 지점으로 이동시키기 위해서는 많은 수의 라인과 저항 및 캐패시터들을 필요로 하게 된다.
상술된 바와 같이 고주파의 증폭을 수행하면서 각 트랜지스터의 매칭을 위해 많은 라인들과, 많은 수의 저항들 및 캐패시터들이 사용되었다. 그중 특히 중간단(interstage)의 임피던스 정합은 큰 임피던스의 변환을 필요로 한다. 따라서 정합회로가 복잡해지고, 많은 수동 소자를 사용해야 하므로 회로 자체의 크기가 증가하게 되며, 각 수동소자에서 전력의 손실(insertion loss)을 초래하게 된다. 이와 다른 방법으로 수동소자의 수를 줄여서 설계를 하는 방법도 있으나, 이는 대역폭의 감소라는 결과를 수반하게 된다. 또한 수동소자의 수를 줄일 경우 회로적으로 임피던스의 상대적인 변화율이 커지게 되고 이는 증폭기 특성에 매우 민감하게 작용한다.
또한 마이크로 웨이브 또는 밀리미터 웨이브를 사용하는 고주파 시스템에서 전력증폭기를 MMIC 또는 HMIC와 같은 집적회로를 제작할 경우 제작시에 많은 설계의 변경을 초래하게 된다. 이러한 설계의 변경은 설계소요시간의 증가와, 함께 인력의 낭비와, 비용의 상승효과를 가져오게 된다. 뿐만 아니라 많은 수의 수동소자를 사용함으로써 능동소자와 수동소자의 특성변화에 의하여 수율이 저하되는 문제가 발생한다.
한편 고주파를 증폭하는 트랜지스터의 낮은 입출력 임피던스 문제는 고주파출력이 수십 와트(Watt)가 넘는 고출력 전력 증폭기 뿐 아니라 비록 출력은 1와트 미만이더라도 밀리미터파 대역의 높은 전력증폭기에서 야기된다. 즉, 주파수가 높아짐에 따라 트랜지스터 입출력단의 기생용량성(parasitle caoacitance)에 의하여 임피던스와 전력증폭 이득은 감소하게 된다. 이와 같은 문제를 해결하기 위해 고주파의 전력증폭기에서 집적회로화 할 경우 클러스터 정합(cluster matching)이라는 방법이 근래에 널리 사용되고 있다. 이는 크기가 작은 트랜지스터들을 원하는 고주파 출력에 맞게 병렬로 연결하는 방법이다. 전력 콤바인(power combine)방법의 일종인 이 방법은 고주파 전력을 증가시키면서 전력 이득이 크게 감소하지 않는 잇점이 있다. 또한 비교적 큰 입출력 임피던스를 가지는 작은 트랜지스터를 콤바인 하는 도중에 부분적으로 정합이 가능하기 때문에 저임피던스에서 오는 정합시 이려움을 어느정도 덜어주게 된다. 하지만 트랜지스터 콤바인 전후에 불가피하게 첨가되는 전송선로(특히 임피던스 정합 이전의 전송선로)의 길이는 콤바인 이후의 회로의 설계를 복잡하게 하는 문제점이 있다.
따라서 본 발명의 목적은 고주파를 사용하는 무선 통신시스템에서 송신부 전력증폭기 설계 및 제작시 간단한 전력증폭기 및 전력증폭 회로를 제공함에 있다.
본 발명의 다른 목적은 고주파를 증폭하는 증폭용 전력 증폭기 트랜지스터를 제공함에 있다.
본 발명의 또 다른 목적은 고주파를 사용하는 무선 통신시스템에서 임피던스 정합이 용이한 전력증폭기 회로를 제공함에 있다.
본 발명의 또 다른 목적은 고주파를 사용하는 무선 통신시스템에서 전력증폭기에서 정합회로에 설계 특성이 덜 민감한 전력증폭기 회로를 제공함에 있다.
본 발명의 또 다른 목적은 고주파를 사용하는 무선 통신시스템에서 전력증폭기의 정합회로가 간단한 전력증폭기 및 전력증폭기 회로를 제공함에 있다.
본 발명의 또 다른 목적은 고주파를 사용하는 무선 통신시스템에서 전력증폭기 회로의 설계시 부품의 수를 감소시키며 삽입손실이 감소되는 회로를 제공함에 있다.
상기한 목적들을 달성하기 위한 본 발명은 증폭용 트랜지스터로서, 입력 임피던스를 미리 튜닝하기 위한 제1튜닝단을 상기 트랜지스터의 베이스단에 연결하며, 상기 제1튜닝단과 상기 베이스단 사이에 인덕턴스를 가지는 라인을 연결하고, 출력 임피던스를 미리 튜닝하기 위한 제2튜닝단을 상기 트랜지스터의 콜렉터단에 연결하며, 상기 제2튜닝단과 상기 트랜지스터 사이에 인덕턴스를 가지는 라인을 연결함을 특징으로 한다.
상기한 목적들을 달성하기 위한 본 발명은 마이크로 웨이브 또는 밀리미터 웨이브를 사용하는 장치에서의 전력증폭기 회로로, 미리 튜닝된 베이스단과 콜렉터단에 각각 인덕턴스를 가지는 라인을 연결한 제1 및 제2튜닝단을 구비하는 제1트랜지스터의 베이스단에 선로 저항을 가지는 라인 및 캐패시터를 통해 증폭할 신호가 입력되는 입력단을 연결하고, 상기 제1트랜지스터의 에미터단은 접지하며, 상기 베이스단에 연결된 제1튜닝단은 제1전압을 인가하며, 상기 제1트랜지스터의 콜렉터단은 저항성을 가지는 라인과 캐패시터를 통해 제1노드에 연결하며, 상기 제1트랜지스터의 콜렉터단에 연결된 제2튜닝단에 제2전압을 인가하고, 상기 제1노드에 상기 제1트랜지스터와 동일한 구성을 가지는 제2트랜지스터의 베이스단을 연결하며, 상기 제2트랜지스터의 에미터단은 접지하며, 상기 제2트랜지스터의 베이스단에 연결된 제1튜인단은 제1저항과 제1캐패시터를 통해 접지하며, 상기 제2트랜지스터의 콜렉터단은 제2노드에 연결하고, 제2트랜지스터의 콜렉터단에 연결된 제2튜닝단은 제2캐패시터를 통해 접지하고, 상기 제1노드에 상기 제1트랜지스터와 동일한 구성을 가지는 제3트랜지스터의 베이스단을 연결하고, 상기 제3트랜지스터의 에미터단은 접지하며, 상기 제3트랜지스터의 베이스단에 연결된 제1튜닝단은 제2저항과 제3캐패시터를 통해 접지하며, 상기 제3트랜지스터의 콜렉터단은 상기 제2노드에 연결하며, 상기 제3트랜지스터의 콜렉터단에 연결된 제2튜닝단은 제4캐패시터를 통해 접지하고, 상기 제2노드는 증폭된 신호를 출력하는 출력단과 연결됨을 특징으로 한다.
도 1은 종래기술에 따른 클러스터 정합 전력 증폭기의 예시도,
도 2는 도 1의 회로 구성에 따른 고주파회로에서의 스미스 챠트,
도 3은 본 발명의 바람직한 실시예에 따라 바이폴라 트랜지스터로 구성된 전력증폭기의 회로도,
도 4는 상기 도 3의 미리 튜닝된(fre tuning) 트랜지스터를 이용하여 설계된 클러스터 정합 전력증폭기 회로도,
도 5는 도 4의 구성에 따른 스미스 차트,
도 6은 상기 도 4의 구성에 따른 전력 증폭기를 사용한 경우의 주파수와 이득간 시뮬레이션 그래프.
이하 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 본 발명을 상세히 설명한다. 또한 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
도 3은 본 발명의 바람직한 실시예에 따라 바이폴라 트랜지스터로 구성된 전력증폭기의 회로도이다. 먼저 도 3a를 참조하면, 트랜지스터 TR를 제작하며, 트랜지스터의 콜렉터단(C)에 출력 임피던스를 미리 튜닝(pre tuning)하기 위한 스피랄 인덕터나 또는 마이크로 스트립 선로와 같은 인덕턴스를 가지는 라인 Lp2를 연결하며, 콜렉터단(C)과는 별도로 제2튜닝단(P2)을 구비한다. 또한 상기 트랜지스터의 베이스단에도 입력 임피던스를 미리 튜닝하기 위해 스피랄 인덕터 또는 마이크로 스트립 선로와 같은 인덕턴스를 가지는 라인 Lp1을 연결하며, 베이스단(B)과는 별도로 제1튜닝단(P1)을 구비한다. 또한 제1튜닝단(P1)에는 상기 트랜지스터 TR가 발진하는 것을 방지하기 위한 저항 LR1을 연결하여 구성할 수 있다. 이와 같이 인덕턴스를 가지는 두 라인 Lp1, Lp2는 트랜지스터 TR에서 고주파의 전력증폭시 입출력단에 기생캐패시턴스가 증가하는 것을 보상하게 된다. 즉, 입출력단에 기생캐패시턴스가 발생할 경우 고주파는 캐패시턴스에 대하여 단락상태이므로 입출력 임피던스가 매우 작아지게 된다. 따라서 상기 도 3과 같이 구성할 경우 고주파에서 미리 기생캐패시턴스를 보상하기 위한 인덕턴스를 가지는 라인을 인위적으로 부가함으로써 임피던스의 감소를 보상할 수 있다. 그런데 이와 같이 인덕턴스를 가지는 라인을 부가할 경우 공정이 허락하는 한 트랜지스터의 콜렉터단과, 베이스단에 라인을 가깝게 위치시켜야 한다. 왜냐하면 콜렉터단과, 베이스단 사이에 라인 효과가 발생할 경우 캐패시턴스의 발생으로 인해 부가된 인덕턴스를 가지는 라인에 의해 보상이 이루어지지 않을 수 있기 때문이다. 또한 위의 설명에서 도면에 도시된 바와 같이 바이폴라 트랜지스터를 예로 설명하였으나, 이는 MOSFET와, pHEMT와, HBT와, CMOS트랜지스터를 이용하여 제작할 수 있다.
이와 같은 방법으로 제작된 트랜지스터를 사용하여 클러스터 정합 전력증폭기 회로를 설계할 경우 임피던스의 정합이 용이해지며, 정합회로의 설계특성이 덜 민감해지고, 정합회로가 간단해지며, 전력증폭기의 수율이 향상된다. 또한 이와 같은 전력증폭기를 단일의 소자로 이용하지 않고 고주파를 이용하는 무선 통신시스템의 MMIC와 HMIC의 집적회로로 구성하여 적용할 수도 있다.
도 4는 상기 도 3의 미리 튜닝된(pre tuning) 트랜지스터를 이용하여 설계된 클러스터 정합 전력증폭기 회로도이다. 이하 도 4를 참조하여 본 발명에 따라 미리 튜닝된 트랜지수터를 이용하여 설계된 클러스터 정합 전력증폭기 회로의 구성 및 동작을 상세히 설명한다.
증폭되기 전의 고주파는 입력단(RFIN)으로 입력되며, 직렬 연결된 제41라인(L41)과, 제21캐패시터(C21)과, 제42라인(L42)와, 제44라인(L44)에 의해 제1트랜지스터(TR1)의 베이스단으로 입력된다. 상기 제42라인(L42)와 상기 제44라인(L44)의 사이에 제43라인(L43)이 연결된다. 또한 상기 제1트랜지스터(TR1)은 상기 도 3에 도시한 바와 같은 미리 튜닝된 트랜지스터이다. 따라서 상기 제1트랜지스터(TR1)의 베이스에 튜닝을 위해 인덕턴스를 가지는 라인(Lp11)과 저항(LR11)이 연결된 제1튜닝단(P11)을 구비하며, 콜렉터에 튜닝을 위해 인덕턴스를 가지는 라인(Lp21)이 연결된 제2튜닝단(P12)를 구비한다. 상기 제1트랜지스터(TR1)의 제1튜닝단(P1)은 Vg전압이 인가되며, 동시에 저항(R11)과 캐패시터(C22)가 연결된다.그리고 상기 제1트랜지스터(TR1)의 제2튜닝단(P2)는 다른 전압 Vd와 연결되며 동시에 캐패시터(C23)에 의해 접지된다. 또한 상기 제1트랜지스터(TR1)의 에미터단은 접지되며, 콜렉터단은 직렬 연결된 제45라인(L45)와 제46라인(L46)과 캐패시터(C24)와 제47라인(L47)과 연결되어 제1노드(N1)에 연결된다. 그러면 상기 제1트랜지스터(TR1)에 의해 1차 증폭된 고주파는 상기 라인들(L45, L46, C24, L47)을 통해 상기 제1노드(N1)에 인가된다.
상기 제1노드(N1)은 제48라인(L48)을 통해 미리 튜닝된 제2트랜지스터(TR2)의 베이스단에 연결되며, 상기 제1노드(N1)은 또한 제49라인(L49)를 통해 미리 튜닝된 제3트랜지스터(TR3)의 베이스단에 연결된다. 상기 제2트랜지스터(TR2)의 베이스에 미리 튜닝을 위해 연결된 인덕턴스를 가지는 라인(LP21)과 상기 제2트랜지스터(TR2)의 발진을 방지하기 위한 저항(LR21)과 연결된 제1튜닝단(P21)은 저항(R21)과 패캐시터(C25)를 통해 접지된다. 그리고 콜렉터에 연결된 인덕턴스를 가지는 라인(LP22)의 제2튜닝단(P22)는 캐패시터(C27)을 통해 접지된다. 또한 상기 제2트랜지스터(TR2)의 에미터단은 접지되며, 콜렉터단은 제50라인(L50)을 통해 제2노드(N2)에 연결된다. 상기 제3트랜지스터(TR3)의 베이스에 연결된 인덕턴스를 가지는 라인(LP31)을 통해 상기 제3트랜지스터(TR3)의 발진을 방지하기 위해 연결된 저항(LR31)으로 연결되는 제1튜닝단(P31)은 저항(R23)과 캐패시터(C26)을 통해 접지된다. 그리고 콜렉터에 연결된 인덕턴스를 가지는 라인(LP32)의 제1튜닝단(P32)는 캐패시터(C28)을 통해 접지된다. 또한 상기 제3트랜지스터(TR3)의 에미터단은 접지되며, 콜렉터단은 제51라인(L51)을 통해 제2노드(N2)에 연결된다.
이와 같이 상기 제2트랜지스터(TR2)와 상기 제3트랜지스터(TR3)에 의해 2차 증폭된 고주파는 상기 제2노드(N2)로 유입되며, 제52라인(L52)와 캐패시터(C30) 및 제54라인(L54)를 통해 출력된다. 그리고 상기 제52라인(L52)과 상기 캐패시터(C30) 사이에는 제53라인(L53)과 캐패시터(C29)를 통해 접지되며, 동시에 상기 캐패시터 (C29)와 상기 제53라인(L53)의 사이 접점에 Vd의 전압이 인가된다.
상기 도 4와 같은 구성에 따른 동작을 도 5 내지 도 6을 참조하여 설명한다. 도 5는 도 4의 구성에 따른 스미스 차트이며, 도 6은 상기 도 4의 구성에 따른 전력 증폭기를 사용한 경우의 주파수와 이득간 시뮬레이션 그래프이다.
상기 도 4와 같이 구성할 경우 상기 마이크로 웨이브 또는 밀리미터 웨이브를 사용하는 무선 통신 시스템에서 상기 S11의 입력 임피던스 매칭점이 도 5에 도시한 바와 같이 S11´로 이동하게 된다. 그러므로 입력 임피던스를 상기 도 2에서와 같이 매칭하기 위한 많은 수의 저항과 많은 수의 캐패시터 및 많은 수의 라인들을 이용하지 않고 간단하게 구성할 수 있다. 즉, 도 4에 보인 바와 같이 3개의 라인과 1개의 캐패시터로 상기 제1노드(N1)까지 이동이 가능하며, 특히 제2 및 제3트랜지스터(TR2, TR3)를 경유하여 출력단까지의 구성 또한 간단해가 구성할 수 있다. 이를 상슬하면, 상기 도 3에 도시한 바와 같이 미리 튜닝된 트랜지스터를 사용하여 베이스단과 콜렉터단에 입력 임피던스 및 출력 임피던스를 매칭시키도록 함으로써 입력 임피던스와 출력 임피던스가 주파수의 변동 및 주변 환경에 따라 임피던스의 변동이 적어지며, 회로의 구성도 간단하게 구성할 수 있다. 또한 HMIC 또는 MMIC와 같은 집적회로로 구성할 경우에도 각각의 트랜지스터들을 패키지의 바깥으로 연결하여 구성한다. 이는 베이스단과 콜렉터단에서 병렬 인덕턴스를 더하여서 임피던스 값을 크게 하여주는 것이다. 이에 따라 구성된 60GHz 대역의 전력 트랜지스터 pHMET의 입력 반사계수와 출력 반사계수 S11및 S22또한 a지점의 외측에서 내측으로 이동하게 된다. 그러므로 외측의 지점은 약 10옴이라 할 경우 저항성의 변화가 1옴인 경우 전체 저항의 10%에 해당한다. 그러나 내측으로 이동하여 전체 저항이 100옴인 경우 동일하게 1옴이 변화할 경우 전체 저항의 1%에 해당된다. 그러므로 저항의 변화가 1옴인 경우에 전체 저항성이 크게 증가할 경우 이에 대응하여 전체적으로 미치는 영향은 적어지게 된다. 이와 같은 구성으로 동작하도록 구성된 회로에서 트랜지스터의 출력을 변경시키며 동작시킬 경우 게이트 보상 쇼트 스텁은 넓이를 25um로 길이를 110um로 70um*70um의 MIM 바이패스 캐패시터, 안정화 저항은 15옴으로 게이트로부터의 길이는 30um로 결정하고, 드레인 보상 쇼트 스텁 넓이를 70um로 길이를 100um로 바이패스 캐패시터와 드레인으로부터의 길이를 90um로 설정할 경우 도 6과 같은 이득 곡선 S21과 입력 및 출력 임피던스 S11, S22로 나타난다. 그리고 상기 도 6에서 보여지는 바와 같이 입력 및 출력 임피던스 S11, S12, S22의 주파수별 이득 곡선에서 보여지는 바와 같이 회로가 더욱 안정적으로 변화한다.
그러므로 이와 같은 구성을 가질 경우 편리하게 회로를 구성할 수 있으며, 또한 상세한 구성을 수행하게 된다. 또한 트랜지스터의 제작시 입력단 혹은 게이트혹은 베이스에 병렬인 인덕턴스를 가지는 라인에 부가하여 트랜지스터의 동작을 안정화시키기 위한 저항을 부가함으로써, 트랜지스터의 동작이 더욱 안정적으로 동작하게 된다.
상술한 바와 같이 미리 전력 증폭기를 미리 튜닝할 수 있도록 구성함으로써, 트랜지스터가 고주파 증폭기로 사용할 경우 입출력 증폭도를 안정하게 할 수 있는 잇점이 있다. 또한 이러한 미리 튜닝된 증폭기를 사용하여 고주파 회로를 구성하는 회로에 적용함으로써 회로의 구성이 간단해지는 잇점이 있다.

Claims (8)

  1. 마이크로 웨이브 및 밀리미터 웨이브를 사용하는 고주파 증폭용 집적 트랜지스터 장치에 있어서,
    상기 증폭용 트랜지스터의 베이스단에 라인 효과가 발생하지 않도록 근접하여 인덕턴스를 가지는 라인을 연결하고, 상기 베이스단에 연결된 라인에 발진 방지용 저항을 연결한 상기 베이스단과는 별도의 제1튜닝단과,
    상기 증폭용 트랜지스터의 콜렉터단에 라인 효과가 발생하지 않도록 근접하여 인덕턴스를 가지는 라인을 연결한 상기 콜렉터단과는 별도의 제2튜닝단을 구비하여 하나의 집적소자로 구성함을 특징으로 하는 고주파 증폭용 집적 트랜지스터 장치.
  2. 제1항에 있어서,
    상기 인덕턴스를 가지는 라인들은, 스피랄 인덕터로 구성됨을 특징으로 하는 고주파 증폭용 접직 트랜지스터 장치.
  3. 제1항에 있어서,
    상기 인덕턴스를 가지는 라인들은, 마이크로 스트립 선로로 구성됨을 특징으로 하는 고주파 증폭용 집적 트랜지스터 장치.
  4. 삭제
  5. 증폭용 트랜지스터의 베이스단에 라인 효과가 발생하지 않도록 근접하여 인덕턴스를 가지는 라인을 연결하고, 상기 베이스단에 연결된 라인에 발진 방지용 저항을 연결한 상기 베이스단과는 별도의 제1튜닝단과, 상기 증폭용 트랜지스터의 콜렉터단에 라인 효과가 발생하지 않도록 근접하여 인덕턴스를 가지는 라인을 연결한 상기 콜렉터단과는 별도의 제2튜닝단을 구비하는 하나의 집적소자로 구성된 고주파 증폭용 집적 트랜지스터 장치로 마이크로 웨이브 및 밀리미터 웨이브 신호를 증폭하는 증폭 회로에 있어서,
    제1고주파 증폭용 집적 트랜지스터 장치의 베이스단에 입력 임피던스 매칭을 위한 선로 저항을 가지는 라인들 및 캐패시터를 통해 상기 마이크로 웨이브 및 밀리터리 웨이브 신호의 입력단을 연결하고, 에미터단은 접지하며, 콜렉터단은 증폭된 신호를 출력하며, 상기 제1고주파 증폭용 집적 트랜지스터 장치의 제1튜닝단은 제1전원과 연결되며, 동시에 저항 및 캐패시터를 통해 접지되어 연결되고, 상기 제1고주파 증폭용 집적 트랜지스터 장치의 제2튜닝단은 제2전원과 연결되며 동시에 캐패시터를 통해 접지되고,
    상기 제1고주파 증폭용 집적 트랜지스터 장치의 콜렉터단은 임피던스 매칭을 위한 선로 저항을 가지는 라인들과 캐패시터를 통해 제2고주파 증폭용 집적 트랜지스터 장치와 제3고주파 증폭용 집적 트랜지스터 장치의 베이스단에 연결되며,
    상기 제2 및 제3고주파 증폭용 집적 트랜지스터 장치의 에미터단들은 각각 접지되며, 콜렉터단들은 입력된 신호를 각각 증폭하여 출력하며, 제1튜닝단들은 각각 저항 및 캐패시터를 통해 접지되며, 제2튜닝단들은 각각 캐패시터를 통해 접지되며,
    상기 제2 및 제3고주파 증폭용 집적 트랜지스터 장치의 콜렉터단을 출력이 결합되어 출력함을 특징으로 하는 마이크로 웨이브 및 밀리미터 웨이브 신호를 증폭하는 증폭 회로.
  6. 삭제
  7. 삭제
  8. 삭제
KR1019990024492A 1999-06-26 1999-06-26 전력증폭기 회로 및 증폭용 트랜지스터 KR100330224B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990024492A KR100330224B1 (ko) 1999-06-26 1999-06-26 전력증폭기 회로 및 증폭용 트랜지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990024492A KR100330224B1 (ko) 1999-06-26 1999-06-26 전력증폭기 회로 및 증폭용 트랜지스터

Publications (2)

Publication Number Publication Date
KR20010003938A KR20010003938A (ko) 2001-01-15
KR100330224B1 true KR100330224B1 (ko) 2002-03-25

Family

ID=19595653

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990024492A KR100330224B1 (ko) 1999-06-26 1999-06-26 전력증폭기 회로 및 증폭용 트랜지스터

Country Status (1)

Country Link
KR (1) KR100330224B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100394317B1 (ko) * 2001-03-22 2003-08-27 주식회사 버카나와이어리스코리아 전력 증폭기 및 그 전력 증폭기의 증폭 선형성 개선 방법
KR102242300B1 (ko) 2020-10-13 2021-04-20 (주)엑소더스커뮤니케이션스 마이크로파 전력증폭기

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100341940B1 (ko) * 1999-06-29 2002-06-24 조 정 래 난연성 폴리에스터의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100394317B1 (ko) * 2001-03-22 2003-08-27 주식회사 버카나와이어리스코리아 전력 증폭기 및 그 전력 증폭기의 증폭 선형성 개선 방법
KR102242300B1 (ko) 2020-10-13 2021-04-20 (주)엑소더스커뮤니케이션스 마이크로파 전력증폭기

Also Published As

Publication number Publication date
KR20010003938A (ko) 2001-01-15

Similar Documents

Publication Publication Date Title
US5146178A (en) Impedance-matched, class F high-frequency amplifier
US5159287A (en) High efficiency rf power amplifier
JP2005536922A (ja) 高出力ドハティ増幅器
JP2004096379A (ja) 高周波電力増幅器
KR100350756B1 (ko) 안정된이득경사를갖는반도체회로
US6630861B2 (en) Variable gain amplifier
KR100330224B1 (ko) 전력증폭기 회로 및 증폭용 트랜지스터
US6052029A (en) Stabilizing circuit and amplifier
US5175513A (en) Oscillator circuit employing inductive circuit formed of field effect transistors
US6130580A (en) Microwave amplifier optimized for stable operation
US5551075A (en) Semiconductor device including a plurality of interconnected functional integrated circuit blocks operating at high and ultrahigh frequencies, each having a DC distribution line
CN113632374A (zh) 功率放大器
JPH09289421A (ja) 高周波用電力増幅器
US5767756A (en) Active quadrature power splitter
KR20050057715A (ko) 대역 가변이 가능한 저잡음 증폭기
US5341111A (en) Microwave oscillator circuit
JPH0585101U (ja) マイクロ波半導体装置用バイアス回路
JP3929254B2 (ja) 高周波回路及びそれを用いた通信装置
KR100729746B1 (ko) 저전력 초광대역 수신기를 위한 저잡음 증폭기
JP2894893B2 (ja) ミキサ回路
JPH03258008A (ja) 位相温度補償型高周波増幅器
JP7552906B2 (ja) 電力増幅器および高周波モジュール
EP0434328A2 (en) A microwave integrated circuit
KR100383666B1 (ko) 피드백회로를 이용한 고주파 전력 증폭기
KR19990028695U (ko) 저잡음 증폭기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140227

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee